JPS5998235A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS5998235A JPS5998235A JP20722682A JP20722682A JPS5998235A JP S5998235 A JPS5998235 A JP S5998235A JP 20722682 A JP20722682 A JP 20722682A JP 20722682 A JP20722682 A JP 20722682A JP S5998235 A JPS5998235 A JP S5998235A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- central processing
- output control
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は計算ｍＫよる入出力制御において、中央処理
装置を二重化したり２つ以上の制御サブシステムを相互
バックアップしたりする時の入出力制御装置に関するも
のである。
装置を二重化したり２つ以上の制御サブシステムを相互
バックアップしたりする時の入出力制御装置に関するも
のである。
従来このような冗長システムに対処する方法として、第
１図に示されるように中央処理装置を二重化したものや
第２図に示されるように相互バックアップしたものがあ
った。こイＬら図において、１１３は中央処理装置、（
２）は切替装置、（３１は入出力制御装置、（４１は入
出カニニット（例えばプロセス入出カニニット）であり
、添字ａ、ｂは各サブシステムの名称（例えばＡ系、Ｂ
系ンを表わすものである。
１図に示されるように中央処理装置を二重化したものや
第２図に示されるように相互バックアップしたものがあ
った。こイＬら図において、１１３は中央処理装置、（
２）は切替装置、（３１は入出力制御装置、（４１は入
出カニニット（例えばプロセス入出カニニット）であり
、添字ａ、ｂは各サブシステムの名称（例えばＡ系、Ｂ
系ンを表わすものである。
次に動作についで説明する。入出カニニット（４）との
データ転送は、切替装置（２１により入出力装置１３１
Ｋ接続されたＡ系中央処理装置（１ａ）又はＢ系中央
処理装置（１ｂ）のいずれかを通じて行なわれる。
データ転送は、切替装置（２１により入出力装置１３１
Ｋ接続されたＡ系中央処理装置（１ａ）又はＢ系中央
処理装置（１ｂ）のいずれかを通じて行なわれる。
今中央処理装置（Ｉａ） と入出力制御装置（３１と
が結合されている状態において中央処理装置（１ａ）が
ダウンした場合、ダウン信号が中央処理装置（１ｂ）に
伝えられ、制御の実行が中央処理装置（１ｂ） に移
るとともに、上記ダウン信号が切替装置（２）に伝えら
れ、入出力制御装置（３１との結合が中央処理装置（１
ｂ）に移行する。このようＫしてＡ系とＢ系との切替え
が完了する。
が結合されている状態において中央処理装置（１ａ）が
ダウンした場合、ダウン信号が中央処理装置（１ｂ）に
伝えられ、制御の実行が中央処理装置（１ｂ） に移
るとともに、上記ダウン信号が切替装置（２）に伝えら
れ、入出力制御装置（３１との結合が中央処理装置（１
ｂ）に移行する。このようＫしてＡ系とＢ系との切替え
が完了する。
このような方法では、リレ一式或いは電子式の切替装置
（３１を必要としその為の部品、電源、或いは収納筐体
より成る無視できない／”ｉ−ドウエアを必要とし、設
置スペース、配線の複雑化、ひい°Ｃはコスト高、また
切替装置（３）そのものの信頼性も問題となることから
、満足な冗長システムを構築することが出来なかった。
（３１を必要としその為の部品、電源、或いは収納筐体
より成る無視できない／”ｉ−ドウエアを必要とし、設
置スペース、配線の複雑化、ひい°Ｃはコスト高、また
切替装置（３）そのものの信頼性も問題となることから
、満足な冗長システムを構築することが出来なかった。
これらの欠点を除去する為に部品技術或いは方式技術の
進歩によって、切替装置（２１及び入出力制御装置（３
１を集約化した共有人出力制御装置或いは、共有人出力
制御方式が実現可能となってきている。
進歩によって、切替装置（２１及び入出力制御装置（３
１を集約化した共有人出力制御装置或いは、共有人出力
制御方式が実現可能となってきている。
これらの具体例を第６図及び第４図に示す。第６図にお
いで、 （５８） 、 （５ｂ）はＡ系、Ｂ系の共有
人出力制御装置で中央処理装置（１ａ）及び（１ｂ）両
者のデータ転送要求を調停するロジックを含んでいる。
いで、 （５８） 、 （５ｂ）はＡ系、Ｂ系の共有
人出力制御装置で中央処理装置（１ａ）及び（１ｂ）両
者のデータ転送要求を調停するロジックを含んでいる。
この場合共有人出力制御装置（５）は中央処理装置（１
ａ）及び（１ｂ）からの転送要求を同時に受は付けるこ
とが可能になっている。従って、中央処理装置のダウン
は、共有人出力制御装置＋５７からみれば、転送要求の
ある中央処理装置がかわるだけであって、切替装置なる
ノー−ドウエアは必要としない。
ａ）及び（１ｂ）からの転送要求を同時に受は付けるこ
とが可能になっている。従って、中央処理装置のダウン
は、共有人出力制御装置＋５７からみれば、転送要求の
ある中央処理装置がかわるだけであって、切替装置なる
ノー−ドウエアは必要としない。
第４図は同一機能を異ったハードウェアにて実現した例
で、言わゆるデータウェイを使用した方式で（６）は回
線カプラである。この方式においでも、中央処理装置ｔ
（ｌａ） 及び（１ｂ）は両者ともいつでも入出力制
御装置（６ａ）及び（５ｂ）に対し転送要求を出すこと
が出来るから、論理的には第６図と同様と考えることが
でき、失弧切替装置なる７％ −ドウエアは必要としな
い。
で、言わゆるデータウェイを使用した方式で（６）は回
線カプラである。この方式においでも、中央処理装置ｔ
（ｌａ） 及び（１ｂ）は両者ともいつでも入出力制
御装置（６ａ）及び（５ｂ）に対し転送要求を出すこと
が出来るから、論理的には第６図と同様と考えることが
でき、失弧切替装置なる７％ −ドウエアは必要としな
い。
第６図及び第４図に示した方式のさらにすぐ２ｔだ点は
、Ａ系の入出力ユニ７ト（４ａ） の中で、中央処理
装置ｔ（Ｉａ） からアクセスさ２Ｌるものと、中央
処理装置（１ｂ）からアクセスさｔＬるものとの混在が
可能な点である。これによると例えば中央処理装置（１
縛 で制御されている入出カニニット（プロセス入出
カニニットとする） （４８） に対し、中央処理
装置（１リ 内の入出力ユニツ） （４ａ） に関す
る制御パラメータの変更を行なうとする時、変更時のみ
中央処理装置（１６１にて部分バックアップを行なわせ
ることができ、系全体の切替は不要となり、系全体のバ
ックアップに比して中央処理装置の負荷が大巾に軽減で
きると（１）う特長を持たせることができる。
、Ａ系の入出力ユニ７ト（４ａ） の中で、中央処理
装置ｔ（Ｉａ） からアクセスさ２Ｌるものと、中央
処理装置（１ｂ）からアクセスさｔＬるものとの混在が
可能な点である。これによると例えば中央処理装置（１
縛 で制御されている入出カニニット（プロセス入出
カニニットとする） （４８） に対し、中央処理
装置（１リ 内の入出力ユニツ） （４ａ） に関す
る制御パラメータの変更を行なうとする時、変更時のみ
中央処理装置（１６１にて部分バックアップを行なわせ
ることができ、系全体の切替は不要となり、系全体のバ
ックアップに比して中央処理装置の負荷が大巾に軽減で
きると（１）う特長を持たせることができる。
さらに別の効果として、中央処理装置（１’ａ） 及
び（Ｉｂン が同一の入出力ユニ７ト例えば（４ａ）力
１らデータ入力を行い、互にその内容を比較照合（この
場合中央処理装置（１ａ）と（１ｂ）とのｉＪｊ ＯＪ
別系統の伝送ラインを設けておる）して演算、入出力の
正常であることを確認することが出来、より信頼度の高
いシステムを構築できる。
び（Ｉｂン が同一の入出力ユニ７ト例えば（４ａ）力
１らデータ入力を行い、互にその内容を比較照合（この
場合中央処理装置（１ａ）と（１ｂ）とのｉＪｊ ＯＪ
別系統の伝送ラインを設けておる）して演算、入出力の
正常であることを確認することが出来、より信頼度の高
いシステムを構築できる。
このように、冗長システムにおけるノ−−ウエア要素と
して、切替装置を取除き第６図に示すような共有人出力
制御装置や、第４図に示すデータ′ ウェイを用いた
共有方式を採用すること（まよ０高く、またち密なシス
テム信頼度向上設計にとつ−Ｃ必須のものとなっている
。
して、切替装置を取除き第６図に示すような共有人出力
制御装置や、第４図に示すデータ′ ウェイを用いた
共有方式を採用すること（まよ０高く、またち密なシス
テム信頼度向上設計にとつ−Ｃ必須のものとなっている
。
しかしながら、かかるすぐれた共有人出カシステムにお
いても大きな信頼度ネックとなる部分が存在するという
欠点がある。即ち第６図においては共有入出力装置＋５
１のダウンがネ゛ツク乏なる［７、第４図においてはデ
ータウェイ（６）及び制御装置（３）がネックとなる。
いても大きな信頼度ネックとなる部分が存在するという
欠点がある。即ち第６図においては共有入出力装置＋５
１のダウンがネ゛ツク乏なる［７、第４図においてはデ
ータウェイ（６）及び制御装置（３）がネックとなる。
第４図においてはデータウェイ（６１を二重化すること
が考えられるがそσ）場合番ま入出力制御装置とするこ
とになり、失弧こイ１．がネ゛ンクとなってしまう。
が考えられるがそσ）場合番ま入出力制御装置とするこ
とになり、失弧こイ１．がネ゛ンクとなってしまう。
この発明は入出力制御装置を二重化することにより上記
のような欠点を除去した信頼性の高１／）入出力制御装
置を提供するものである。
のような欠点を除去した信頼性の高１／）入出力制御装
置を提供するものである。
以下この発明の実施例について説明する。第５図におい
て、（１）はＡ系におけるＡ系中央処耶装置（１ａ）
と接続さＩした第１の入出力制御装置σａａ）と、Ａ
系に属しＢ系中央処理装置（１ｂ）と接続された第２の
入出力制御装置（７ｂ ａ）とからなる入出力制御装置
Ａ、（７ｂ） はＢ系中央処理装置（１ｂ）と接続さ
れた第１の入出力の制御装置σｂｂ）と、Ｂ系に属しＡ
系中央処理装置（１ａ）に接続された第２の入出力装置
σａｂ）とからなる入出力制御装置Ｂ、＋８＋は入出力
１ニツト（４１、！：のデータ転送を行なうためのＩＯ
ババスあり、第５図と第６図との違いは、第６図におい
ては、Ａ系、Ｂ系からのデータ転送要求を調停するロジ
ックを内蔵した共有人出力制御装置で、中央処理装置側
インタフェース、データバッファ等を含んだ転送制御部
、ＩＯババス駆動するＩＯインタフェース等がＡ系、Ｂ
系とで共有されているのに対し、第５図では、これらは
Ａ系、Ｂ系とで完全に二重化されている点である。
て、（１）はＡ系におけるＡ系中央処耶装置（１ａ）
と接続さＩした第１の入出力制御装置σａａ）と、Ａ
系に属しＢ系中央処理装置（１ｂ）と接続された第２の
入出力制御装置（７ｂ ａ）とからなる入出力制御装置
Ａ、（７ｂ） はＢ系中央処理装置（１ｂ）と接続さ
れた第１の入出力の制御装置σｂｂ）と、Ｂ系に属しＡ
系中央処理装置（１ａ）に接続された第２の入出力装置
σａｂ）とからなる入出力制御装置Ｂ、＋８＋は入出力
１ニツト（４１、！：のデータ転送を行なうためのＩＯ
ババスあり、第５図と第６図との違いは、第６図におい
ては、Ａ系、Ｂ系からのデータ転送要求を調停するロジ
ックを内蔵した共有人出力制御装置で、中央処理装置側
インタフェース、データバッファ等を含んだ転送制御部
、ＩＯババス駆動するＩＯインタフェース等がＡ系、Ｂ
系とで共有されているのに対し、第５図では、これらは
Ａ系、Ｂ系とで完全に二重化されている点である。
以上の構成において、例えば入出力制御装置σａａ）が
故障した場合、入出力、ユニット（４ａ） は入出力
制御装置（７ｂａ）を通じて中央、処理装置（１ｂ）に
接続されバック°ｒツブされる。
故障した場合、入出力、ユニット（４ａ） は入出力
制御装置（７ｂａ）を通じて中央、処理装置（１ｂ）に
接続されバック°ｒツブされる。
第６図はこの発明の他の実施例であり、第６図において
、（９）は中央処理装置側インタフェース回路、０Ｉ１
１は転送データのバッファリング等の転送制御部、ａｌ
ｌはＩＯバスインタフェース回路、ｔ１２１はＩＯババ
ス停回路、０３）は転送制御部００１より発生さ１７゜
るバス駆動要求信号、（１４１は調停回路０７Ｊより返
送される駆動許可信号、ａωは外部からの調停回路無効
信号である。
、（９）は中央処理装置側インタフェース回路、０Ｉ１
１は転送データのバッファリング等の転送制御部、ａｌ
ｌはＩＯバスインタフェース回路、ｔ１２１はＩＯババ
ス停回路、０３）は転送制御部００１より発生さ１７゜
るバス駆動要求信号、（１４１は調停回路０７Ｊより返
送される駆動許可信号、ａωは外部からの調停回路無効
信号である。
以上の構成において、Ａ系、Ｂ系中央処理装置からの転
送要求は各々入出力制御装置（７ａ）およびσｂ）
が受付けるが互に全く非同期に発生する。
送要求は各々入出力制御装置（７ａ）およびσｂ）
が受付けるが互に全く非同期に発生する。
上記転送要求は中央処理装置側インターフェース回路（
９ａ） および＜９ｂ） でインタフェースされ転
送制御部（１０ａ）及び（１０ｂ、ｌに送ら４する。こ
の転送制御部（１０ａ）及び（１０ｂ、ｌではこの転送
要求の正当性等をチェックし、正尚であった場合にはＡ
系の調停回路（１２ａ）及びＢ系の調停回路（１２ｂ）
に対しＩＯバス駆動畏求信号（１５ａ）及び（１ろｂ）
を発生するかかる状況において調停回路が２つ存在する
ことはバス駆動許可論理に矛盾が生じるので２つの調停
回路のうち、片方のみが有効であることを前提とするが
、いずれの調停回路を有効とするかは例えば入出力制御
装置自身のカード挿入位置によってデフォルトコンフィ
ギユレーションとして決定される。また外部、例えば入
出力制御装置前面に設けられたトグルスイッチからの設
定によって自身の調停回路を無効にするとともｔて相手
佃１人出力制御装置内の調停回路を有効とする論理をも
含み、さらに入出力制御装置が自身の’ｔ＝央処理装置
からの指令によって強制的ｅζ自身Ｑ）調停回路を有効
とし、相手の調停回路を無効にし、力）つ相手（Ｉｌｌ
からの駆動要求を無視する論理をも台土Ａ″して（７）
る。
９ａ） および＜９ｂ） でインタフェースされ転
送制御部（１０ａ）及び（１０ｂ、ｌに送ら４する。こ
の転送制御部（１０ａ）及び（１０ｂ、ｌではこの転送
要求の正当性等をチェックし、正尚であった場合にはＡ
系の調停回路（１２ａ）及びＢ系の調停回路（１２ｂ）
に対しＩＯバス駆動畏求信号（１５ａ）及び（１ろｂ）
を発生するかかる状況において調停回路が２つ存在する
ことはバス駆動許可論理に矛盾が生じるので２つの調停
回路のうち、片方のみが有効であることを前提とするが
、いずれの調停回路を有効とするかは例えば入出力制御
装置自身のカード挿入位置によってデフォルトコンフィ
ギユレーションとして決定される。また外部、例えば入
出力制御装置前面に設けられたトグルスイッチからの設
定によって自身の調停回路を無効にするとともｔて相手
佃１人出力制御装置内の調停回路を有効とする論理をも
含み、さらに入出力制御装置が自身の’ｔ＝央処理装置
からの指令によって強制的ｅζ自身Ｑ）調停回路を有効
とし、相手の調停回路を無効にし、力）つ相手（Ｉｌｌ
からの駆動要求を無視する論理をも台土Ａ″して（７）
る。
今カードの設定によって調停回路番よＡ系Ｑ）調停回路
（１２ａ）が有効で、Ｂ系Ｑ）調停回路（１２ｂ）力Ｓ
声民効であるものと仮定する。こ０〕ような状ン児゛ご
Ｇ−！転送制御部（１０ａ）及び（１０ｂ）から発生さ
２する駆動要求信号（１ろａ）及び（１５ｂ）は調停回
路（１２ａ）にと０込まれる。該調停回路（１２ａ）は
ＩＯ／シス（８）の状態及び要求信号（１３ａ） 、
（１５ｂ）に応じて許可信号（１４ａａ） また
は（１４ａｂ） のいず３を力１を各々（７Ｊ ＩＯ
バスインタフェース回路（１１ａ）ｌ！：た（ま（１ｌ
ｂ）へ発生する。このようにして許可されたＩｏｔ＜
スインタフエース回路（１１ａ） 圭たは６１ｂ）はＩ
Ｑノ（ス（８１を駆動する。
（１２ａ）が有効で、Ｂ系Ｑ）調停回路（１２ｂ）力Ｓ
声民効であるものと仮定する。こ０〕ような状ン児゛ご
Ｇ−！転送制御部（１０ａ）及び（１０ｂ）から発生さ
２する駆動要求信号（１ろａ）及び（１５ｂ）は調停回
路（１２ａ）にと０込まれる。該調停回路（１２ａ）は
ＩＯ／シス（８）の状態及び要求信号（１３ａ） 、
（１５ｂ）に応じて許可信号（１４ａａ） また
は（１４ａｂ） のいず３を力１を各々（７Ｊ ＩＯ
バスインタフェース回路（１１ａ）ｌ！：た（ま（１ｌ
ｂ）へ発生する。このようにして許可されたＩｏｔ＜
スインタフエース回路（１１ａ） 圭たは６１ｂ）はＩ
Ｑノ（ス（８１を駆動する。
このような状況において入出力制御装置σａ）が故障し
た場合を想定する。故障は入出力伶１ｊ御装置内に機能
化さ、ｉＬだ自己診断機能による場合もあるし、実際に
Ａ系中央処理装置（１ａ）力３データ転送不可となった
ことによってわ力する場合もある。
た場合を想定する。故障は入出力伶１ｊ御装置内に機能
化さ、ｉＬだ自己診断機能による場合もあるし、実際に
Ａ系中央処理装置（１ａ）力３データ転送不可となった
ことによってわ力する場合もある。
故障がわかった場合Ｂ系中央処理装置（１ｂ）力Ｓノイ
ツクアツブするが、このとき入出力市１」御装置σｂ）
の中の転送制御は、依然としてＡ系の入出力Ｉ制御装置
内調停回路（１２ａ）を経て行うことｅこなる。従って
Ｂ系からのバックアップが’ｃｉＪ能力Ｓ能力Ｓ上７Ｊ
Ａ系入出力制御制御σ投 の故障部位によることになる
。仮にＡ系内調停回路（１２８）力３故障してし１なｔ
７１ならば、このままの状況にてＢ系力）らＱＪツク°
ンクアツプが可能である。しかし故障を発生した人出ノ
コ制御部＠（７ａ） は早急に交換しな］ ＩＬ Ｌ
ｌ’ ノ頴らなＧ）が、この場合はσａ）の前面に設け
ら、ｉしたスイ°ンチを倒すことによって有効な調停回
路を（１２ａ）力１ら（１２ｂ）へ切替えることが出来
るθＪ−ご容易ｅζカード交換が可能である。次にＡ系
内調停回路（１２ａ）が故障した場合には、Ｂ系からの
データ転送も不可となり、バックアップが出来なくなる
。その場合にはＢ系中央処理装置より強制指令を発生す
ることによって調停回路（１２ｂ）を有効とし相手調停
回路（１２縛・を無効化し、かつＡ系からの駆動要求（
１５ａ）も無効にすることによって、Ｂ系からのバック
アップが可能となる。
ツクアツブするが、このとき入出力市１」御装置σｂ）
の中の転送制御は、依然としてＡ系の入出力Ｉ制御装置
内調停回路（１２ａ）を経て行うことｅこなる。従って
Ｂ系からのバックアップが’ｃｉＪ能力Ｓ能力Ｓ上７Ｊ
Ａ系入出力制御制御σ投 の故障部位によることになる
。仮にＡ系内調停回路（１２８）力３故障してし１なｔ
７１ならば、このままの状況にてＢ系力）らＱＪツク°
ンクアツプが可能である。しかし故障を発生した人出ノ
コ制御部＠（７ａ） は早急に交換しな］ ＩＬ Ｌ
ｌ’ ノ頴らなＧ）が、この場合はσａ）の前面に設け
ら、ｉしたスイ°ンチを倒すことによって有効な調停回
路を（１２ａ）力１ら（１２ｂ）へ切替えることが出来
るθＪ−ご容易ｅζカード交換が可能である。次にＡ系
内調停回路（１２ａ）が故障した場合には、Ｂ系からの
データ転送も不可となり、バックアップが出来なくなる
。その場合にはＢ系中央処理装置より強制指令を発生す
ることによって調停回路（１２ｂ）を有効とし相手調停
回路（１２縛・を無効化し、かつＡ系からの駆動要求（
１５ａ）も無効にすることによって、Ｂ系からのバック
アップが可能となる。
ｖ上のようにこの発明によれば入出刃部の、を二重に配
置しているのでより信頼度が向上される等効果がちる。
置しているのでより信頼度が向上される等効果がちる。
第１図乃至第４図は従来の入出力側ｆｌｊ装瀕と示すブ
１ｊツク図、第５図はこの発明：２ｖ−実施例を示す１
１３７７図、第６ Ｌ’ｌＪはこの発明の他の実施例を
示すブロック図である。 図において（７ａ）は入出力側ｔｌＩ装置、（７ａａン
。 σｂｂ）および（７ａｂ） 、 （７ｂａ）は第１およ
び第２の入出力制御装置である。なお図中同一符号（ま
同一または相当部分を示す。 代理人 葛 野 信 − 第１図 第２図 ０１ｂ ０２ｂ ０３ｂ 第３図 昭和 年 月 日 特許片長宮殿 １、事件の表示 特願昭 ５７−２０７２２６号
３、補正をする者 ５、補正の対象 明細書の「発明の詳細な説明」の欄。 ６、補正の内容 １）明細書第８頁第１２〜第１３行の「発生するかかる
状況」を「発生する。かがる状況」と補正する。 以上
１ｊツク図、第５図はこの発明：２ｖ−実施例を示す１
１３７７図、第６ Ｌ’ｌＪはこの発明の他の実施例を
示すブロック図である。 図において（７ａ）は入出力側ｔｌＩ装置、（７ａａン
。 σｂｂ）および（７ａｂ） 、 （７ｂａ）は第１およ
び第２の入出力制御装置である。なお図中同一符号（ま
同一または相当部分を示す。 代理人 葛 野 信 − 第１図 第２図 ０１ｂ ０２ｂ ０３ｂ 第３図 昭和 年 月 日 特許片長宮殿 １、事件の表示 特願昭 ５７−２０７２２６号
３、補正をする者 ５、補正の対象 明細書の「発明の詳細な説明」の欄。 ６、補正の内容 １）明細書第８頁第１２〜第１３行の「発生するかかる
状況」を「発生する。かがる状況」と補正する。 以上
Claims (1)
- 計算機による入出力制御において、Ａ系統、Ｂ系統の各
系統毎に設けられた第１と第２の入出力制御装置を備え
、上記各系統における第１の入出力制御装置をその系統
の中央処理装置に、かつ上記各系統の第２の入出力制御
装置をそ３Ｌぞれ異なる系統の中央処理装置へ接続した
ことを特徴とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20722682A JPS5998235A (ja) | 1982-11-26 | 1982-11-26 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20722682A JPS5998235A (ja) | 1982-11-26 | 1982-11-26 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5998235A true JPS5998235A (ja) | 1984-06-06 |
Family
ID=16536324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20722682A Pending JPS5998235A (ja) | 1982-11-26 | 1982-11-26 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5998235A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6182258A (ja) * | 1984-09-29 | 1986-04-25 | Ricoh Elemex Corp | 入出力装置 |
| JPS6347862A (ja) * | 1986-08-15 | 1988-02-29 | Fujitsu Ltd | 入出力サブシステムの制御方式 |
-
1982
- 1982-11-26 JP JP20722682A patent/JPS5998235A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6182258A (ja) * | 1984-09-29 | 1986-04-25 | Ricoh Elemex Corp | 入出力装置 |
| JPS6347862A (ja) * | 1986-08-15 | 1988-02-29 | Fujitsu Ltd | 入出力サブシステムの制御方式 |
| JPH056222B2 (ja) * | 1986-08-15 | 1993-01-26 | Fujitsu Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0514075A2 (en) | Fault tolerant processing section with dynamically reconfigurable voting | |
| US4417303A (en) | Multi-processor data communication bus structure | |
| US5406472A (en) | Multi-lane controller | |
| JPS5998235A (ja) | 入出力制御装置 | |
| JPS63231652A (ja) | 制御システムにおけるメモリコピ−方式 | |
| JP2793115B2 (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| JPH11259325A (ja) | 二重化システム及び二重化システムにおける情報処理方法 | |
| JPH0238969B2 (ja) | ||
| JPS60173602A (ja) | 分散型プロセス制御装置 | |
| JPH0324634A (ja) | 二重系システム装置 | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| JPS59157759A (ja) | 二重化システム | |
| JPH0625987B2 (ja) | 複合計算機システム | |
| JPS6321217B2 (ja) | ||
| JPS638500B2 (ja) | ||
| JP3012402B2 (ja) | 情報処理システム | |
| JP3086245B2 (ja) | 他系アクセス指定装置 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS62182953A (ja) | メモリアクセス制御方式 | |
| JPH0346855B2 (ja) | ||
| JPS5923677B2 (ja) | 交換処理装置の二重化方式 | |
| JPS62179044A (ja) | 複合計算機システム | |
| JPH0486933A (ja) | データ転送制御回路 | |
| KR940000986A (ko) | 리던던시를 갖는 통신제어회로 | |
| JPS5990150A (ja) | 入出力装置の二重化方法 |