JPS63197261A - バス接続方式 - Google Patents
バス接続方式Info
- Publication number
- JPS63197261A JPS63197261A JP3043487A JP3043487A JPS63197261A JP S63197261 A JPS63197261 A JP S63197261A JP 3043487 A JP3043487 A JP 3043487A JP 3043487 A JP3043487 A JP 3043487A JP S63197261 A JPS63197261 A JP S63197261A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- circuit
- buses
- communication
- bus connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は装置間通信に関し、特にバスに接続されている
複数のバス接続装置間の通信に関する。
複数のバス接続装置間の通信に関する。
（従来の技術）
従来、この種のバス接続方式は各バス接続装置がひとつ
のバスに接続される構成が公知であった。
のバスに接続される構成が公知であった。
（発明が解決しようとする問題点）
上述した従来のバス接続方式は、単一のバスにのみ接続
される構成となっているので、成る一対のバス接続装置
間で通信が行われてバスが占有されている場合には、他
の装置間の通信は行うことができないと云う欠点がある
。
される構成となっているので、成る一対のバス接続装置
間で通信が行われてバスが占有されている場合には、他
の装置間の通信は行うことができないと云う欠点がある
。
本発明の目的は、複数のバスを備え、バス接続装置ごと
にバスを選択するとともに、複数のバスのそれぞれの競
合を整理することによって上記欠点を除去し、同時に複
数の装置間で通信を行うことができるように構成したバ
ス接続方式を提供することにある。
にバスを選択するとともに、複数のバスのそれぞれの競
合を整理することによって上記欠点を除去し、同時に複
数の装置間で通信を行うことができるように構成したバ
ス接続方式を提供することにある。
（間覇点を解決するための手段）
本発明によるバス接続方式は相互に通信を行うことがで
きる複数のバス接続装置と、複数のバス接続装置のそれ
ぞれに接続された複数のバス選択回路と、複数のバス選
択回路に接続された予備を含む３本以上の複数のバスと
、３本以上の複数のバスに対応してバスの競合を整理す
るための３個以上の複数のバス競合整理回路と、３個以
上の複数のバス競合整理回路に接続されでいて、３本以
上の複数のバスのそれぞれに任意の一対のバス選択回路
を接続させるためのバス選択制御回路と、複数のバス接
続装置のひとつのアクセスしたバスが他のバス接ＭＰ、
装置によって使用されているとき、予備の１本を除く残
りのバスがすべて使用されていない限り、他のバスを選
択できるように残りのバスを検出するためのものである
。
きる複数のバス接続装置と、複数のバス接続装置のそれ
ぞれに接続された複数のバス選択回路と、複数のバス選
択回路に接続された予備を含む３本以上の複数のバスと
、３本以上の複数のバスに対応してバスの競合を整理す
るための３個以上の複数のバス競合整理回路と、３個以
上の複数のバス競合整理回路に接続されでいて、３本以
上の複数のバスのそれぞれに任意の一対のバス選択回路
を接続させるためのバス選択制御回路と、複数のバス接
続装置のひとつのアクセスしたバスが他のバス接ＭＰ、
装置によって使用されているとき、予備の１本を除く残
りのバスがすべて使用されていない限り、他のバスを選
択できるように残りのバスを検出するためのものである
。
（実 施例）
次に１本発明について図面を参照して説明する。
第１図は、本発明によるバス接続方式を実現するための
一実施例を示すブロック図である。
一実施例を示すブロック図である。
本実施例では６台のバス接続装置と、３本のバスとから
構成された方式を示している。
構成された方式を示している。
第１図において、１〜６はそれぞれバス接続装置、７〜
９はそれぞれバス、１０〜１２はそれぞれのバス７〜９
のバス競合整理回路％ １３〜１８はそれぞれバス選択
回路、１９はバス選択制御回路、２０はバス残余検出回
路である。
９はそれぞれバス、１０〜１２はそれぞれのバス７〜９
のバス競合整理回路％ １３〜１８はそれぞれバス選択
回路、１９はバス選択制御回路、２０はバス残余検出回
路である。
以下１本発明の詳細な説明する。
バス接続装置ｌはバス７を他の装置が使用していないこ
とをバス競合整理回路ｌＯ１およびバス残余検出回路２
０によって確認する。次に。
とをバス競合整理回路ｌＯ１およびバス残余検出回路２
０によって確認する。次に。
バス選択制御回路１９がバス選択回路１３に対してバス
接続装置１とバス７とを接続させ、バス接続装置はバス
７をアクセスしてバス接続装置３との間で通信を行り。
接続装置１とバス７とを接続させ、バス接続装置はバス
７をアクセスしてバス接続装置３との間で通信を行り。
このとき、バス接続装置２がバス接続装置４との通信を
要求した場合には、バス７が既に占有されているため、
バス残余検出回路２０とバス競合整理回路とによｐ、バ
ス選択制御回路１９とバス選択回路１４とは窒いている
バス８を選択する。
要求した場合には、バス７が既に占有されているため、
バス残余検出回路２０とバス競合整理回路とによｐ、バ
ス選択制御回路１９とバス選択回路１４とは窒いている
バス８を選択する。
そこで、バス接続装Ｒ２はバス８を使用して。
バス接続装置４との間で通信を行う。他のバス接続装置
１．３〜６が通信を行う場合にも、同様に突いているバ
スをバス残余検出口ｗｔ２０と、バス選択制御回路１９
と、バス競合整理回路ｌＯ〜１２とによジ選択して通信
を行う。
１．３〜６が通信を行う場合にも、同様に突いているバ
スをバス残余検出口ｗｔ２０と、バス選択制御回路１９
と、バス競合整理回路ｌＯ〜１２とによジ選択して通信
を行う。
（発明の効果）
以上説明したように本発明は、複数のバスを制御して同
時に使用することにより、複数の別の通信を同時に行う
ことができるので、全体的にバスアクセスによる通信能
力を向上できると云う効果がある。
時に使用することにより、複数の別の通信を同時に行う
ことができるので、全体的にバスアクセスによる通信能
力を向上できると云う効果がある。
＄１図は、本発明によるバス接続方式を実現する一実施
例を示すブロック図である。 １〜６・・・バス接続装置 ７〜９・・・バス ｌＯ〜１２・・・バス競合整理回路 １３〜１８・・・バス選択回路 １９・・・バス選択制御回路 ２０・・・バス残余検出回路
例を示すブロック図である。 １〜６・・・バス接続装置 ７〜９・・・バス ｌＯ〜１２・・・バス競合整理回路 １３〜１８・・・バス選択回路 １９・・・バス選択制御回路 ２０・・・バス残余検出回路
Claims (1)
- 相互に通信を行うことができる複数のバス接続装置と、
前記複数のバス接続装置のそれぞれに接続された複数の
バス選択回路と、前記複数のバス選択回路に接続された
予備を含む３本以上の複数のバスと、前記３本以上の複
数のバスに対応してバスの競合を整理するための３個以
上の複数のバス競合整理回路と、前記３個以上の複数の
バス競合整理回路に接続されていて、前記３本以上の複
数のバスのそれぞれに任意の一対のバス選択回路を接続
させるためのバス選択制御回路と、前記複数のバス接続
装置のひとつのアクセスしたバスが他のバス接続装置に
よつて使用されているとき、前記予備の１本を除く残り
のバスがすべて使用されていない限り他のバスを選択で
きるよう前記残りのバスを検出するためのバス残余検出
回路とを具備して構成したことを特徴とするバス接続方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043487A JPS63197261A (ja) | 1987-02-12 | 1987-02-12 | バス接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043487A JPS63197261A (ja) | 1987-02-12 | 1987-02-12 | バス接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63197261A true JPS63197261A (ja) | 1988-08-16 |
Family
ID=12303835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3043487A Pending JPS63197261A (ja) | 1987-02-12 | 1987-02-12 | バス接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63197261A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4839566B2 (ja) * | 2001-04-17 | 2011-12-21 | 三菱電機株式会社 | エレベータケージ及びエレベータ装置 |
-
1987
- 1987-02-12 JP JP3043487A patent/JPS63197261A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4839566B2 (ja) * | 2001-04-17 | 2011-12-21 | 三菱電機株式会社 | エレベータケージ及びエレベータ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63197261A (ja) | バス接続方式 | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JPS6216289A (ja) | 読出し専用メモリ | |
| JPS61118847A (ja) | メモリの同時アクセス制御方式 | |
| JPS58182737A (ja) | 情報処理装置 | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JPH0434186B2 (ja) | ||
| JPH0381855A (ja) | データ転送装置 | |
| JPH03116350A (ja) | データ転送のバス構造 | |
| JPH02278362A (ja) | データ転送制御方式 | |
| JPH01111252A (ja) | データ転送制御方式 | |
| JPH02299055A (ja) | マルチバス構成装置間の情報転送方式 | |
| JPH0266661A (ja) | 架内装置シリアルポート集中アクセス方式 | |
| JPS62202255A (ja) | Ｄｍａ転送制御装置 | |
| JPS5985541A (ja) | コンソ−ル装置 | |
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPH05158859A (ja) | 情報処理装置 | |
| JPS63245544A (ja) | 入出力制御装置 | |
| JPH03109660A (ja) | デュアルバスシステムに於けるメモリアクセス制御方式 | |
| JPH0412857B2 (ja) | ||
| JPH023858A (ja) | 二重化データ処理装置構成方式 | |
| JPS6345663A (ja) | 入出力インタ−フエ−ス | |
| JPS63228364A (ja) | マルチプロセツサ分散制御方式 | |
| JPS5923695A (ja) | 機能分散電子交換機 | |
| JPH04359353A (ja) | バス制御装置 |