JPH0412857B2 - - Google Patents

Info

Publication number
JPH0412857B2
JPH0412857B2 JP60159875A JP15987585A JPH0412857B2 JP H0412857 B2 JPH0412857 B2 JP H0412857B2 JP 60159875 A JP60159875 A JP 60159875A JP 15987585 A JP15987585 A JP 15987585A JP H0412857 B2 JPH0412857 B2 JP H0412857B2
Authority
JP
Japan
Prior art keywords
port
processing system
memory access
connection
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60159875A
Other languages
English (en)
Other versions
JPS6220042A (ja
Inventor
Hiroyuki Egawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15987585A priority Critical patent/JPS6220042A/ja
Publication of JPS6220042A publication Critical patent/JPS6220042A/ja
Publication of JPH0412857B2 publication Critical patent/JPH0412857B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 ［概要］ 処理系とメモリアクセスポートとの間にポート
の選出を行なう機構を設け、処理系とは独立して
ポートの選出動作を行なわせることにより、処理
系の負担を軽減すると共に、メモリアクセスポー
トの使用率を向上させようとするものである。
［産業上の利用分野］ プロセツサと補助記憶装置などのメモリとの間
で情報の転送を行う際に利用できる。
［従来の技術］ 従来は、処理系自体が記憶装置のメモリアクセ
スポートの使用状態をチエツクし、また、使用す
るポートを決定するなどの管理を行つていたた
め、処理系の負担が大きく、迅速な処理を行なう
ことが困難であつた。
［発明が解決しようとする問題点］ 処理装置自体がメモリアクセスポートの監視・
割当てなどの管理を行なつていた従来装置では、
処理装置の負担が大きいために系全体としての処
理速度の向上が図れない欠点があつたので、この
欠点を排除しようとするものである。
［問題点を解決するための手段］ 処理系と記憶装置のメモリアクセスポートとの
間にメモリアクセスポートの管理をする装置を設
け、その装置を、処理系からのメモリアクセス要
求に応じてセツトされる第１のビツトレジスタ
と、使用されていないメモリアクセスポートの中
から１つのポートを選出して選出されたポートの
番号を送出するポート選出装置と、このポートに
より処理系とこのポート番号のメモリアクセスポ
ート間の選択接続を行なうポート選択接続装置
と、このポート選択接続装置による上記の選択接
続が終了したことを処理系に対して表示する第２
の１ビツトレジスタとにより構成した。
［実施例］ 図は本発明によるメモリアクセスポート管理装
置１０の実施例を示すもので、マイクロプロセツ
サなどの処理系１１と４個として図示した複数の
メモリアクセスポート１２を備える記憶装置１３
との間に設けられる。
処理系１１が記憶装置１３へのアクセスを要求
するとき、アクセス要求信号線５を介して管理装
置１０内の第１の１ビツトレジスタであるフリツ
プフロツプ１をセツトする。
ポート選出装置２は、このフリツプフロツプ１
からの信号により記憶装置１３をアクセスするメ
モリアクセスポート１２の使用状況を検査し、空
いているポート中から１つのポートを選出してそ
のポートの番号をポート選択接続装置３に送出す
る。
ポート選択接続装置３は、ポート選出装置２か
らのポート番号により、処理系１１からのバス６
を記憶装置の選出されたポートに接続し、その接
続が完了すると接続終了信号をポート選出装置２
に返送し、これによりポート選出装置２は第２の
１ビツトレジスタであるフリツプフロツプ４をセ
ツトする。
処理系１１は、このフリツプフロツプ４のセツ
ト出力であるアクセス可信号を線７を介して受信
し、ポート１２へのアクセスを開始する。
第１のフリツプフロツプ１のリセツトは第２の
フリツプフロツプ４のセツトと同時に行なつても
よいし、処理系が記憶装置にアクセスしたことを
確認してから両フリツプフロツプ１，４を同時に
リセツトしてもよく、処理系あるいは記憶装置の
特性に応じて適宜のタイミングを選定することが
できる。
また、この実施例では、接続終了信号をポート
選択接続装置３からポート選出装置２に返送して
第２のフリツプフロツプ４をセツトするものとし
て説明したが、ポート選択接続装置３が直接第２
のフリツプフロツプ４をセツトするように構成す
ることもできる。
更に、処理系１１が使用するポートの番号を必
要とするならば、ポート選出装置２から送出され
るポート番号を処理系に取り込むことが出来る
し、加えて特定のポートが不調の場合に他のポー
トを指定できるようにしておけば、障害に対応す
る能力を一段と増大することができる。
また、上述のように選出されたポート番号を処
理系が取り込んで、ポート選択接続装置の接続を
制御するようにすれば、処理系に多少の負担はか
かるものの、ポート選択接続装置の構成を簡易化
できる。
［効 果］ 本発明によれば、処理系から記憶装置へのアク
セス制御の大部分を、メモリアクセスポート管理
装置に依存することができるので、処理系の負担
は著しく軽減され、全体としての処理速度、処理
効率を向上させることができる。
【図面の簡単な説明】
図は、本発明の実施例を示すものである。 図において、１０は本発明によるメモリアクセ
スポート管理装置、１は第１の１ビツトレジスタ
である第１のフリツプフロツプ、４は第２の１ビ
ツトレジスタである第２のフリツプフロツプであ
る。

Claims (1)

  1. 【特許請求の範囲】 １ 処理系１１と、複数のメモリアクセスポート
    １２を有する記憶装置１３との間に設けられる装
    置１０であつて、 処理系１１が記憶装置１３へのアクセスを要求
    していることを示す第１のレジスタ１と、 このレジスタ１の状態に応じて空いているメモ
    リアクセスポート中から１つのポートを選出して
    そのポート番号を送出するポート選出装置２と、 このポート番号によつて処理系１１とこの選出
    された番号のポートとの間の情報転送路を接続す
    るポート選択接続装置３と、 このポート選択接続装置３による情報転送路の
    接続が完了したことを示す第２のレジスタ４と、 を備えることを特徴とするメモリアクセスポート
    管理装置。
JP15987585A 1985-07-19 1985-07-19 メモリアクセスポ−ト管理装置 Granted JPS6220042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15987585A JPS6220042A (ja) 1985-07-19 1985-07-19 メモリアクセスポ−ト管理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15987585A JPS6220042A (ja) 1985-07-19 1985-07-19 メモリアクセスポ−ト管理装置

Publications (2)

Publication Number Publication Date
JPS6220042A JPS6220042A (ja) 1987-01-28
JPH0412857B2 true JPH0412857B2 (ja) 1992-03-05

Family

ID=15703111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15987585A Granted JPS6220042A (ja) 1985-07-19 1985-07-19 メモリアクセスポ−ト管理装置

Country Status (1)

Country Link
JP (1) JPS6220042A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525070B2 (ja) * 1999-01-27 2004-05-10 松下電器産業株式会社 アクセス制御装置及びアクセス方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5743256A (en) * 1980-08-28 1982-03-11 Nec Corp Memory which capable of making parallel access

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5743256A (en) * 1980-08-28 1982-03-11 Nec Corp Memory which capable of making parallel access

Also Published As

Publication number Publication date
JPS6220042A (ja) 1987-01-28

Similar Documents

Publication Publication Date Title
JPH0412857B2 (ja)
JPH04323755A (ja) Ｄｍａ装置
JPS62184559A (ja) デ−タ処理システム
JPH0650499B2 (ja) マイクロプロセッサ間デ−タ転送方式
JP2601937B2 (ja) Ｄｍａコントローラ
JPS6240565A (ja) メモリ制御方式
JPS58182737A (ja) 情報処理装置
JPS63203057A (ja) フアクシミリ複数回線送信装置
JPS5844419Y2 (ja) デ−タチャネル装置
JPS63168761A (ja) 並列処理系構成方式
JPH0254362A (ja) 並列処理コンピュータ
JPH05282239A (ja) Ｄｍａ転送方式
JPH01267764A (ja) 周辺制御装置
KR100251849B1 (ko) 다중화 기능을 갖는 입/출력 제어 보드
JPS60129865A (ja) 通信装置
JPH0769879B2 (ja) 周辺制御装置
JPH05158859A (ja) 情報処理装置
JPH01185755A (ja) バス獲得方式
JPS63236153A (ja) 記憶装置
JPS58117041A (ja) パタ−ン情報格納・制御方式
JPS63197261A (ja) バス接続方式
JPS63231668A (ja) 割込みキユ−制御方式
JPS6143369A (ja) マルチプロセツサシステム
JPH04359353A (ja) バス制御装置
JPS5812615B2 (ja) マイクロプロセツサ制御によるワ−クステ−シヨンアダプタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees