JPH0769879B2 - 周辺制御装置 - Google Patents

周辺制御装置

Info

Publication number
JPH0769879B2
JPH0769879B2 JP63301031A JP30103188A JPH0769879B2 JP H0769879 B2 JPH0769879 B2 JP H0769879B2 JP 63301031 A JP63301031 A JP 63301031A JP 30103188 A JP30103188 A JP 30103188A JP H0769879 B2 JPH0769879 B2 JP H0769879B2
Authority
JP
Japan
Prior art keywords
magnetic tape
load
peripheral control
control device
status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63301031A
Other languages
English (en)
Other versions
JPH02148248A (ja
Inventor
清志 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63301031A priority Critical patent/JPH0769879B2/ja
Publication of JPH02148248A publication Critical patent/JPH02148248A/ja
Publication of JPH0769879B2 publication Critical patent/JPH0769879B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、他の周辺制御装置とともに上位装置と被制御
装置との間に接続され、上記他の周辺制御装置と上記被
制御装置を共有して制御する周辺制御装置に関し、特
に、負荷分散処理を少ないハードウェアで実現せしめる
ことが可能な周辺制御装置に関する。
[従来の技術] 情報処理システムにおいては、周辺装置サブシステムの
高性能化や高信頼性を目的として、複数の周辺制御装置
を用いてシステムを構成することが多い。そして、この
ような場合、負荷分散処理を行なって処理の効率化を図
っている。
ところで、従来の周辺制御装置には、ソフトウェアのみ
によって負荷分散処理を行なうものと、被制御装置を共
有する複数の周辺制御装置間にデータ転送路を設け、周
辺制御装置間のみにおいて負荷分散を行なうものとがあ
った。
[解決すべき課題] 上述した従来の周辺制御装置は、以下のような課題があ
った。
ソフトウェアのみによって負荷分散を行なうもので
は、互いに通信手段を持たない複数の上位装置が周辺制
御装置に接続される場合、各上位装置のソフトウェアは
各周辺制御装置の負荷状況を的確に知ることができず、
また、データバッファを有する周辺制御装置において上
位装置とのデータ転送と非同期に被制御装置との間でデ
ータ転送などが行なわれる場合、ソフトウェアがその負
荷状況を正確に知ることができなかった。従って、負荷
状況を的確に知ることができないまま負荷分散を行なう
こととなり、負荷分散のために必要以上に他系からの再
試行を要求し、かえって性能が低下する場合がある。
周辺制御装置間にデータ転送路を設ける場合は、周辺
制御装置のハードウェアが増大せざるを得ず、コストア
ップなどの問題がある。
負荷分散を決定する場合は、エラー回復処理や負荷分
散のため、ソフトウェアが意図する特定のパスから周辺
装置に確実にアクセスすることが困難である。
本発明は、上記課題にかんがみてなされたもので、負荷
の均衡を保つとともに、適切な負荷分散処理を少ないハ
ードウェアで実現せしめることが可能な周辺制御装置の
提供を目的とする。
[課題の解決手段] 上記目的を達成するため、本発明の周辺制御装置は、他
系の負荷状況と自系の負荷状況を比較する負荷状況比較
手段と、他系の負荷状況が自系の負荷状況よりも処理効
率が良いと判断した場合に、上記上位装置に対して他系
への再試行を要求する再試行要求手段と、他系からの再
試行要求に従って上記上位装置が再試行を行なった場合
には自系において負荷分散処理を禁止する負荷分散処理
禁止手段とを備えた構成としてある。
[実施例] 以下、図面にもとづいて本発明の実施例を説明する。
第1図は、本発明の一実施例に係る周辺制御装置を適用
した磁気テープサブシステムのブロック図、第2図は、
第1図の周辺制御装置に示す負荷情報記憶部の情報フォ
ーマットを示す図である。
同図において、1は磁気テープ制御装置(MTC)であ
り、ホスト接続部(CHA)10とデバイス接続部(MTA)11
を介してホストマシン2と複数のストリーマ型磁気テー
プ装置(MTU)3に接続されている。なお、各ストリー
マ型磁気テープ装置3は、2台の磁気テープ制御装置1
から共有される形で接続されている。
また、磁気テープ制御装置1内において、12はデータバ
ッファであり、各磁気テープ装置3に対応して分割さ
れ、ホスト接続部10とデバイス接続部11との間で転送さ
れるデータを一時的に蓄え、ホスト接続部10とデバイス
接続部11の非同期動作を可能にする。また、13はマイク
ロプロセッサであり、磁気テープ制御装置1の各部を制
御する。そして、14は制御情報記憶部であり、マイクロ
プロセッサ13の制御情報を始めとする各種情報を記憶す
る。
次に、15は負荷情報記憶部であり、ホスト接続部10また
はデバイス接続部11におけるデータ転送の状況(データ
転送中およびデータ転送待ちの処理数)およびデータバ
ッファ12の使用状況を記憶する。この負荷情報記憶部15
のデータは、結合している他系の磁気テープ制御装置1
のマイクロプロセッサ13からも互いに読み出すことがで
きる。また、16はステータス記憶部であり、ホストマシ
ン2に要求された処理が完了した後、その実行結果とし
てマイクロプロセッサ13が編集したステータスを一時的
に格納し、ホスト接続部10を介してホストマシン2へこ
れを送出する。そして、17は負荷分散可否記憶部であ
り、ホストマシン2からの指示に応じて各磁気テープ装
置3に対する負荷分散処理の可否を記憶する。
一方、第2図において、101は処理中の命令数であり、
各磁気テープ制御装置においてホストマシン2から磁気
テープ装置3に対して実行中の数を示す。そして、102
はバッファ使用情報であり、各磁気テープ装置3に対応
してビットが割り当てられており、それぞれ各磁気テー
プ装置3の処理においてバッファを使用しているか否か
を示す。
上記構成において、マイクロプロセッサ13はマイクロプ
ログラムによって磁気テープ制御装置1内の各部を制御
しており、特にホストマシン2からのリード(READ)命
令やライト(WRITE)命令などに対してはホスト接続部1
0、デバイス接続部11、データバッファ12の各部を制御
して磁気テープ装置3からのデータの読み出しや磁気テ
ープ装置3へのデータの書き込みなどを行なう。
このマイクロプロセッサ13は、ホスト接続部10を介して
ホストマシン2から命令を受け取ると、まず、これをデ
コードし、磁気テープ装置3にアクセスせずに磁気テー
プ制御装置1内で即時実行可能かどうかを判断する。そ
して、磁気テープ制御装置1内で即時実行可能であれば
この命令を実行し、結果を示すステータスをステータス
記憶部16へ格納する。そして、このステータスをホスト
接続部10を介して報告するか、次の命令を要求する。
ホストマシン2からA系の磁気テープ制御装置1へ送っ
た命令が第1の磁気テープ装置3へアクセスする命令の
場合、マイクロプロセッサ13は自系(A系)の負荷情報
記憶部15と他系(B系)の負荷情報記憶部15からそれぞ
れの負荷情報を読み出して比較する。そして、比較の結
果、自系で命令を処理するのが適当と判断すると、第2
図に示す自系の負荷情報記憶部15内における処理中の命
令数101を+1(カウントアップ)する。
いま、ホストマシン2から受けた命令がライト命令であ
れば、マイクロプロセッサ13はホスト接続部10とデータ
バッファ12に指示してデータ転送を開始する。このと
き、ホストマシン2から送られたデータは、データバッ
ファ12に順次蓄えられる。そして、送られたデータ量が
基準未満であれば磁気テープ装置3に対する動作は開始
せず、ホストマシン2に対して終了報告または次の命令
要求を行なう。また、自系の負荷情報記憶部15に対し、
第2図に示す処理中の命令数101を−1(カウントダウ
ン)し、データバッファ使用情報102をそのままとす
る。
次に、同じ磁気テープ装置3に対して再びホストマシン
2からライト命令が出されると、負荷情報記憶部15のバ
ッファ使用中ビット102がセットされているため、自系
で命令を処理することを決定し、データ転送を開始して
データバッファ12へ格納する。このとき、データバッフ
ァ12において前に格納されているデータブロックと合計
してデータ量が基準値を越えると、マイクロプロセッサ
はデバイス接続部11に対して当該磁気テープ装置3への
ライト指示の送出とデータ転送を指示する。そして、ホ
ストマシン2とデータバッファ12との間でデータ転送が
終了すると、マイクロプロセッサ13は前のライト命令と
同様にして終了処理を行なう。このとき、データバッフ
ァ12と当該磁気テープ装置3の間ではライト処理を実行
中である。
ところで、ホストマシン2から出された命令が第2の磁
気テープ装置3に対するライト命令で、このときデータ
バッファ12と第1の磁気テープ装置3の間で前述したラ
イト処理中であったとすると、マイクロプロセッサ13は
自系と他系の負荷情報記憶部15からそれぞれの負荷情報
を読み出して比較する。その結果、当該磁気テープ装置
3に対し自系のバッファを使用しておらず、かつ他系の
処理中命令数101とバッファ使用情報102が示すバッファ
使用中ドライブの数が自系のそれよりも少なければ、他
系からの再試行を要求するステータスをステータス記憶
部16へセットする。
あるいは、他系において当該磁気テープ装置3に対して
データバッファ12を使用中であれば、同様のステータス
を自系のステータス記憶部16へセットする。
このステータスは、A系のホスト接続部10を経由してホ
ストマシン2へ送出され、これを受けたホストマシン2
はB系の磁気テープ制御装置1へ負荷分散禁止命令を出
した後、再試行すべき命令を出し直す。
負荷分散禁止命令を受けたB系の磁気テープ制御装置1
は、負荷分散可否記憶部17の当該磁気テープ装置3に対
応する部分を負荷分散禁止モードにする。そして、以
後、B系の磁気テープ制御装置1は当該磁気テープ装置
3に対してホストマシン2から受けた命令を両系の負荷
状況に関係なく実行する。これにより、両系の磁気テー
プ制御装置1の負荷の均衡を保つことができる上、負荷
分散のために必要以上に他系からの再試行を要求してか
えって性能が低下することを防止することができる。
ところで、A系の磁気テープ制御装置1においてデータ
バッファ12と第1の磁気テープ装置3との間でデータ転
送をともなうライト処理が完了し、データバッファ12内
の当該磁気テープ装置3に対するデータがなくなると、
マイクロプロセッサ13は負荷情報記憶部15のバッファ使
用情報のうち、当該磁気テープ装置3に対応するビット
をクリアする。
また、ときおり負荷状況の変化に応じて負荷分散の最適
化をはかるため、ファイル単位あるいはボリューム単位
等ある程度連続したリード/ライト処理を終了したと
き、ホストマシン2からA系の磁気テープ制御装置1を
経由して当該磁気テープ装置3に対し何らかの命令を出
すと、B系磁気テープ制御装置1のマイクロプロセッサ
13は、A系磁気テープ制御装置1のマイクロプロセッサ
13から指示を受けてB系磁気テープ制御装置1の負荷分
散可否記憶部17の負荷分散禁止モードを解除する。
同様の目的でホストマシン2からB系の磁気テープ制御
装置1に対し、当該磁気テープ装置3に関する負荷分散
許可命令を出しても、B系磁気テープ制御装置1の負荷
分散可否記憶部17の負荷分散禁止モードを解除すること
ができる。
以上、ライト命令について説明したが、他の命令につい
ても同様である。
なお、第1図に示すように各磁気テープ制御装置1に二
台のホストマシン2が接続している場合、ホストマシン
2間での通信手段がなくても、各磁気テープ制御装置1
からの指示によって負荷分散が可能である。
このように本実施例は、負荷の動作状況を記憶する手段
と、その動作状況を他系へ互いに通知する手段と、自系
で記憶している動作状況と他系から通知された動作状況
とを比較し、上位装置から指示された新たな処理をいず
れの系で行なうべきかを判断する手段と、判断した結
果、新たな処理を他系で処理すべきと判断したときに上
位装置に対して他系を経由して再試行を要求せしめる手
段と、上位装置からの指示にもとづいて他系を経由して
の再試行要求のの可否を記憶する手段を備えている。
[発明の効果] 以上説明したように本発明は、他系の負荷状況と自系の
負荷状況を比較し、他系の負荷状況が自系の負荷状況よ
りも処理効率が良いと判断した場合に、上位装置に対し
て他系への再試行を要求するとともに、他系からの再試
行要求に従って上位装置が再試行を行なった場合には自
系において負荷分散処理を禁止することにより、複数の
上位装置に接続される場合や上位装置とは非同期に多大
な処理が行なわれる場合においても、的確な負荷分散処
理を少ないハードウェアで実現せしめることが可能な周
辺制御装置を提供できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例に係る周辺制御装置を適用し
た磁気テープサブシステムのブロック図、第2図は第1
図の周辺制御装置に示す負荷情報記憶部の情報フォーマ
ットを示す図である。 1:磁気テープ制御装置 12:データバッファ 13:マイクロプロセッサ 14:制御情報記憶部 15:負荷情報記憶部 16:ステータス記憶部 17:負荷分散可否記憶部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】他の周辺制御装置とともに上位装置と被制
    御装置との間に接続され、上記他の周辺制御装置と上記
    被制御装置を共有する周辺制御装置において、この周辺
    制御装置が、他系の負荷状況と自系の負荷状況を比較す
    る負荷状況比較手段と、他系の負荷状況が自系の負荷状
    況よりも処理効率が良いと判断した場合に、上記上位装
    置に対して他系への再試行を要求する再試行要求手段
    と、他系からの再試行要求に従って上記上位装置が再試
    行を行なった場合には自系において負荷分散処理を禁止
    する負荷分散処理禁止手段とを具備することを特徴とす
    る周辺制御装置。
JP63301031A 1988-11-30 1988-11-30 周辺制御装置 Expired - Lifetime JPH0769879B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63301031A JPH0769879B2 (ja) 1988-11-30 1988-11-30 周辺制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63301031A JPH0769879B2 (ja) 1988-11-30 1988-11-30 周辺制御装置

Publications (2)

Publication Number Publication Date
JPH02148248A JPH02148248A (ja) 1990-06-07
JPH0769879B2 true JPH0769879B2 (ja) 1995-07-31

Family

ID=17892017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63301031A Expired - Lifetime JPH0769879B2 (ja) 1988-11-30 1988-11-30 周辺制御装置

Country Status (1)

Country Link
JP (1) JPH0769879B2 (ja)

Also Published As

Publication number Publication date
JPH02148248A (ja) 1990-06-07

Similar Documents

Publication Publication Date Title
EP0654736A2 (en) Dynamically expandable storage unit array system
US5734918A (en) Computer system with an input/output processor which enables direct file transfers between a storage medium and a network
US20010047458A1 (en) Independent communication control apparatus and independent communication control method
GB2189061A (en) Management of system configuration data
JPH0769879B2 (ja) 周辺制御装置
JPH0721785B2 (ja) 周辺制御装置
US5088029A (en) System for restructuring input/output control system
JPH07319775A (ja) メモリ照合方式
JPH0758480B2 (ja) 周辺制御装置
JP4025032B2 (ja) ディスク制御装置、および、そのデータアクセス方法
JPH02302860A (ja) 周辺制御装置
JPH06337836A (ja) 周辺装置用同報型バスインタフェース
JP2784520B2 (ja) ファイル転送装置
JPH0412857B2 (ja)
JPH028929A (ja) 周辺制御装置
JPH0546525A (ja) フアイル制御方式
JPH08227303A (ja) プログラマブルコントローラのメモリ拡張方法
JPH04268652A (ja) ファイル装置
JPH0535643A (ja) 全二重チヤネル入出力制御システム
JPH07111711B2 (ja) 処理終了割込制御システム
JPH01112452A (ja) デイスクキヤツシユ制御方式
JPH04307652A (ja) マルチプロセッサ間通信方式
JPS6120150A (ja) 共用フアイル制御方式
JPH01261763A (ja) Dma転送制御装置
JPH01147652A (ja) バス制御装置