JPH0535643A - 全二重チヤネル入出力制御システム - Google Patents
全二重チヤネル入出力制御システムInfo
- Publication number
- JPH0535643A JPH0535643A JP18795391A JP18795391A JPH0535643A JP H0535643 A JPH0535643 A JP H0535643A JP 18795391 A JP18795391 A JP 18795391A JP 18795391 A JP18795391 A JP 18795391A JP H0535643 A JPH0535643 A JP H0535643A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- channel
- control
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 チャネル制御命令のみによって全二重通信を
行うことのできる全二重チャネル入出力制御システムを
提供する。 【構成】 全二重で通信する入出力装置１１と、入出力
装置１１ごとに入力用と出力用の合計２つの制御用チャ
ネルメモリ２２、２３を配置したチャネル装置２１と、
このチャネル装置２１に対して入出力命令を行うことに
より、２つの制御用チャネルメモリ２２、２３の使用を
行わせ、このチャネル装置２１による入出力の制御を請
け負わせる一方、入出力動作終了後にはその入出力結果
の通知を受けるプロセッサ１３とから全二重チャネル入
出力制御システムが構成されている。それぞれの制御用
チャネルメモリ２２、２３を用いてチャンネル装置２１
による入出力の同時制御が可能になる。
行うことのできる全二重チャネル入出力制御システムを
提供する。 【構成】 全二重で通信する入出力装置１１と、入出力
装置１１ごとに入力用と出力用の合計２つの制御用チャ
ネルメモリ２２、２３を配置したチャネル装置２１と、
このチャネル装置２１に対して入出力命令を行うことに
より、２つの制御用チャネルメモリ２２、２３の使用を
行わせ、このチャネル装置２１による入出力の制御を請
け負わせる一方、入出力動作終了後にはその入出力結果
の通知を受けるプロセッサ１３とから全二重チャネル入
出力制御システムが構成されている。それぞれの制御用
チャネルメモリ２２、２３を用いてチャンネル装置２１
による入出力の同時制御が可能になる。
Description
【０００１】
【産業上の利用分野】本発明は全二重で通信を行う入出
力装置とこの入出力装置を制御するチャネル装置および
このチャネル装置を制御するプロセッサとを備えた全二
重チャネル入出力制御システムに関する。
力装置とこの入出力装置を制御するチャネル装置および
このチャネル装置を制御するプロセッサとを備えた全二
重チャネル入出力制御システムに関する。
【０００２】
【従来の技術】図４は従来の全二重チャネル入出力制御
システムの構成を表わしたものである。このシステムで
は、全二重で通信を行う入出力装置１１1 、１１2 と、
これら入出力装置１１1 、１１2 の制御を行うチャネル
装置１２と、このチャネル装置１２を制御するプロセッ
サ１３とによって構成されている。チャネル装置１２に
は、入出力装置１１1 、１１2 ごとに入力および出力を
兼ねた１つずつのチャネルメモリ１４1 、１４2 が配置
されている。チャネル装置１２は、プロセッサ１３から
入出力命令を受け、これらのチャネルメモリ１４1 、１
４2 を使用して入出力の制御を請け負う。チャネル装置
１２はその入出力結果をプロセッサ１３に通知するよう
になっている。
システムの構成を表わしたものである。このシステムで
は、全二重で通信を行う入出力装置１１1 、１１2 と、
これら入出力装置１１1 、１１2 の制御を行うチャネル
装置１２と、このチャネル装置１２を制御するプロセッ
サ１３とによって構成されている。チャネル装置１２に
は、入出力装置１１1 、１１2 ごとに入力および出力を
兼ねた１つずつのチャネルメモリ１４1 、１４2 が配置
されている。チャネル装置１２は、プロセッサ１３から
入出力命令を受け、これらのチャネルメモリ１４1 、１
４2 を使用して入出力の制御を請け負う。チャネル装置
１２はその入出力結果をプロセッサ１３に通知するよう
になっている。
【０００３】図５は、この従来の全二重チャネル入出力
制御システムで全二重が必要とされるときにおける入出
力装置に対するプロセッサの制御の様子を表わしたもの
である。すなわち、ユーザ処理から入力要求や出力要求
があると、対象装置のチャネル装置１２が動作中である
かどうかが判別され（ステップＳ１０１）、動作してい
なければ（Ｎ）、対象装置のアドレス等の設定を行って
（ステップＳ１０２）、チャネル装置１２を起動させ
（ステップＳ１０３）、作業を終了させる（エンド）。
ここで、チャネル装置１２の起動に際しては、対応する
入出力装置１１のアドレス、動作命令および内容をプロ
セッサ１３内のメモリ内に設定データ１６として設定し
ておき、その設定データ１６のポインタ１７をチャンネ
ル装置１２に送出することにより行う。
制御システムで全二重が必要とされるときにおける入出
力装置に対するプロセッサの制御の様子を表わしたもの
である。すなわち、ユーザ処理から入力要求や出力要求
があると、対象装置のチャネル装置１２が動作中である
かどうかが判別され（ステップＳ１０１）、動作してい
なければ（Ｎ）、対象装置のアドレス等の設定を行って
（ステップＳ１０２）、チャネル装置１２を起動させ
（ステップＳ１０３）、作業を終了させる（エンド）。
ここで、チャネル装置１２の起動に際しては、対応する
入出力装置１１のアドレス、動作命令および内容をプロ
セッサ１３内のメモリ内に設定データ１６として設定し
ておき、その設定データ１６のポインタ１７をチャンネ
ル装置１２に送出することにより行う。
【０００４】一方、ステップＳ１０１で対象装置のチャ
ネルが動作中であると判別されたならば（ステップＳ１
０１；Ｙ）、全二重要求であるかどうかの判別が行われ
る（ステップＳ１０４）。全二重要求であるならば
（Ｙ）、チャネルメモリ１４との関係でチャネル制御の
行われない方について、プロセッサ１３からチャネルメ
モリ１４を介さずに入出力装置１１に対して直接入出力
命令を行うことにしていた（ステップＳ１０５）。この
ようにチャネルメモリ１４を介さずに入出力装置１１に
対して入出力命令を直接行うことを本明細書ではダイレ
クト命令と呼ぶことにする。ステップＳ１０４で全二重
要求が行われていなかった場合には（Ｎ）、チャネルの
動作終了の監視が行われる（ステップＳ１０６）。
ネルが動作中であると判別されたならば（ステップＳ１
０１；Ｙ）、全二重要求であるかどうかの判別が行われ
る（ステップＳ１０４）。全二重要求であるならば
（Ｙ）、チャネルメモリ１４との関係でチャネル制御の
行われない方について、プロセッサ１３からチャネルメ
モリ１４を介さずに入出力装置１１に対して直接入出力
命令を行うことにしていた（ステップＳ１０５）。この
ようにチャネルメモリ１４を介さずに入出力装置１１に
対して入出力命令を直接行うことを本明細書ではダイレ
クト命令と呼ぶことにする。ステップＳ１０４で全二重
要求が行われていなかった場合には（Ｎ）、チャネルの
動作終了の監視が行われる（ステップＳ１０６）。
【０００５】なお、図６に示すように、この従来の全二
重チャネル入出力制御システムでは、プロセッサ１３に
終了受付があった場合、終了処理が行われ（ステップＳ
２０１）、ユーザ処理に戻される。
重チャネル入出力制御システムでは、プロセッサ１３に
終了受付があった場合、終了処理が行われ（ステップＳ
２０１）、ユーザ処理に戻される。
【０００６】
【発明が解決しようとする課題】従来の全二重チャネル
入出力制御システムでは、このようにそれぞれの入出力
装置１１1 、１１2 に対応させて１つずつチャネルメモ
リ１４1 、１４2 を配置していた。このため、チャネル
制御命令のみによる入出力全二重通信を行うことができ
なかった。このため、全二重通信を行うときには一方を
チャネル制御命令で動作させるようにし、もう一方はプ
ロセッサがダイレクト命令によって行うようになってい
た。ところが、ダイレクト命令で処理する場合には、入
出力装置の処理の終了の監視をチャネル装置１２に委ね
ることができない。したがって、その終了をプロセッサ
自体が待たねばならず、入出力動作を行っている時間だ
けプロセッサの処理能力に影響するといった問題があっ
た。また、従来の全二重チャネル入出力制御システムで
は、チャネル制御命令による制御とダイレクト命令によ
るダイレクト入出力処理を併用しているため、処理が複
雑化するといった問題があった。
入出力制御システムでは、このようにそれぞれの入出力
装置１１1 、１１2 に対応させて１つずつチャネルメモ
リ１４1 、１４2 を配置していた。このため、チャネル
制御命令のみによる入出力全二重通信を行うことができ
なかった。このため、全二重通信を行うときには一方を
チャネル制御命令で動作させるようにし、もう一方はプ
ロセッサがダイレクト命令によって行うようになってい
た。ところが、ダイレクト命令で処理する場合には、入
出力装置の処理の終了の監視をチャネル装置１２に委ね
ることができない。したがって、その終了をプロセッサ
自体が待たねばならず、入出力動作を行っている時間だ
けプロセッサの処理能力に影響するといった問題があっ
た。また、従来の全二重チャネル入出力制御システムで
は、チャネル制御命令による制御とダイレクト命令によ
るダイレクト入出力処理を併用しているため、処理が複
雑化するといった問題があった。
【０００７】そこで本発明の目的は、チャネル制御命令
のみによって全二重通信を行うことのできる全二重チャ
ネル入出力制御システムを提供することにある。
のみによって全二重通信を行うことのできる全二重チャ
ネル入出力制御システムを提供することにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明で
は、（ａ）全二重で通信する１または複数の入出力装置
と、（ｂ）入出力装置ごとに入力用と出力用の合計２つ
の制御用チャネルメモリを配置したチャネル装置と、
（ｃ）このチャネル装置に対して入出力命令を行うこと
により、前記した２つの制御用チャネルメモリの使用を
行わせ、このチャネル装置による入出力の制御を請け負
わせる一方、入出力動作終了後にはその入出力結果の通
知を受けるプロセッサとを全二重チャネル入出力制御シ
ステムに具備させる。
は、（ａ）全二重で通信する１または複数の入出力装置
と、（ｂ）入出力装置ごとに入力用と出力用の合計２つ
の制御用チャネルメモリを配置したチャネル装置と、
（ｃ）このチャネル装置に対して入出力命令を行うこと
により、前記した２つの制御用チャネルメモリの使用を
行わせ、このチャネル装置による入出力の制御を請け負
わせる一方、入出力動作終了後にはその入出力結果の通
知を受けるプロセッサとを全二重チャネル入出力制御シ
ステムに具備させる。
【０００９】すなわち請求項１記載の発明では、入出力
装置にそれぞれ対応させてチャネル装置内に入力用と出
力用の合計２つの制御用チャネルメモリを用意させてお
き、チャネル装置による入力および出力の同時動作を可
能にする。
装置にそれぞれ対応させてチャネル装置内に入力用と出
力用の合計２つの制御用チャネルメモリを用意させてお
き、チャネル装置による入力および出力の同時動作を可
能にする。
【００１０】請求項２記載の発明では、チャネル装置
は、プロセッサに対する入出力結果の通知に際してそれ
が入力に関するものか出力に関するものであるかを区別
するデータを付加する。これにより、プロセッサは入力
と出力のどちらの終了がチャネル装置から報告されたか
を知ることができる。
は、プロセッサに対する入出力結果の通知に際してそれ
が入力に関するものか出力に関するものであるかを区別
するデータを付加する。これにより、プロセッサは入力
と出力のどちらの終了がチャネル装置から報告されたか
を知ることができる。
【００１１】
【実施例】以下実施例につき本発明を詳細に説明する。
【００１２】図１は本発明の一実施例における全二重チ
ャネル入出力制御システムの構成を表わしたものであ
る。図４と同一部分には同一の符号を付しており、これ
らの説明を適宜省略する。
ャネル入出力制御システムの構成を表わしたものであ
る。図４と同一部分には同一の符号を付しており、これ
らの説明を適宜省略する。
【００１３】本実施例の全二重チャネル入出力制御シス
テムは、そのチャネル装置２１にそれぞれの入出力装置
１１1 、１１2 に対応させて入力用チャネルメモリ２２
1 、２２2 と、出力用チャネルメモリ２３1 、２３2 を
配置した構成となっている。プロセッサ１３はチャンネ
ル装置２１に動作命令を発してその制御を行うようにな
っている。
テムは、そのチャネル装置２１にそれぞれの入出力装置
１１1 、１１2 に対応させて入力用チャネルメモリ２２
1 、２２2 と、出力用チャネルメモリ２３1 、２３2 を
配置した構成となっている。プロセッサ１３はチャンネ
ル装置２１に動作命令を発してその制御を行うようにな
っている。
【００１４】図２は、この全二重チャネル入出力制御シ
ステムでユーザ処理から入力要求あるいは出力要求があ
った場合の処理の流れを表わしたものである。ユーザ処
理から入力要求あるいは出力要求が発生すると、プロセ
ッサ１３は対応する入出力装置１１を起動するに際して
その装置のアドレス、動作命令および内容をメモリ内に
設定データ１６として設定する（ステップＳ３０１）。
そして、その設定データ１６のポインタ１７をチャンネ
ル装置２１に送出し、これを起動する（ステップＳ３０
２）。ここで、本実施例のプロセッサ１３は、多重プロ
グラミングによるプログラム蓄積型コンピュータを使用
している。したがって、プロセッサ１３はチャンネル制
御命令をチャンネル装置２１に送出した後、多重プログ
ラミングによって他処理を動作させることができる。
ステムでユーザ処理から入力要求あるいは出力要求があ
った場合の処理の流れを表わしたものである。ユーザ処
理から入力要求あるいは出力要求が発生すると、プロセ
ッサ１３は対応する入出力装置１１を起動するに際して
その装置のアドレス、動作命令および内容をメモリ内に
設定データ１６として設定する（ステップＳ３０１）。
そして、その設定データ１６のポインタ１７をチャンネ
ル装置２１に送出し、これを起動する（ステップＳ３０
２）。ここで、本実施例のプロセッサ１３は、多重プロ
グラミングによるプログラム蓄積型コンピュータを使用
している。したがって、プロセッサ１３はチャンネル制
御命令をチャンネル装置２１に送出した後、多重プログ
ラミングによって他処理を動作させることができる。
【００１５】ところで、プロセッサ１３から設定データ
１６のポインタ１７を受けたチャンネル装置２１では、
このポインタ１７を基にして設定データ１６にアクセス
し、動作命令が入出力装置１１のどれに出されたのかを
判断する。そして、その入出力装置１１に対応する入力
用チャネルメモリ２２と出力用チャネルメモリ２３を使
用して入出力の制御を行う。すなわち、例えば入出力装
置１１1 に対する動作命令であったとすれば、入力用チ
ャネルメモリ２２1と出力用チャネルメモリ２３1 を使
用して入出力が制御され、プロセッサ１３内のデータが
出力されたり、プロセッサ１３内にデータを入力する。
入出力が終了すると、チャンネル装置２１はその終了を
プロセッサ１３に報告し、プロセッサ１３によって終了
処理が行われる。
１６のポインタ１７を受けたチャンネル装置２１では、
このポインタ１７を基にして設定データ１６にアクセス
し、動作命令が入出力装置１１のどれに出されたのかを
判断する。そして、その入出力装置１１に対応する入力
用チャネルメモリ２２と出力用チャネルメモリ２３を使
用して入出力の制御を行う。すなわち、例えば入出力装
置１１1 に対する動作命令であったとすれば、入力用チ
ャネルメモリ２２1と出力用チャネルメモリ２３1 を使
用して入出力が制御され、プロセッサ１３内のデータが
出力されたり、プロセッサ１３内にデータを入力する。
入出力が終了すると、チャンネル装置２１はその終了を
プロセッサ１３に報告し、プロセッサ１３によって終了
処理が行われる。
【００１６】図３は、この全二重チャネル入出力制御シ
ステムにおけるプロセッサ側の終了受け付けの制御を表
わしたものである。チャネル装置２１からの終了割り込
みがあると、プロセッサ１３はこれが入力終了なのか出
力終了なのかを判別する（ステップＳ４０１）。そし
て、入力終了である場合には入力終了処理が行われ（ス
テップＳ４０２）、ユーザに戻って次の入力要求が待機
される。これに対して、出力終了の場合には出力終了処
理が行われ（ステップＳ４０３）、ユーザに戻って次の
出力要求が待機されることになる。
ステムにおけるプロセッサ側の終了受け付けの制御を表
わしたものである。チャネル装置２１からの終了割り込
みがあると、プロセッサ１３はこれが入力終了なのか出
力終了なのかを判別する（ステップＳ４０１）。そし
て、入力終了である場合には入力終了処理が行われ（ス
テップＳ４０２）、ユーザに戻って次の入力要求が待機
される。これに対して、出力終了の場合には出力終了処
理が行われ（ステップＳ４０３）、ユーザに戻って次の
出力要求が待機されることになる。
【００１７】
【発明の効果】以上説明したように本発明によれば、入
出力装置ごとに入力用と出力用の合計２つの制御用チャ
ネルメモリを配置したので、チャンネル制御命令による
入出力の平行処理が可能になり、プロセッサ側で入出力
要求にダイレクト処理を用いる必要がない。したがっ
て、プロセッサの処理能力に影響しない全二重通信が可
能になる。また、プロセッサ側の処理もチャンネル制御
命令のみを使用すれば良いので、簡単となるという効果
がある。
出力装置ごとに入力用と出力用の合計２つの制御用チャ
ネルメモリを配置したので、チャンネル制御命令による
入出力の平行処理が可能になり、プロセッサ側で入出力
要求にダイレクト処理を用いる必要がない。したがっ
て、プロセッサの処理能力に影響しない全二重通信が可
能になる。また、プロセッサ側の処理もチャンネル制御
命令のみを使用すれば良いので、簡単となるという効果
がある。
【図１】本発明の一実施例における全二重チャネル入出
力制御システムの構成を表わしたシステム構成図であ
る。
力制御システムの構成を表わしたシステム構成図であ
る。
【図２】この全二重チャネル入出力制御システムでユー
ザ処理から入力要求あるいは出力要求があった場合の処
理の流れを表わした流れ図である。
ザ処理から入力要求あるいは出力要求があった場合の処
理の流れを表わした流れ図である。
【図３】この全二重チャネル入出力制御システムにおけ
るプロセッサ側の終了受け付けの制御を表わした流れ図
である。
るプロセッサ側の終了受け付けの制御を表わした流れ図
である。
【図４】従来の全二重チャネル入出力制御システムの構
成を表わしたテスト構成図である。
成を表わしたテスト構成図である。
【図５】この従来の全二重チャネル入出力制御システム
で全二重が必要とされるときにおける入出力装置に対す
るプロセッサの制御の様子を表わした流れ図である。
で全二重が必要とされるときにおける入出力装置に対す
るプロセッサの制御の様子を表わした流れ図である。
【図６】この従来の全二重チャネル入出力制御システム
で、終了受付の制御を表わした流れ図である。
で、終了受付の制御を表わした流れ図である。
１１ 入出力装置
１２ 従来のチャンネル装置
１３ プロセッサ
１４ 従来のチャンネルメモリ
１６ 設定データ
１７ ポインタ
２１ チャンネル装置
２２ 入力用チャンネルメモリ
２３ 出力用チャンネルメモリ
Claims (2)
- 【請求項１】 全二重で通信する１または複数の入出力
装置と、 入出力装置ごとに入力用と出力用の合計２つの制御用チ
ャネルメモリを配置したチャネル装置と、 このチャネル装置に対して入出力命令を行うことによ
り、前記２つの制御用チャネルメモリの使用を行わせ、
このチャネル装置による入出力の制御を請け負わせる一
方、入出力動作終了後にはその入出力結果の通知を受け
るプロセッサとを具備することを特徴とする全二重チャ
ネル入出力制御システム。 - 【請求項２】 前記チャネル装置は、前記プロセッサに
対する入出力結果の通知に際してそれが入力に関するも
のか出力に関するものであるかを区別するデータを付加
することを特徴とする請求項１記載の全二重チャネル入
出力制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18795391A JPH0535643A (ja) | 1991-07-26 | 1991-07-26 | 全二重チヤネル入出力制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18795391A JPH0535643A (ja) | 1991-07-26 | 1991-07-26 | 全二重チヤネル入出力制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535643A true JPH0535643A (ja) | 1993-02-12 |
Family
ID=16215058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18795391A Pending JPH0535643A (ja) | 1991-07-26 | 1991-07-26 | 全二重チヤネル入出力制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535643A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6286254B1 (en) | 1996-08-01 | 2001-09-11 | Mebiol Inc. | Water-holding carrier for plants |
| US6427378B1 (en) | 1995-09-05 | 2002-08-06 | Yasuhiro Obonai | Support for cultivating plant and method of growing plant |
-
1991
- 1991-07-26 JP JP18795391A patent/JPH0535643A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6427378B1 (en) | 1995-09-05 | 2002-08-06 | Yasuhiro Obonai | Support for cultivating plant and method of growing plant |
| US6286254B1 (en) | 1996-08-01 | 2001-09-11 | Mebiol Inc. | Water-holding carrier for plants |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860190A (en) | Computer system for controlling virtual machines | |
| JPH05282260A (ja) | コンピユータネツトワーク及びその操作方法 | |
| JP2001265609A (ja) | 演算処理装置 | |
| JPH0535643A (ja) | 全二重チヤネル入出力制御システム | |
| JPH05189232A (ja) | 自動化装置およびその作動方法 | |
| KR100195953B1 (ko) | 입출력프로세서의 고성능 디엠에이 구동방법 | |
| JPH11175113A (ja) | プログラマブルコントローラ | |
| JPH0348937A (ja) | 仮想計算機システムにおける入出力命令実行方式 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPH04346136A (ja) | 仮想命令プロセッサ構成制御方法 | |
| JPH04149740A (ja) | ガイダンス表示方式 | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPH02730B2 (ja) | ||
| JPH0350662A (ja) | 並列計算機の処理制御方式 | |
| JPS63158650A (ja) | 情報処理装置 | |
| JPH05324541A (ja) | バスインターフェース装置 | |
| JP2000010899A (ja) | 入出力処理システム及びその周辺装置制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPS63245754A (ja) | 情報処理システムの入出力制御方式 | |
| JPS6168665A (ja) | 電子計算機における入出力制御装置 | |
| JPH03113503A (ja) | 産業用コンピュータ | |
| JPS61248152A (ja) | プロシ−ジヤ切替制御方式 | |
| JPS61260345A (ja) | マルチプロセサ間のバス制御方式 | |
| JPH01318115A (ja) | 分散ウィンドウ制御装置 | |
| JPH0371307A (ja) | インテリジェントｉ／ｏモジュール |