JPH02148248A - 周辺制御装置 - Google Patents

周辺制御装置

Info

Publication number
JPH02148248A
JPH02148248A JP63301031A JP30103188A JPH02148248A JP H02148248 A JPH02148248 A JP H02148248A JP 63301031 A JP63301031 A JP 63301031A JP 30103188 A JP30103188 A JP 30103188A JP H02148248 A JPH02148248 A JP H02148248A
Authority
JP
Japan
Prior art keywords
magnetic tape
load
load distribution
status
peripheral control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63301031A
Other languages
English (en)
Other versions
JPH0769879B2 (ja
Inventor
Kiyoshi Sakai
酒井 清志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63301031A priority Critical patent/JPH0769879B2/ja
Publication of JPH02148248A publication Critical patent/JPH02148248A/ja
Publication of JPH0769879B2 publication Critical patent/JPH0769879B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、他の周辺制御装置とともに上位装置と被制御
装置との間に接続され、上記他の周辺制御装置と上記被
制御装置を共有して制御する周辺制御装置に関し、特に
、負荷分散処理を少ないハードウェアで実現せしめるこ
とが可能な周辺制御装置に関する。
[従来の技術] 情報処理システムにおいては、周辺装置サブシステムの
高性能化や高信頼性を目的として、複数の周辺制御装置
を用いてシステムを構成することが多い。そして、この
ような場合、負荷分散処理を行なって処理の効率化を図
っている。
ところで、従来の周辺制御装置には、ソフトウェアのみ
によって負荷分散処理を行なうものと、被制御装置を共
有する複数の周辺制御装置間にデータ転送路を設け、周
辺制御装置間のみにおいて負荷分散を行なうものとがあ
った。
[解決すべき課題] 上述した従来の周辺制御装置は、以下のような課題があ
った。
■ソフトウェアのみによって負荷分散を行なうものでは
、互いに通信手段を持たない複数の上位装置が周辺制御
装置に接続される場合、各上位装置のソフトウェアは各
周辺制御装置の負荷状況を的確に知ることができず、ま
た、データバッファを有する周辺制御装置において上位
装置とのデータ転送と非同期に被制御装置との間でデー
タ転送などが行なわれる場合、ソフトウェアがその負荷
状況を正確に知ることができなかった。従って、負荷状
況を的確に知ることができないまま負荷分散を行なうこ
ととなり、負荷分散のために必要以上に他系からの再試
行を要求し、かえって性能が低下する場合がある。
■周辺制御装置間にデータ転送路を設ける場合は、周辺
制御装置のハードウェアが増大せざるを得す、コストア
ップなとの問題がある。
■負荷分散を決定する場合は、エラー回復処理や負荷分
散のため、ソフトウェアが意図する特定のバスから周辺
装置に確実にアクセスすることが困難である。
本発明は、上記課題にかんがみてなされたもので、負荷
の均衡を保つとともに、適切な負荷分散処理を少ないハ
ードウェアで実現せしめることが可能な周辺制御装置の
提供を1]的とする。
[課題の解決手段] 上記目的を達成するため、本発明の周辺制t311装置
は、他系の負U状況と自系の負荷状況を比較する負荷状
況比較手段と、他系の負荷状況が自系の負荷状況よりも
処理効率が良いと判断した場合に、上記上位装置に対し
て他系への再試行を要求する再試行要求手段と、他系か
らの再試行要求に従って上記上位装置が再試行を行なっ
た場合には自系においで負荷分散処理を禁止する負荷分
散処理禁止手段とを備えた構成としである。
[実施例コ 以下、図面にもとづいて本発明の詳細な説明する。
第1図は、本発明の一実施例に係る周辺制御装置を適用
した磁気テープサブシステムのブロック図、第2図は、
第1図の周辺制御装置に示す負荷情報記憶部の情報フォ
ーマットを示す図である。
同図において、1は磁気テープ制御装置(MTC)であ
り、ホスト接続部(CHA)10とデバイス接続部(M
TA)11を介してホストマシン2と複数のストリーマ
型磁気テープ装置(MTU)3に接続されている。なお
、各ストリーマ型磁気テープ装置3は、2台の磁気テー
プ制i3p装置1から共有される形で接続されている。
また、磁気テープ制御装置l内において、12はデータ
バッファであり、各磁気テープ装置3に対宿し・で分割
され、ホスト接続部10とデバイス接続部11との間で
転送されるデータを一時的に蓄え、ホスト接続部10と
デバイス接続部11の非同期動作を可能にする。また、
13はマイク「Iプロセッサてあり、磁気テープ制御装
置lの各部を制御する。そして、14は制御情報記憶部
であり、マイクロプロセッサ13の制御情報を始めとす
る各種情報を記憶する。
次に、15は負荷情報記憶部であり、ホスト接続部lO
またはデバイス接続部11におけるデータ転送の状況(
データ転送中はデータ転送待ちの数)およびデータバッ
ファ12の使用状況を記憶する。この負荷情報記憶部1
5のデータは、結合している他系の磁気テープ制御装置
lのマイクロプロセッサ13からも互いに読み出すこと
ができる。また、16はステータス記憶部であり、ホス
トマシン2に要求された処理が完了した後、その実行結
果としてマイクロプロセッサ13が編集したステータス
を一時的に格納し、ホスト接続部lOを介してホストマ
シン2へこれを送出する。
そして、17は負荷分散可否記憶部であり、ホストマシ
ン2からの指示に応じて各磁気テープ装置3に対する負
荷分散処理の可否を記憶する。
一方、第2図において、101は処理中の命令数であり
、各磁気テープ制御装置においてホストマシン2から磁
気テープ装置3に対して実行中の数を示す、そして、1
02はバッファ使用情報であり、各磁気テープ装置3に
対応してビットが割り当てられており、それぞれ各磁気
テープ装置3の処理においてバッファを使用しているか
否かをボす。
上記構成において、マイクロプロセッサ13はマイクロ
プログラムによって磁気テープ制御装置l内の各部を制
御しており、特にホストマシン2からのリード(REA
D)命令やライト(WRITE)命令などに対してはホ
スト接続部10、デバイス接続部11、データバッファ
12の各部を制御して磁気テープ装置3からのデータの
読み出しや磁気テープ装置3へのデータの書き込みなど
を行なう。
このマイクロプロセッサ13は、ホスト接続部10を介
してホストマシン2から命令を受は取ると、まず、これ
をデコードし、磁気テープ装置3にアクセスせずに磁気
テープ制御装置l内で即時実行可能かどうかを判断する
。そして、磁気テープ制御装置1内で即時実行可能であ
ればこの命令を実行し、結果を示すステータスをステー
タス記憶部16へ格納する。そして、このステータスを
ホスト接続部10を介して報告するか、次の命令を要求
する。
例えば、ホストマシン2からA系の磁気テープ制御装置
lへ送った命令が第1の磁気テープ装置3ヘアクセスす
る命令の場合、マイクロプロセッサ13は自系(A系)
の負荷情報記憶部15と他系(日系)の負荷情報記憶部
15からそれぞれの負荷情報を読み出して比較する。そ
して、比較の結果、自系で命令を処理するのが適当と判
断すると、第2図に示す自系の負荷情報記憶部15内に
おける処理中の命令数101を+l(カウントアツプ)
する。
いま、ホストマシン2から受けた命令がライト命令であ
れば、マイクロプロセッサ13はホスト接続部10とデ
ータバッファ12に指示してデータ転送を開始する。こ
のとき、ホストマシン2から送られたデータは、データ
バッファ12に順次蓄えられる。そして、送られたデー
タ量が基準未満であれば磁気テープ装置3に対する動作
は開始せず、ホストマシン2に対して終了報告または次
の命令要求を行なう。また、自系の負荷情報記憶部15
に対し、第2図に示す処理中の命令数101を−1(カ
ウントダウン)し、データバッファ使用情報102をそ
のままとする。
次に、同じ磁気テープ装置3に対して再びホストマシン
2からライト命令が出されると、負荷情報記憶部15の
バッファ使用中ピッ)102がセットされているため、
自系で命令を処理することを決定し、データ転送を開始
してデータバッファ12へ格納する。このとき、データ
バッファ12において前に格納されているデータブロッ
クと合計してデータ量が基準値を越えると、マイクロプ
ロセッサはデバイス接続部11に対して当該磁気テープ
装置3へのライト指示の送出とデータ転送を指示する。
そして、ホストマシン2とデータバッファ12との間で
データ転送が終了すると、マイクロプロセッサ13は前
のライト命令と同様にして終了処理を行なう。このとき
、データバッファ12と当該磁気テープ装置3の間では
ライト処理を実行中である。
ところで、ホストマシン2から出された命令が第2の磁
気テープ装置3に対するライト命令で、このときデータ
バッファ12と第1の磁気テープ装置3の間で前述した
ライト処理中であったとすると、マイクロプロセッサ1
3は自系と他系の負荷情報記憶部゛15からそれぞれの
負荷情報を読み出して比較する。その結果、当該磁気テ
ープ装置3に対し自系のバッファを使用しておらず、か
つ他系の処理中命令数】0】とバッファ使用情報】02
が示すバッファ使用中ドライブの数が自系のそれよりも
少なければ、他系からの再試行を要求するステータスを
ステータス記憶部16ヘセツトする。
あるいは、他系において当該磁気テープ装置3に対して
データバッファ12を使用中であれば、同様のステータ
スを自系のステータス記憶部16ヘセツトする。
このステータスは、A系のホスト接続部10を経由して
ホストマシン2へ送出され、これを受けたポストマシン
2はB系の磁気テープ制御装置1へ負荷分散禁止命令を
出した後、再試行すべき命令を出し直す。
負荷分散禁止命令を受けたB系の磁気テープ制御装置1
は、負荷分散可否記憶部17の当該磁気テープ装置3に
対応する部分を負荷分散禁止モートにする。そして、以
後、B系の磁気テープ制御装置1は当該磁気テープ装置
3に対してポストマシン2から受けた命令を両系の負荷
状況に関係なく実行する。これにより、両系の磁気テー
プ制御装置lの負荷の均衡を保つことができる上、負荷
分散のために必要以上に他系からの再試行を要求してか
えって性能が低下することを防止することができる。
ところで、A系の磁気テープ制御装置1においてデータ
バッファ12と第1の磁気テープ装置3との間でデータ
転送をともなうライト処理が完了し、データバッファ1
2内の当該磁気テープ8置3に対するデータがなくなる
と、マイクロプロセッサ13は負荷情報記憶部15のバ
ッファ使用情報のうち、当該磁気テープ装置3に対応す
るビットをクリアする。
また、負荷分散可否記憶部17の負荷分散禁止モードは
、ホストマシン2からA系の磁気テープ制御装置1を経
由して当該磁気テープ装置3に対してなんらかの命令が
出されたとき、またはB系の磁気テープ制御装置lを経
由して当該磁気テープ装置3に対して負荷分散許可命令
が出されたとき、それぞれの磁気テープ制御装置1によ
り解除される。
以上、ライト命令について説明したが、他の命令につい
ても同様である。
なお、第1図に示すように各磁気テープ制御装置Iに二
台のホストマシン2が接続している場合、ホストマシン
2間での通信手段がなくても、各磁気テープ制御装置1
からの指示によって負荷分散が可能である。
乙のように本実施例は、負荷の動作状況を記1ξする手
段と、その動作状況を他系へ互いに通知する手段と、自
系で記憶している動作状況と他系から通知された動作状
況とを比較し、上位装置から指示された新たな処理をい
ずれの系で行なうべきかを判断する手段と、判断した結
果、新たな処理を他系で処理すべきと判断したときに上
位装置に対して他系を経由して再試行を要求せしめる手
段と、上位装置からの指示にもとづいて他系を経由して
の再試行要求の可否を記憶する手段を備えている。
〔発明の効果] 以上説明したように本発明は、他系の負荷状況と自系の
負荷状況を比較し、他系の負荷状況が自系の負荷状況よ
りも処理効率が良いと判断した場合に、上位装置に対し
て他系への再試行を要求するとともに、他系からの再試
行要求に従って上位装置が再試行を行なった場合には自
系において負荷分散処理を禁止することにより、複数の
上位装置に接続される場合や上位装置とは非同期に多大
な処理が行なわれる場合においても、的確な負荷分散処
理を少ないハードウェアで実現せしめることが可能な周
辺制御装置を提供できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例に係る周辺制御装置を適用し
た磁気テープサブシステムのブロック図、第2図は第1
図の周辺制御装置に示す負荷情報記憶部の情報フォーマ
ットを示す図である。 17 : 負荷分散可否記憶部

Claims (1)

    【特許請求の範囲】
  1. 他の周辺制御装置とともに上位装置と被制御装置との間
    に接続され、上記他の周辺制御装置と上記被制御装置を
    共有する周辺制御装置において、この周辺制御装置が、
    他系の負荷状況と自系の負荷状況を比較する負荷状況比
    較手段と、他系の負荷状況が自系の負荷状況よりも処理
    効率が良いと判断した場合に、上記上位装置に対して他
    系への再試行を要求する再試行要求手段と、他系からの
    再試行要求に従って上記上位装置が再試行を行なった場
    合には自系において負荷分散処理を禁止する負荷分散処
    理禁止手段とを具備することを特徴とする周辺制御装置
JP63301031A 1988-11-30 1988-11-30 周辺制御装置 Expired - Lifetime JPH0769879B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63301031A JPH0769879B2 (ja) 1988-11-30 1988-11-30 周辺制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63301031A JPH0769879B2 (ja) 1988-11-30 1988-11-30 周辺制御装置

Publications (2)

Publication Number Publication Date
JPH02148248A true JPH02148248A (ja) 1990-06-07
JPH0769879B2 JPH0769879B2 (ja) 1995-07-31

Family

ID=17892017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63301031A Expired - Lifetime JPH0769879B2 (ja) 1988-11-30 1988-11-30 周辺制御装置

Country Status (1)

Country Link
JP (1) JPH0769879B2 (ja)

Also Published As

Publication number Publication date
JPH0769879B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
US4701848A (en) System for effectively paralleling computer terminal devices
US6115778A (en) Method and apparatus for handling interrupts through the use of a vector access signal
JP2000181773A (ja) 記憶装置システム
US4639862A (en) Computer system
JPH02148248A (ja) 周辺制御装置
JP2007141155A (ja) マルチコアプロセッサにおけるマルチコア制御方法
EP0860767B1 (en) Disk control apparatus
JPH01267764A (ja) 周辺制御装置
JPH02302860A (ja) 周辺制御装置
JPH02173855A (ja) 周辺制御装置
EP0342021B1 (en) System for restructuring input/output control system
JP3425355B2 (ja) 多重書き込み記憶装置
JPH06337836A (ja) 周辺装置用同報型バスインタフェース
JPS59188749A (ja) デ−タ転送制御方式
JP3364751B2 (ja) データ転送システム
JPH02293954A (ja) 記憶装置の使用権制御方法
JP3211267B2 (ja) アクセス制御方式
JPH0131224B2 (ja)
JPH0814794B2 (ja) 割込み処理方法
JPH0424733B2 (ja)
JPS63228253A (ja) 割込み処理方式
JPH10269161A (ja) 負荷均衡制御方式
JPH10171670A (ja) タスク切り替え装置及びタスク切り替えプログラムを記録した媒体
JPH03122744A (ja) コンピュータシステム
JPH0412857B2 (ja)