JPH02293954A

JPH02293954A - 記憶装置の使用権制御方法

Info

Publication number: JPH02293954A
Application number: JP1115404A
Authority: JP
Inventors: Mitsujirou Uchida; 内田　密次郎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-05-08
Filing date: 1989-05-08
Publication date: 1990-12-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は周辺制御装置における記憶装置の使用権制御方
法に関し、特に複数のチャネル・インタフェースに接続
されている記憶装置の使用権制御方法に関する。

〔従来の技術〕

従来、この種の記憶装置の使用権制御方法は、複数のチ
ャネル・インタフェースに接続されている周辺制御装置
が、例えば、仮に′゛パス１゛′゛パス２゛″と呼ばれ
るチャネル・インタフェースに接続されているとすると
、記憶装置がバス１によりアクセス中である間、周辺制
御装置の制御メモリ部内にアクセス中のバス番号と、こ
のパス番号が有効であることを示すフラグを記憶してお
き、記憶しているバス番号とは異なるパス番号のバスか
らのアクセス要求に対して装置使用中ステータスを報告
してアクセス要求を拒否することにより、記憶装置のア
クセス権制御を行っている。また、バス１によるアクセ
スが終了したとき、従来の周辺制御装置では制御メモリ
部内のパス番号を無効化しており、この無効化によって
記憶装置は全てのパスからアクセス可能な状態になって
いた。

〔発明が解決しようとする課題〕

上述した従来の記憶装置の使用権制御方法においては、
通常、周辺制御装置は装置使用中ステータスを報告した
履歴を記憶しており、この履歴がある間に記憶装置がア
クセス可能状態に遷移すると、装置使用中ステータスを
報告したパスに周辺制御装置により開始されるインタフ
ェース・シーケンスで記憶装置がアクセス可能な状態に
遷移したことの報告を行う。この報告はリリース・アテ
ンション報告と呼ばれている。

しかしながら、上述の例でパス１によるアクセスが終了
してから、周辺制御装置がパス２にリリース・アテンシ
ョン報告を行うまでの間に、再びパス１からのアクセス
要求があると記憶装置は全てのバスからアクセス可能な
状態になっているため、このアクセス要求は受け入れら
れて、記憶装置はパスｌによる使用中状態になり、一旦
は成立したパス２へのリリース・アテンション報告条件
が失われてしまう。このように、あるパスがリリース・
アテンション報告に要する処理時間よりも速く、且つ、
高頻度で記憶装置をアクセスする場合にはリリース・ア
テンション報告を行うことができなくなり、他のパスが
記憶装置をアクセスできない状憇となって計算機システ
ムの処理系に重大な悪影響を及ぼすという欠点があった
。

〔課題を解決するための手段〕

本発明は、複数のチャネル・インタフェースと接続し、
前記チャネル・インタフェース上の指示により複数の記
憶装置を制御する周辺制御装置における記憶装置の使用
権制御方法において、前記周辺制御装置に前記複数のチ
ャネル・インタフェースと接続され、且つ、前記記憶装
置に対するアクセス要求を受ける切替回路と、複数の記
憶装置に対して情報の授受を行うインタフェース制御回
路と、前記切替回路及び前記インタフェース制御回路の
動作を制御するマイクロプロセッサとを備え、前記マイ
クロプロセッサは前記記憶装置が第１のチャネル・イン
タフェースからアクセス中である間、前記記憶装置が前
記第１のチャネル・インタフェースにより使用中である
ことを記憶し、この間の他のチャネル・インタフェース
からのアクセス要求に対し、前記記憶装置の使用中ステ
ータスを報告すると共に、前記第１のチャネル・インタ
フェースによるアクセスが終了したとき、前記他のチャ
ネル・インタフェースにより前記記憶装置の使用中であ
ることを前記マイクロプロセッサに内蔵する記憶手段へ
記憶することを特徴とする。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する二第１図は本発明の記憶装置の使用権制御方法を実現する
ための周辺制御装置のブロック図である。なお、本実施
例においては周辺制御装置にチャネル、及び記憶装置が
各々２つづつ接続されている場合について説明する。第
１図において、周辺制御装置４０はマイクロプロセッサ
１０，切替回路＋１．インタフェース制御回路１２より
なっており、＃１チャネル２ｏ及び＃２チャネル２ｌは
切替回路１ｌに接続されている。また、切替回Ｆ！＠Ｉ
Ｉはインタフェース制ｔ！４回路Ｉ２に接続され、更に
インタフェース制御回路１２から＃ｌ記憶装置３ｏ及び
＃２記憶装置３１に接続されている。そして切替回＃ｌ
Ｉ及びインタフェース制御回路】２を制御するためにマ
イクロプロセッサ１０よりそれぞれ接続されている。こ
のマイクロプロセッサ１０はマイクロプログラム格納メ
モリ部，シーケンサ，演算回路くいずれも図示せず）及
び制御メモリ部ｌ３を含んでおり、周辺制御装置４０は
このマイクロプロセッサ１０のマイクロプログラム制御
により動作する。

第２図は制御メモリ部内の制御情報の一部を示す図であ
る。制御メモリ部１３には各種の制御情報を格納する領
域が割り付けられており、その中には使用中フラグ５０
，使用中パス番号５１，使用中報告フラグ５２及び使用
中報告パス番号５３を各記憶装置毎に格納する。

第３図はマイクロプロセッサの処理を示すフローチャー
トである。まず、マイクロプロセッサ１０は、定常状態
においては、切替回路１１を切り替えなから＃１チャネ
ル２０及び＃２チャネル２１からのアクセス要求を監視
している。ここでマイクロプロセッサＩＯがチャネルか
らのアクセス要求を検出するとアクセス要求受付処理を
開始し（ステップ１００　）　、前記チャネルが所望す
る＃１記憶装置３０、又は＃２記憶装置３１の使用中フ
ラグ５０が“０゛であるかくステップ１０−１　）　．
又は使用中フラグ５０が゛゜１′″である場合はアクセ
ス・パス番号と使用中バス番号５１とを比較し（ステッ
プ１０２　）　、双方のパス番号が一致すればこのアク
セス要求を受理して使用中フラグ５ｏに゛゜１″を（ス
テップ１０３　）　、使用中バス番号５ｌにアクセス・
パス番号を格納する（ステップｌ０４）。これらの処理
の後、マイクロプロセッサ１０は＃１チャネル２０又は
＃２チャネル２１からの措示に従ってインタフェース制
御回路ｌ２を介して＃ｌ記憶装置３ｏ又は＃２記憶装置
３１の制御を行う（ステップ１０５　”）　，＃１記憶
装置３０及び＃２記憶装置３１の制御には、これらの記
憶装置の物理的な動作（例えば、磁気ディスク装置にお
ける磁気ヘッドのシーク動作等）を伴う制御がある。こ
のような場合、マイクロプロセッサ１０は＃１記憶装置
３ｏ、又は＃２記憶装置３ｌに対して動作を指示した後
、＃１チャネル２０又は＃２チャネル２１との結合状態
を一時的に解除し、＃ｌ記憶装置３０又は＃２記憶装置
３１の動作が終了したときに再結合することができる．
また、この間に新たなアクセス要求を受け付けることが
できる。例えば、＃１チャネル２０が＃１記憶装置３０
を使用中であり、且つ、＃２記憶装置３１は未使用中の
場合には＃１記憶装置３０の使用中フラグ５０には“１
″が、そして使用中パス番号５ｌにはチャネル番号゛１
ｎが格納され、更に、＃２記憶装置３ｌの使用中フラグ
５０には“０″が格納されていて、この間の＃１チャネ
ル２０、又は＃２チャネル２ｌからの＃２記憶装置３ｌ
へのアクセス要求は受理される。また、＃２チャネル２
１から＃１記憶装置３０へのアクセス要求があった場合
は、＃１記憶装置３０の使用中フラグ５０が“１”であ
ってアクセス・バス番号と使用中パス番号５ｌとが一致
しないなめ、マイクロプロセッサＩＯは＃２チャネル２
ｌに対して装置使用中を報告（ステップ１ｌＯ）すると
共に、＃１記憶装置３０の使用中報告フラグ５２に゛１
″を格納し（ステップ１１１＞、更に、使用中報告パス
番号５３にアクセス・パス番号である“２″′を格納し
て（ステップ１１２）、＃２チャネル２１からのアクセ
ス要求を終了する。なお、この間にアクセス要求が無け
れば、これらの制御情報は更新されないのは勿論のこと
である。

次に、＃１ヂャネル２０による＃１記憶装置３０へのア
クセスが終了すると、マイクロプロセッサ１０は＃１記
憶装置３０の＃１チャネル２０による使用中状態を解除
するが、このとき、マイクロプロセッサ１０は＃１記憶
装置３０の使用中報告フラグ５２を判定しくステップ１
０６　）　．これが“′０″であれば＃１記憶装置３０
への全てのチャネル、本実施例の場合は＃１チャネル２
０及び＃２チャネル２ｌがらの新たなアクセス要求を受
理されるように使用中フラグ５０に゜“０″を格納する
（ステップ１０７　）　．また、使用中報告フラグ５２
が“１゛′である場合は使用中フラグ５０を“１”のま
ま保存し、使用中バス番号５ｌに使用中報告パス番号５
３を格納する（ステップ１２０）。この制御情報の操作
により＃１記憶装置３０に対しては、＃１チャネル２０
による使用中の間に装置使用中を報告した＃２チャネル
２１からの新たなアクセス要求のみが受理されるように
なり、また、＃１チャネル２０がらの新たなアクセス要
求に対しては装置使用中が報告されることになる。

複数のパスで装置使用中を報告する場合の使用中報告パ
ス番号の記憶方法に関しては、適当な制御情報と制御論
理とを追加することで可能なことは明白である。また、
大型の記憶サブシステム等で採用されているような、記
憶装置に至るストレージ・パスが複数本設けられていて
、その各々のストレージ・バスに周辺制御装置を接続す
る構成であっても、周辺制御装置が使用中報告フラグに
相当する制御情報をストレージ・パス間で参照し得る手
段と、他のストレージ・バスによる使用中状態を設定し
得る手段とを備えることによって本発明の範噴となるこ
とも明白である．〔発明の効果〕以上説明したように本発明の記憶装置の使用権制御方法
によれば、周辺制御装置がリリース・アテンション報告
に要する処理時間よりも速く、且つ、高頻度で記憶装置
をアクセスするチャネルがある場合でもリリース・アテ
ンション報告を確実に行うことができるため、一つの記
憶装置を共用する計算機システム間で、たとえ各計算機
システムの処理速度に相違があっても、記憶装置を均等
にアクセスすることが可能になるという効果がある。

【図面の簡単な説明】

第１図は本発明の記憶装置の使用権制御方法を実現する
ための周辺制御装置のブロック図、第２図は制御メモリ
部内の制御情報の一部を示す図、第３図はマイクロプロ
セッサの処理を示すフローチャートである。１０・・・マイクロプロセッサ、１１・・・切替回路、
１２・・・インタフェース制御回路、１３・・・制御メ
モリ部、２ｏ・・・＃１チャネル、２１・・・＃２チャ
ネル、３ｏ・・・＃１記憶装置、３ｌ・・・＃２記憶装
置、４θ・・・周辺制御装置、５０・・・使用中フラグ
、５ｌ・・・使用中バス番号、５２・・・使用中報告フ
ラグ、５３・・・使用中報告パス番号。

Claims

【特許請求の範囲】

複数のチャネル・インタフェースと接続し、前記チャネ
ル・インタフェース上の指示により複数の記憶装置を制
御する周辺制御装置における記憶装置の使用権制御方法
において、前記周辺制御装置に前記複数のチャネル・イ
ンタフェースと接続され、且つ、前記記憶装置に対する
アクセス要求を受ける切替回路と、複数の記憶装置に対
して情報の授受を行うインタフェース制御回路と、前記
切替回路及び前記インタフェース制御回路の動作を制御
するマイクロプロセッサとを備え、前記マイクロプロセ
ッサは前記記憶装置が第１のチャネル・インタフェース
からアクセス中である間、前記記憶装置が前記第１のチ
ャネル・インタフェースにより使用中であることを記憶
し、この間の他のチャネル・インタフェースからのアク
セス要求に対し、前記記憶装置の使用中ステータスを報
告すると共に、前記第１のチャネル・インタフェースに
よるアクセスが終了したとき、前記他のチャネル・イン
タフェースにより前記記憶装置の使用中であることを前
記マイクロプロセッサに内蔵する記憶手段へ記憶するこ
とを特徴とする記憶装置の使用権制御方法。