JPS63228253A - 割込み処理方式 - Google Patents

割込み処理方式

Info

Publication number
JPS63228253A
JPS63228253A JP6313187A JP6313187A JPS63228253A JP S63228253 A JPS63228253 A JP S63228253A JP 6313187 A JP6313187 A JP 6313187A JP 6313187 A JP6313187 A JP 6313187A JP S63228253 A JPS63228253 A JP S63228253A
Authority
JP
Japan
Prior art keywords
interrupt
interruption
peripheral control
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6313187A
Other languages
English (en)
Inventor
Tsukasa Furuya
古屋 司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6313187A priority Critical patent/JPS63228253A/ja
Publication of JPS63228253A publication Critical patent/JPS63228253A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は割込み処理方式に関し、特に周辺制御装置から
中央処理装置への割込みに対する割込み処理方式に関す
る。
〔従来の技術〕
従来の割込み処理方式では、中央処理装置で実行する処
理が割込みレベル値の異なる処理に移ったとき、すべて
の周辺制御装置に割込み許可情報を送って、このとき割
込み要求を保留にされている周辺制御装置のすべてが中
央処理装置に割込み要求を行う方式を使用している。
〔発明が解決しようとする問題点〕
従来の割込み処理方式では、割込み許可情報をすべての
周辺制御装置が受は取って、割込み要求を保留にされて
いる周辺制御装置のすべてが自己の割込みレベル値に無
関係に一斉に中央処理装置へ割込み要求を起こすので、
そのときバスの転送量が異常に多くなり、正常なデータ
転送を実施中の他の装置に影響を与えることになる。
特に、バスの許容する転送能力を限界値近くまで十分に
活用してデータ転送を行っているときには、上記の一斉
の割込み要求が発生すると、バス転送能力のオーバーラ
ンによるデータ喪失やシステムの性能ダウンなどの原因
になるという問題点がある。
本発明の目的は、各周辺制御装置から中央処理装置への
割込み要求を中央処理装置で実行中の処理の割込みレベ
ル値より高いものにできる限り限定して、余分な割込み
要求を排除することにより、上記の問題点を解決した割
込み処理方式を提供することにある。
〔問題点を解決するための手段〕
本発明の割込み処理方式は、中央処理装置と、主記憶装
置と、前記中央処理装置から送られた指示情報に従って
前記主記憶装置との間にデータ転送を行いこのデータ転
送が終了したとき前記中央処理装置への割込みを行って
その終了を報告する一台または複数台の周辺制御装置と
、これらの各装置を接続して相互にデータ交換を行わせ
るバスとを備えたシステムの割込み処理方式において、
(A>前記周辺制御装置からの前記割込みの要求があっ
ても、割込みレベル値の高い処理を実行中であれば、そ
の割込みの要求を保留にして、割込みレベル値の異なる
新たな処理に移ったとき、実行中にあるその新たな処理
の割込みレベル値を含む割込み許可情報を前記各周辺制
御装置に送ることにより再び割込みを促す前記中央処理
装置、 (B)前記割込み許可情報に含まれる割込みレベル値よ
り高い割込みレベル値の割込みが保留になっている場合
に、中央処理装置へ再び割込みの要求を行う前記周辺制
御装置、 を備えて構成されている。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第1図は本発明の割込み処理方式の一実施例を示すブロ
ック図である。第1図において、多くの装置を接続して
相互にデータ交換を行わせる一本のバス1に中央処理装
置2と主記憶装置3と周辺制御装置4−1.4−2.・
・・・・・・・・・・・および4−Nが接続されている
。周辺制御装置4−1〜4−Nは、それぞれ様々な周辺
装置を一台ないし複数台接続しているがこれらは第1図
の上では省略している。
第2図はバス1を通じて送られる制御情報を示す説明図
である。第2図において、指令コード51は中央処理装
置2から周辺制御装置4−1〜4−Nの一つに送られる
指示情報であり、指示される周辺制御装置のバス1上に
おけるアドレスを示すデスティネーションIDa、デー
タ転送などの動作を指示するコマンド、バス1上におけ
る中央処理装置2の唯一のアドレスを示すソースIDa
、および指示される周辺制御装置に接続”されている複
数台の周辺装置の一つを指定するデスティネーションI
Dbを有している。
割込みコード52は割込みの要求に際して周辺制御装置
4−1〜4−Nから中央処理装置2に送られる割込み情
報であり、バス1上における中央処理装置の唯一のアド
レスを示すデスティネーションIDa、周辺制御装置4
−1〜4−Nがあらかじめ与えられている割込みレベル
値を示す割込みレベル値、バス1上における割込み要求
をしている周辺制御装置の唯一のアドレスを示すソース
IDaおよび割込み要求をしている周辺制御装置に接続
されている複数台の周辺装置の−っを指定するソースI
Dbを有している。
一方、割込み許可コード53は中央処理装置2からすべ
ての周辺制御装置4−1〜4−Nに割込みを促すために
送られる割込み許可情報であり、割込みの要求を行うか
どうかのしきい値となる中実処理装置2で実行中の処理
の割込みレベル値を示す中央処理装置走行レベル値を含
んでいる。
次に、本実施例における割込み処理方式の動作を説明す
る。
中央処理装置2は主記憶装置3に記憶されているプログ
ラムおよびデータをバス1を通じて読出して実行し、結
果のデータを再びバス1を通じて主記憶装置3に送って
記憶する。プログラム中に、主記憶装置3と周辺制御装
置4−1〜4−Nのどれかとのデータ転送など周辺装置
の入出力があれば、中央処理装置2はバス1を経由して
、指令コード51を含む指示情報を、周辺制御装置4−
1〜4’−Nの中の指令コード51のデスティネーショ
ンIDaに指定された周辺制御装置へ送り出す。この指
定された周辺制御装置は、自己に接続している複数の周
辺装置の中で指令コード51のデスティネーションID
bに指定された周辺装置に対して、指令コード51のコ
マンドに指定された動作を指示して主記憶装置3との間
でデータ転送などを行う。
上記のデータ転送などが終了すると、周辺制御装置はこ
の終了を中央処理装置2に報告するため、割込みコード
52を、このデスティネーションIDaに指定した中央
処理装置2に送って割込み要求を行う、この割込み要求
を受けた中央処理装置2は、割込みコード52の割込み
レベル値が中央処理装置2が実行中の処理の割込みレベ
ル値以下の場合には、その割込み要求を受は付けないで
保留とする。
中央処理装置2で実行中の処理が変わり割込みレベル値
が変わると、中央処理装置2はバス1を通じて割込み許
可コード53を周辺制御装置4−1〜4−Nのすべてに
送り再び割込みを促す。
これを受けて割込み要求を保留にされていた周辺制御装
置4−1〜4−Nのそれぞれは、自己にあらかじめ与え
られている割込みレベル値が割込み許可コード53の中
央処理装置走行レベル値より高い場合にだけ、再び割込
みコード52を中央処理装置2に送り割込み要求を行う
この割込み要求を受けた中央処理装置2は、割込みコー
ド52の割込みレベル値が中央処理装置2が実行中の処
理の割込みレベル値より高いので、その割込み要求を受
は付けて、割込みコード52のソースIDaに指定され
た周辺制御装置とソースIDbに指定された周辺装置の
動作の終了処置を行う。
なお、上記の動作において、データ転送などが終了した
とき周辺制御装置が出す最初の割込み要求についても、
周辺制御装置は自己にあらかじめ与えられた割込みレベ
ル値が中央処理装置走行レベル値より高い場合にだけ出
すようにすることもできる。
〔発明の効果〕 以上説明したように、本発明の割込み処理方式は、中央
処理装置が実行中の処理の割込みレベル値を含む割込み
許可情報を各周辺制御装置に送ることにより、各周辺制
御装置から送られる割込み要求を割込み許可情報の割込
みレベル値より高い割込みレベル値をもつものに限定し
て、多くの余分な割込み要求を排除できる。
このため、各周辺制御装置からの割込み要求の多発によ
るバス転送能力のオーバーランやシステムの性能ダウン
などを防ぐことができるという効果を有する。
【図面の簡単な説明】
第1図は本発明の割込み処理方式の一実施例を示すブロ
ック図、第2図はバスを通じて送られる制御情報を示す
説明図である。 1・・・バス、2・・・中央処理装置、3・・・主記憶
装置、4−1.4−2.4−N・・・周辺制御装置、5
1・・・指令コード、52・・・割込みコード、53・
・・割込み許可コード。

Claims (1)

  1. 【特許請求の範囲】 中央処理装置と、主記憶装置と、前記中央処理装置から
    送られた指示情報に従って前記主記憶装置との間にデー
    タ転送を行いこのデータ転送が終了したとき前記中央処
    理装置への割込みを行ってその終了を報告する一台また
    は複数台の周辺制御装置と、これらの各装置を接続して
    相互にデータ交換を行わせるバスとを備えたシステムの
    割込み処理方式において、 (A)前記周辺制御装置からの前記割込みの要求があっ
    ても、割込みレベル値の高い処理を実行中であれば、そ
    の割込みの要求を保留にして、割込みレベル値の異なる
    新たな処理に移ったとき、実行中にあるその新たな処理
    の割込みレベル値を含む割込み許可情報を前記各周辺制
    御装置に送ることにより再び割込みを促す前記中央処理
    装置、 (B)前記割込み許可情報に含まれる割込みレベル値よ
    り高い割込みレベル値の割込みが保留になつている場合
    に、中央処理装置へ再び割込みの要求を行う前記周辺制
    御装置、 を備えることを特徴とする割込み処理方式。
JP6313187A 1987-03-17 1987-03-17 割込み処理方式 Pending JPS63228253A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6313187A JPS63228253A (ja) 1987-03-17 1987-03-17 割込み処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6313187A JPS63228253A (ja) 1987-03-17 1987-03-17 割込み処理方式

Publications (1)

Publication Number Publication Date
JPS63228253A true JPS63228253A (ja) 1988-09-22

Family

ID=13220407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6313187A Pending JPS63228253A (ja) 1987-03-17 1987-03-17 割込み処理方式

Country Status (1)

Country Link
JP (1) JPS63228253A (ja)

Similar Documents

Publication Publication Date Title
JP2753706B2 (ja) 計算機におけるipl方法
JP3055917B2 (ja) データ転送制御装置
JPS63228253A (ja) 割込み処理方式
JPH01137359A (ja) プロセッサの制御方法
JP2004213666A (ja) Dmaモジュールとその操作方法
JPH01305461A (ja) バス使用権制御方式
JPS59188749A (ja) デ−タ転送制御方式
JPH056333A (ja) マルチプロセサシステム
JPS6223895B2 (ja)
JPS59146362A (ja) インタフエ−ス切換え制御方式
JPS58182737A (ja) 情報処理装置
JPH01126749A (ja) 周辺機器データ制御装置
JPH07111711B2 (ja) 処理終了割込制御システム
JPH01267764A (ja) 周辺制御装置
JPS59212963A (ja) 割込制御方式
JPS60136853A (ja) デ−タ転送方式
JPH06250964A (ja) 制御装置
JPS5920128B2 (ja) 入出力制御装置
JPS61101864A (ja) プログラム制御方式
JPH0236971B2 (ja)
JPS6188351A (ja) プログラムロ−ド方式
JPS60201445A (ja) 多重割込処理装置
JPS5920030A (ja) 入出力命令制御方式
JPS63245754A (ja) 情報処理システムの入出力制御方式
JPS6245575B2 (ja)