JPS60136853A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS60136853A JPS60136853A JP25146483A JP25146483A JPS60136853A JP S60136853 A JPS60136853 A JP S60136853A JP 25146483 A JP25146483 A JP 25146483A JP 25146483 A JP25146483 A JP 25146483A JP S60136853 A JPS60136853 A JP S60136853A
- Authority
- JP
- Japan
- Prior art keywords
- data
- path
- transfer
- data holding
- transfer control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（５） 発明の技術分野
本発明は、データ転送方式、特に少なくとも２つのパス
を介在せしめてデータ転送を行うに当って、いわば上記
２つのパスを個別に専有した形でもデータ転送を行い得
るようにしたデータ転送方式に関するものである。
を介在せしめてデータ転送を行うに当って、いわば上記
２つのパスを個別に専有した形でもデータ転送を行い得
るようにしたデータ転送方式に関するものである。
（Ｂ） 技術の背景と問題点
本発明はそれに限られるものではないが、例えば、中央
処理装置や主記憶装置が連繋されている第１のパスと、
入出力チャネル内の入出力パス（第２のパス）とを介在
して、データ転送を行う如き場合には、従来、上記第１
のパスと上記第２のパスとを夫々同時期に専有した上で
、データを転送するように制御が行われていた。即ち、
例えば第１のパスに対応するマスク機能部が先ず自己の
パスを専有した上で、第２のパスに対して使用権を得る
ためにリクエストを発する。そしてＡＣＫ応答が返ると
両者のパス間を接続してデータ転送を行うようにしてい
る。このために、他方のパス即ち上記第２のパスが使用
中であると、その間第１のパスは専有状態のまオで待た
される形となる問題点を含んでいた。
処理装置や主記憶装置が連繋されている第１のパスと、
入出力チャネル内の入出力パス（第２のパス）とを介在
して、データ転送を行う如き場合には、従来、上記第１
のパスと上記第２のパスとを夫々同時期に専有した上で
、データを転送するように制御が行われていた。即ち、
例えば第１のパスに対応するマスク機能部が先ず自己の
パスを専有した上で、第２のパスに対して使用権を得る
ためにリクエストを発する。そしてＡＣＫ応答が返ると
両者のパス間を接続してデータ転送を行うようにしてい
る。このために、他方のパス即ち上記第２のパスが使用
中であると、その間第１のパスは専有状態のまオで待た
される形となる問題点を含んでいた。
（Ｏ発明の目的と構成
本発明は上記の点を解決することを目的としており、本
発明のデータ転送方式は、第１のパスに連繋されている
第１のデータ保持部と、第２のパスに連繋されている第
２のデータ保持部と、上記第１のパスと上記第２のパス
との間を接続する接続バスとをそなえ、上記第１のデー
タ保持部と上記第２のデータ保持部との間でデータ転送
を行うデータ転送方式において、上記第１のパスに対し
てバス専有機能をもつと共に上記第２のパスに対してパ
ス専有機能をもつ転送制御部、上記データ転送に当って
転送データを保持するデータ・バッファ、及び上記転送
制御部がパス専有を行ったパスと上記データ・バッファ
との間の接続路のみを開放するダート手段をそなえ、上
記転送制御部は第１のパスまたは第２のパスを専有した
上で上記第１のデータ保持部または第２のデータ保持部
と上記データ・バッファとの間でデータ転送を実行せし
めるよう制御すると共に上記転送制御部は第２のパスま
たは第１のパスを専有した上で上記データ・バッファと
上記第２のデータ保持部または第１のデータ保持部との
間でデータ転送を実行せしめるよう制御することを特徴
としている。以下図面を参照しつつ説明する。
発明のデータ転送方式は、第１のパスに連繋されている
第１のデータ保持部と、第２のパスに連繋されている第
２のデータ保持部と、上記第１のパスと上記第２のパス
との間を接続する接続バスとをそなえ、上記第１のデー
タ保持部と上記第２のデータ保持部との間でデータ転送
を行うデータ転送方式において、上記第１のパスに対し
てバス専有機能をもつと共に上記第２のパスに対してパ
ス専有機能をもつ転送制御部、上記データ転送に当って
転送データを保持するデータ・バッファ、及び上記転送
制御部がパス専有を行ったパスと上記データ・バッファ
との間の接続路のみを開放するダート手段をそなえ、上
記転送制御部は第１のパスまたは第２のパスを専有した
上で上記第１のデータ保持部または第２のデータ保持部
と上記データ・バッファとの間でデータ転送を実行せし
めるよう制御すると共に上記転送制御部は第２のパスま
たは第１のパスを専有した上で上記データ・バッファと
上記第２のデータ保持部または第１のデータ保持部との
間でデータ転送を実行せしめるよう制御することを特徴
としている。以下図面を参照しつつ説明する。
Ω 発明の実施例
図は本発明の一実施例構成を示している。図中の符号１
は第１のデータ処理装置、２ｆｄ第１のデータ保持部、
３は第１のデータ・パス゛、４は第２のデータ・パス、
５は第２のデータ処理装置、６は第２のデータ保持部、
７は本発明にいう転送制御部、８は第１アドレス情報ダ
ート、９は第２アドレス情報ダート、１０は第１データ
・ダート、１１は第２データ・ダート、認はデータ・バ
ッファ、１３はアドレス・パス、１４Ｉｉデータ・パス
を表わしている。
は第１のデータ処理装置、２ｆｄ第１のデータ保持部、
３は第１のデータ・パス゛、４は第２のデータ・パス、
５は第２のデータ処理装置、６は第２のデータ保持部、
７は本発明にいう転送制御部、８は第１アドレス情報ダ
ート、９は第２アドレス情報ダート、１０は第１データ
・ダート、１１は第２データ・ダート、認はデータ・バ
ッファ、１３はアドレス・パス、１４Ｉｉデータ・パス
を表わしている。
今仮に第１のデータ保持部２側から第２のデータ保持部
６側へデータ転送を行う場合について述べる。転送制御
部７はいわゆるＤＭＡ機能をもつものであシ、第１のデ
ータ処理装置１Ｆｉ、転送制御部７に対して、転送制御
に必要な情報を通知しておシ、自己の処理を実行してい
る。この間に転送制御部７がＤＭＡ転送要求ＲＥＱを発
すると、第１のデータ処理装置ｌは第１のパス３に対す
る使用状態を停止する。そして、転送制御部７は、専有
可を指示する応答ＡＣＫが返ってくると、図示ゲート８
のみをオンして第１のデータ保持部２をアクセスすると
共に、図示ゲート１０をオンして第１のデータ保持部２
からのデータをデータ・バッフアルに転送せしめるよう
に制御を行う０一方、この間あるいは当該転送が終了し
た状態で、転送制御部７は第２のデータ処理装置５に対
してＤｆＶＬＡ転送要求ＲＥＱを発する。これによって
第２のデータ処理装置５は第２のパス４についての専有
可を指示する応答ＡＣＫを発する。転送制御部７は、こ
れに対応して、ゲート９のみをオンして第２のデータ保
持部６をアクセスすると共に、図示ダート１１をオンし
てデータ・バッファ１２の内容を第２のパス４を介して
第２のデータ保持部６に転送するよう制御する。勿論、
上記の間において、第１のデータ保持部２からの転送、
および第２のデータ保持部６に対する転送が夫々終了す
ると、ケ゛−ト１０やゲート１１は夫々オフされて夫々
の転送は終了される。そして、空き状態になったパスは
、他のために利用されてゆく。
６側へデータ転送を行う場合について述べる。転送制御
部７はいわゆるＤＭＡ機能をもつものであシ、第１のデ
ータ処理装置１Ｆｉ、転送制御部７に対して、転送制御
に必要な情報を通知しておシ、自己の処理を実行してい
る。この間に転送制御部７がＤＭＡ転送要求ＲＥＱを発
すると、第１のデータ処理装置ｌは第１のパス３に対す
る使用状態を停止する。そして、転送制御部７は、専有
可を指示する応答ＡＣＫが返ってくると、図示ゲート８
のみをオンして第１のデータ保持部２をアクセスすると
共に、図示ゲート１０をオンして第１のデータ保持部２
からのデータをデータ・バッフアルに転送せしめるよう
に制御を行う０一方、この間あるいは当該転送が終了し
た状態で、転送制御部７は第２のデータ処理装置５に対
してＤｆＶＬＡ転送要求ＲＥＱを発する。これによって
第２のデータ処理装置５は第２のパス４についての専有
可を指示する応答ＡＣＫを発する。転送制御部７は、こ
れに対応して、ゲート９のみをオンして第２のデータ保
持部６をアクセスすると共に、図示ダート１１をオンし
てデータ・バッファ１２の内容を第２のパス４を介して
第２のデータ保持部６に転送するよう制御する。勿論、
上記の間において、第１のデータ保持部２からの転送、
および第２のデータ保持部６に対する転送が夫々終了す
ると、ケ゛−ト１０やゲート１１は夫々オフされて夫々
の転送は終了される。そして、空き状態になったパスは
、他のために利用されてゆく。
なお、上記説明において、第１のデータ保持部２側から
第２のデータ保持部６側への転送について述べたが、そ
の逆の転送であってもよい。また上記説明において、パ
スに連繋されイいるデータ処理装置がバス専有可の応答
を発するとしたが、例えばバス専有制御を行う専有制御
装置が応答を発する如きシステムにも適用できることは
言うまでもない。
第２のデータ保持部６側への転送について述べたが、そ
の逆の転送であってもよい。また上記説明において、パ
スに連繋されイいるデータ処理装置がバス専有可の応答
を発するとしたが、例えばバス専有制御を行う専有制御
装置が応答を発する如きシステムにも適用できることは
言うまでもない。
■ 発明の詳細
な説明した如く、本発明によれば、一方のバスを専有状
態に保ったままで他方のパスが使用可と々るまで待機さ
れる如き事態が解消される。
態に保ったままで他方のパスが使用可と々るまで待機さ
れる如き事態が解消される。
図は本発明の一実施例構成を示す。
図中、ｌ、５は夫々データ処理装置、２，６は夫々デー
タ保持部、３．４は夫々パス、７ｒ／′ｉ、転送制御部
、８，９は夫々アドレス情報ダート、１Ｏ１１１は夫々
データ・ダート、認はデータ・バッファを表わす。 特許出願人 富士通株式会社 （外３名） 代理人弁理士 森 １） 寛 （外１名）
タ保持部、３．４は夫々パス、７ｒ／′ｉ、転送制御部
、８，９は夫々アドレス情報ダート、１Ｏ１１１は夫々
データ・ダート、認はデータ・バッファを表わす。 特許出願人 富士通株式会社 （外３名） 代理人弁理士 森 １） 寛 （外１名）
Claims (1)
- 第１のパスに連繋されている第１のデータ保持部と、第
２のパスに連繋さｔている第２のデータ保持部と、上記
第１のパスと上記第２のパスとの間を接続する接続バス
とをそなえ、上記第１のデータ保持部と上記第２のデー
タ保持部との間でデータ転送を行うデータ転送方式にお
いて、上記第１のパスに対してパス専有機能をもつと共
に上記第２のパスに対してバス専有機能をもつ転送制御
部、上記データ転送に当って転送データを保持するデー
タ・バッファ、及び上記転送制御部がバス専有を行った
パスと上記データ・バッファとの間の接続路のみを開放
するゲート手段をそなえ、上記転送制御部は第１のパス
または第２のパスを専有した上で上記第１のデータ保持
部または第２のデータ保持部と上記データ・バッファと
の間でデータ転送を実行せしめるよう制御すると共に上
記転送制御部は第２のパスまたは第１のパスを専有した
上で上記データ・バッファと上記第２のデータ保持部ま
たは第１のｒ−夕保持部との間でデータ転送を実行せし
めるよう制御することを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25146483A JPS60136853A (ja) | 1983-12-26 | 1983-12-26 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25146483A JPS60136853A (ja) | 1983-12-26 | 1983-12-26 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60136853A true JPS60136853A (ja) | 1985-07-20 |
Family
ID=17223207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25146483A Pending JPS60136853A (ja) | 1983-12-26 | 1983-12-26 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136853A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6341973A (ja) * | 1986-08-07 | 1988-02-23 | Nec Corp | マルチプロセツサシステム |
| JPS63175962A (ja) * | 1987-01-16 | 1988-07-20 | Hitachi Ltd | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5363834A (en) * | 1976-11-18 | 1978-06-07 | Nippon Telegr & Teleph Corp <Ntt> | End offering system |
| JPS55143634A (en) * | 1979-04-24 | 1980-11-10 | Fujitsu Ltd | Connector among electronic computers |
| JPS5750037A (en) * | 1980-09-10 | 1982-03-24 | Fujitsu Ltd | Data transfer system |
| JPS5851363A (ja) * | 1981-09-22 | 1983-03-26 | Nec Corp | ダイレクト・メモリ・アクセス回路 |
-
1983
- 1983-12-26 JP JP25146483A patent/JPS60136853A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5363834A (en) * | 1976-11-18 | 1978-06-07 | Nippon Telegr & Teleph Corp <Ntt> | End offering system |
| JPS55143634A (en) * | 1979-04-24 | 1980-11-10 | Fujitsu Ltd | Connector among electronic computers |
| JPS5750037A (en) * | 1980-09-10 | 1982-03-24 | Fujitsu Ltd | Data transfer system |
| JPS5851363A (ja) * | 1981-09-22 | 1983-03-26 | Nec Corp | ダイレクト・メモリ・アクセス回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6341973A (ja) * | 1986-08-07 | 1988-02-23 | Nec Corp | マルチプロセツサシステム |
| JPH0575140B2 (ja) * | 1986-08-07 | 1993-10-19 | Nippon Electric Co | |
| JPS63175962A (ja) * | 1987-01-16 | 1988-07-20 | Hitachi Ltd | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0354375B2 (ja) | ||
| JPS63255759A (ja) | 制御システム | |
| US7203781B2 (en) | Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH05257903A (ja) | マルチプロセッサシステム | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH01175056A (ja) | プログラム転送方式 | |
| JPH01142962A (ja) | データ転送制御方式 | |
| JPS61224063A (ja) | デ−タ転送制御装置 | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JPH05274250A (ja) | 情報処理装置 | |
| JP2594673B2 (ja) | データ処理方法 | |
| JPH0424733B2 (ja) | ||
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPH0651910A (ja) | 二重化バス装置 | |
| JPH03262063A (ja) | Ｄｍａ転送のバス制御回路 | |
| JPS6215903B2 (ja) | ||
| JPH0423159A (ja) | 共有メモリ装置 | |
| JPS6337418B2 (ja) | ||
| JPH06161951A (ja) | バス制御方式 | |
| JPS59201153A (ja) | スタンドアロン型画像処理システムのホスト接続方式 | |
| JPH1195812A (ja) | プログラマブルコントローラ | |
| JPH11134288A (ja) | バスコントローラ | |
| JPH01114959A (ja) | メモリデータ転送方式 |