JPS5834858B2 - デ−タ交換制御方式 - Google Patents
デ−タ交換制御方式Info
- Publication number
- JPS5834858B2 JPS5834858B2 JP51149949A JP14994976A JPS5834858B2 JP S5834858 B2 JPS5834858 B2 JP S5834858B2 JP 51149949 A JP51149949 A JP 51149949A JP 14994976 A JP14994976 A JP 14994976A JP S5834858 B2 JPS5834858 B2 JP S5834858B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- cpu
- data
- data exchange
- exchange control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
Description
【発明の詳細な説明】
本発明は、複数の処理装置間でのデータ交換を行うため
の制御方式に関するものである。
の制御方式に関するものである。
一般に、処理装置（以下、ＣＰＵで略称する）の間でデ
ータ交換を行う場合、データ交換制御装置（以下、ＤＸ
Ｃで略称する）を介して行われる。
ータ交換を行う場合、データ交換制御装置（以下、ＤＸ
Ｃで略称する）を介して行われる。
第１図はその概略ブロック図を示したもので、１はデー
タ交換を行う一方のＣＰＵ、２は他方のＣＰＵ。
タ交換を行う一方のＣＰＵ、２は他方のＣＰＵ。
３はＤＸＣである。
又、第２図はこのようなシステム構成により例えばＣＰ
Ｕ２からＣＰＵＩへのデータ転送を行う場合のデータ転
送手順を示したものである。
Ｕ２からＣＰＵＩへのデータ転送を行う場合のデータ転
送手順を示したものである。
以下、第１図及び第２図によりＤＸＣを介す場合のデー
タ転送動作の一例を説明する。
タ転送動作の一例を説明する。
すなわち、まずＣＰＵ２はＣＰＵ１ヘデータを転送する
ためにＤＸＣ３に対して書込みコマンド（ライトコマン
ド）を発行する。
ためにＤＸＣ３に対して書込みコマンド（ライトコマン
ド）を発行する。
ＤＸＣ３はこれを受けてＣＰＵ１へ転送要求割込みをか
ける。
ける。
ＣＰＵ１は割込みを受けると、ＣＰＵ２が書込みコマン
ドを発し、データの送出を希望していることを知り、応
答として読込みコマンド（リードコマンド）をＤＸＣ３
に対して発行する。
ドを発し、データの送出を希望していることを知り、応
答として読込みコマンド（リードコマンド）をＤＸＣ３
に対して発行する。
ＤＸＣ３はＣＰＵ１から読込みコマンドを受は取っても
相手ＣＰＵ２へは伺も知らせず、ＣＰＵ２から書込みコ
マンド、ＣＰＵＩから読込みコマンドが出揃ったことに
より、ＣＰＵ２からＣＰＵ１へのデータ転送を行う。
相手ＣＰＵ２へは伺も知らせず、ＣＰＵ２から書込みコ
マンド、ＣＰＵＩから読込みコマンドが出揃ったことに
より、ＣＰＵ２からＣＰＵ１へのデータ転送を行う。
データ転送が終了すると、ＤＸＣ３はＣＰＵ１ 、ＣＰ
Ｕ２へ各々終了報告（ＥＮＤ）を行う。
Ｕ２へ各々終了報告（ＥＮＤ）を行う。
ところで、ＣＰＵ１とＣＰＵ２は共に独立して動作して
いるため、特別な場合として両ＣＰＵからＤＸＣ３に対
して同時にコマンドが発せられ、ＤＸＣａ内で衝突する
ことがある。
いるため、特別な場合として両ＣＰＵからＤＸＣ３に対
して同時にコマンドが発せられ、ＤＸＣａ内で衝突する
ことがある。
この場合、第２図に示した手順を踏むと、両ＣＰＵのコ
マンドが書込みコマンドであれば、ＤＸＣ３はそれぞれ
相手方のＣＰＵに割込みを発するので、両ＣＰＵは各々
自分が発したコマンドに対する転送終了割込み（ＥＮＤ
）と判断してしまう。
マンドが書込みコマンドであれば、ＤＸＣ３はそれぞれ
相手方のＣＰＵに割込みを発するので、両ＣＰＵは各々
自分が発したコマンドに対する転送終了割込み（ＥＮＤ
）と判断してしまう。
又、両ＣＰＵが各各読込み、書込みコマンドで衝突した
場合には、読込みコマンドを発したＣＰＵに対してＤＸ
Ｃ３は割込みをかけるので、読込みコマンドを発したＣ
ＰＵはそれを転送終了割込みと判断してしまう。
場合には、読込みコマンドを発したＣＰＵに対してＤＸ
Ｃ３は割込みをかけるので、読込みコマンドを発したＣ
ＰＵはそれを転送終了割込みと判断してしまう。
以上のように、この種のシステムではＤＸＣ内でコマン
ドが衝突した場合、データ転送が終了していないにもか
かわらず終了したことになり、誤動作となる。
ドが衝突した場合、データ転送が終了していないにもか
かわらず終了したことになり、誤動作となる。
このため、従来は第３図に示すように、両ＣＰＵからの
書込みコマンドが衝突した場合にはＤＸＣにて同種のコ
マンドである旨のエラーフラグをセットして、今のコマ
ンドは無効となったことを両ＣＰＵに知らせていた。
書込みコマンドが衝突した場合にはＤＸＣにて同種のコ
マンドである旨のエラーフラグをセットして、今のコマ
ンドは無効となったことを両ＣＰＵに知らせていた。
又、異種のコマンド（読込み、書込み）が衝突した場合
にはＤＸＣ内にてコマンドの衝突検出回路および相応の
エラーフラグ等のハードウェアを用意するか、またはＤ
ＸＣ仕様にてパ転送要求割込みを受は付けた時以外はＤ
ＸＣ３に対して読み込みコマンドを発してはならない″
との制約を行っていた。
にはＤＸＣ内にてコマンドの衝突検出回路および相応の
エラーフラグ等のハードウェアを用意するか、またはＤ
ＸＣ仕様にてパ転送要求割込みを受は付けた時以外はＤ
ＸＣ３に対して読み込みコマンドを発してはならない″
との制約を行っていた。
本発明の目的は、ＤＸＣを介して複数のＣＰＵ間でデー
タ交換を行う制御方式において、上記の従来方式で必要
であったコマンド衝突検出回路および相応のエラーフラ
グ等のハードウェアを不要とし、ＤＸＣを簡素化すると
同時に、一方のＣＰＵの従来のＤＸＣに対するソフトウ
ェアをそのまま使用できる様にすることにある。
タ交換を行う制御方式において、上記の従来方式で必要
であったコマンド衝突検出回路および相応のエラーフラ
グ等のハードウェアを不要とし、ＤＸＣを簡素化すると
同時に、一方のＣＰＵの従来のＤＸＣに対するソフトウ
ェアをそのまま使用できる様にすることにある。
上記の目的を達成するため、本発明では、一方のＣ’Ｐ
Ｕからは書込み指令又は読込み指令を直接発するように
するが、他方のＣＰＵには書込み指令、読込み指令の他
に書込み指令を発することを前提とした指令（以下、リ
クエストコマンドという）を用意し、当該ＣＰＵから相
手ＣＰＵヘデータ転送を行うとき、リクエストコマンド
を相手ＣＰＵに出し、それに対する相手ＣＰＵからの読
込み指令による応答を確認した後に当該ＣＰＵから書込
み指令を発するようにする一０ 第４図に本発明によるデータ交換制御方式を採用したＤ
ＸＣの概略ブロック図を示す。
Ｕからは書込み指令又は読込み指令を直接発するように
するが、他方のＣＰＵには書込み指令、読込み指令の他
に書込み指令を発することを前提とした指令（以下、リ
クエストコマンドという）を用意し、当該ＣＰＵから相
手ＣＰＵヘデータ転送を行うとき、リクエストコマンド
を相手ＣＰＵに出し、それに対する相手ＣＰＵからの読
込み指令による応答を確認した後に当該ＣＰＵから書込
み指令を発するようにする一０ 第４図に本発明によるデータ交換制御方式を採用したＤ
ＸＣの概略ブロック図を示す。
図において、ＤＸＣ３はＣＰＵ１ 、ＣＰＵ２とのデー
タ交換を制御する入出力制御部３１，３２、入出力制御
レジスタ部３３、およびＣＰＵ１，２よりのデータを一
時保持するデータレジスタ部３４より構吸される。
タ交換を制御する入出力制御部３１，３２、入出力制御
レジスタ部３３、およびＣＰＵ１，２よりのデータを一
時保持するデータレジスタ部３４より構吸される。
ここで、ＣＰＵ１は書込み、読込み指令を直接発するが
、ＣＰＵ２はＣＰＵ１と同等の指令の他に書込み指令を
発することを前提とした指令すなわちリクエストコマン
ドを有するものとする。
、ＣＰＵ２はＣＰＵ１と同等の指令の他に書込み指令を
発することを前提とした指令すなわちリクエストコマン
ドを有するものとする。
従って、入出力制御レジスタ部３３はＣＰＵ２より読取
り可能であり、このうちコマンドレジスタ３２０は相手
方ＣＰＵＩからのコマンドを知るためのもので、相手方
ＣＰＵ１が発したコマンドが保持される。
り可能であり、このうちコマンドレジスタ３２０は相手
方ＣＰＵＩからのコマンドを知るためのもので、相手方
ＣＰＵ１が発したコマンドが保持される。
このＤＸＣ３はＣＰＵＩからの書込みまたは読込みコマ
ンドを受けるとＣＰＵ２へ転送要求割込みを発するが、
ＣＰＵ２からの書込みまたは読込みコマンドを受けても
ＣＰＵＩへ割込みを発しない。
ンドを受けるとＣＰＵ２へ転送要求割込みを発するが、
ＣＰＵ２からの書込みまたは読込みコマンドを受けても
ＣＰＵＩへ割込みを発しない。
そして、ＣＰＵ２からのリクエストコマンドを受けた時
のみＣＰＵＩへ割込みを発するが、ＣＰＵ１からのコマ
ンドはＣＰＵ２からのリクエストコマンドより優先する
。
のみＣＰＵＩへ割込みを発するが、ＣＰＵ１からのコマ
ンドはＣＰＵ２からのリクエストコマンドより優先する
。
第４図において、ＣＰＵ２よりＣＰＵ１へのデータ転送
を行う場合を例にとって本発明によるデータ転送の動作
を説明する。
を行う場合を例にとって本発明によるデータ転送の動作
を説明する。
第５図はその場合のデータ交換制御手順を示したもので
ある。
ある。
すなわち、従来はＣＰＵ２からＣＰＵ１ヘデータを転送
する場合、ＣＰＵ２より書込みコマンドをＤＸＣ３に発
していたのに対し、本発明によるデータ転送手順で゛は
、まずＣＰＵ２よりリクエストコマンドを発する。
する場合、ＣＰＵ２より書込みコマンドをＤＸＣ３に発
していたのに対し、本発明によるデータ転送手順で゛は
、まずＣＰＵ２よりリクエストコマンドを発する。
ＤＸＣ３はリクエストコマンドを受けると、ＣＰＵ１に
対し転送要求割込みを発する。
対し転送要求割込みを発する。
ＣＰＵＩはＤＸＣ３からの転送要求割込みを受けるとＣ
ＰｔＪ２が書込みコマンドを発し、データの送出を希望
していることを知り、応答として読込みコマンドをＤＸ
Ｃ３に発する。
ＰｔＪ２が書込みコマンドを発し、データの送出を希望
していることを知り、応答として読込みコマンドをＤＸ
Ｃ３に発する。
ＤＸＣ３はＣＰＵＩからの読込みコマンドをコマンドレ
ジスタ３２０に格納し、ＣＰＵ２へ転送要求割込みを発
する。
ジスタ３２０に格納し、ＣＰＵ２へ転送要求割込みを発
する。
ＣＰＵ２は割込みを受は付けた後、コマンドレジスタ３
２０の内容を読み、それが読込みコマンドであることを
確認して、その後、書込みコマンドをＤＸＣ３に発する
。
２０の内容を読み、それが読込みコマンドであることを
確認して、その後、書込みコマンドをＤＸＣ３に発する
。
ＤＸＣ３はＣＰＵ１から読込みコマンド、ＣＰＵ２から
書込みコマンドが出揃ったことにより、ＣＰＵ２からＣ
ＰＵ１へのデータ転送を開始する。
書込みコマンドが出揃ったことにより、ＣＰＵ２からＣ
ＰＵ１へのデータ転送を開始する。
このように、ＣＰＵ２ではＤＸＣ３からの転送要求割込
みを受付けた時のみしか書込みまたは読込みコマンドを
発しないので、両ＣＰＵからのコマンドの衝突は起こり
得ない。
みを受付けた時のみしか書込みまたは読込みコマンドを
発しないので、両ＣＰＵからのコマンドの衝突は起こり
得ない。
ただし、ＣＰＵ１から書込みまたは読込みコマンド、Ｃ
ＰＵ２からリクエストコマンドの場合の衝突は起こり得
るが、この場合にはＣＰＵ２にのみ割込みが返る。
ＰＵ２からリクエストコマンドの場合の衝突は起こり得
るが、この場合にはＣＰＵ２にのみ割込みが返る。
この結果、ＣＰＵ２はコマンドレジスタ３２０の内容を
チニックし、それが読込みコマンドならば通常のシーケ
ンスで書込みコマンドを発し、データ転送を開始する。
チニックし、それが読込みコマンドならば通常のシーケ
ンスで書込みコマンドを発し、データ転送を開始する。
第６図はＣＰＵＩが読込みコマンド、ＣＰＵ２がリクエ
ストコマンドで衝突した場合のデータ転送制御手順を示
したものである。
ストコマンドで衝突した場合のデータ転送制御手順を示
したものである。
又、ＣＰＵ１からのコマンドが書込みコマンドであれば
、ＣＰＵ２が書込みコマンドを前提としたリクエストコ
マンドを発したにもかかわらず、ＣＰＵ１の応答が書込
みコマンドであったと云うことになり、相手方ＣＰＵ１
が応答を誤ったことがＣＰＵ２のプログラム上で判断で
きる。
、ＣＰＵ２が書込みコマンドを前提としたリクエストコ
マンドを発したにもかかわらず、ＣＰＵ１の応答が書込
みコマンドであったと云うことになり、相手方ＣＰＵ１
が応答を誤ったことがＣＰＵ２のプログラム上で判断で
きる。
第７図はこの場合のデータ転送制御手順を示したもので
ある。
ある。
以上説明した如く、本発明によるデータ交換制御方式に
よれば、両ＣＰＵともコマンドの衝突を考慮する必要は
全くなく、又、書込み指令又は読込み指令を直接発する
ＣＰＵに対してはＤＸＣのソフトウェアをそのまま使用
することが可能となる。
よれば、両ＣＰＵともコマンドの衝突を考慮する必要は
全くなく、又、書込み指令又は読込み指令を直接発する
ＣＰＵに対してはＤＸＣのソフトウェアをそのまま使用
することが可能となる。
第１図はデータ交換制御装置（ＤＸＣ）を介してデータ
転送を行うシステムの全体構成図、第２図及び第３図は
従来方式によるデータ交換制御手順の一例を示す図、第
４図は本発明のデータ交換制御方式を採用したデータ交
換制御装置の一実施例、第５図乃至第７図は本発明方式
によるデータ交換制御手順の一例を示す図である。 １．２・・・・・・処理装置（ＣＰＵ）、３・・・・・
・データ交換制御装置、３１，３２・・・・・・入出力
制御部、３３・・・・・・入出力制御レジスタ部、３４
・・・・・・データレジスタ部、３２０・・・・・・コ
マンドレジスタ。
転送を行うシステムの全体構成図、第２図及び第３図は
従来方式によるデータ交換制御手順の一例を示す図、第
４図は本発明のデータ交換制御方式を採用したデータ交
換制御装置の一実施例、第５図乃至第７図は本発明方式
によるデータ交換制御手順の一例を示す図である。 １．２・・・・・・処理装置（ＣＰＵ）、３・・・・・
・データ交換制御装置、３１，３２・・・・・・入出力
制御部、３３・・・・・・入出力制御レジスタ部、３４
・・・・・・データレジスタ部、３２０・・・・・・コ
マンドレジスタ。
Claims (1)
- １ 複数の処理装置をデータ交換制御装置を介して接続
し、前記データ交換制御装置の制御のもとに一方の処理
装置から書込みコマンドが、他方の処理装置から読込み
コマンドが出揃ったことにより画処理装置間のデータ転
送を行うデータ交換制御方式において、前記データ交換
制御装置にコマンドレジスタを設けると共に、一方の処
理装置に書込みコマンド、読込みコマンドの他に書込み
コマンドを発することを前提としたリクエストコマンド
を用意し、当該一方の処理装置から他方の処理装置へデ
ータ転送を行う場合、当該一方の処理装置から前記リク
エストコマンドを発し、該リクエストコマンドを受けて
前記データ交換制御装置は他方の処理装置に転送要求割
込みを発し、これに対する他方の処理装置からの読込み
コマンドを前記コマンドレジスタに格納すると共に前記
一方の処理装置に転送要求割込みを発し、これを受けて
当該一方の処理装置は前記コマンドレジスタの内容を確
認して書込みコマンドを発することを特徴とするデータ
交換制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51149949A JPS5834858B2 (ja) | 1976-12-14 | 1976-12-14 | デ−タ交換制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51149949A JPS5834858B2 (ja) | 1976-12-14 | 1976-12-14 | デ−タ交換制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5373933A JPS5373933A (en) | 1978-06-30 |
| JPS5834858B2 true JPS5834858B2 (ja) | 1983-07-29 |
Family
ID=15486094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51149949A Expired JPS5834858B2 (ja) | 1976-12-14 | 1976-12-14 | デ−タ交換制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834858B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63146411U (ja) * | 1987-03-12 | 1988-09-27 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710858A (en) * | 1980-06-23 | 1982-01-20 | Hitachi Ltd | Interprocessor communication system |
| JPS60207946A (ja) * | 1984-03-30 | 1985-10-19 | Panafacom Ltd | デ−タ転送制御方式 |
-
1976
- 1976-12-14 JP JP51149949A patent/JPS5834858B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63146411U (ja) * | 1987-03-12 | 1988-09-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5373933A (en) | 1978-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0535696B1 (en) | Apparatus for avoiding processor deadlock in a multiprocessor system | |
| US4979097A (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
| US4381542A (en) | System for interrupt arbitration | |
| JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
| US5507032A (en) | Multiprocessor I/O request control system forming device drive queue and processor interrupt queue from rows and cells of I/O request table and interrupt request table | |
| US4858234A (en) | Method and apparatus for error recovery in a multibus computer system | |
| US4837767A (en) | Bus adapter module with improved error recovery in a multibus computer system | |
| US6381663B1 (en) | Mechanism for implementing bus locking with a mixed architecture | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JPS616759A (ja) | メモリ共有マルチプロセツサシステム | |
| JPH1118122A (ja) | データ転送方式 | |
| JP2825914B2 (ja) | プロセッサ間通信方式 | |
| JPH10307788A (ja) | バスブリッジ | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| JPH0562384B2 (ja) | ||
| JPH02291039A (ja) | メモリ制御システム | |
| JP2000155738A (ja) | データ処理装置 | |
| KR970009750B1 (ko) | 하이파이 버스 인터럽트 요청기의 상태 제어방법 | |
| JP2922342B2 (ja) | 割込み制御装置 | |
| JPH039497B2 (ja) | ||
| JPS638500B2 (ja) | ||
| JP2824890B2 (ja) | Ｓｃｓｉプロトコル制御装置 | |
| JP3033586B2 (ja) | 情報処理システム | |
| JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
| JPS5851293B2 (ja) | デ−タ交換制御方式 |