JPH05173936A - データ転送処理装置 - Google Patents

データ転送処理装置

Info

Publication number
JPH05173936A
JPH05173936A JP34372191A JP34372191A JPH05173936A JP H05173936 A JPH05173936 A JP H05173936A JP 34372191 A JP34372191 A JP 34372191A JP 34372191 A JP34372191 A JP 34372191A JP H05173936 A JPH05173936 A JP H05173936A
Authority
JP
Japan
Prior art keywords
bus
dmac
microcomputer
dma
temporary buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34372191A
Other languages
English (en)
Inventor
Kazunari Yashima
一成 八島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP34372191A priority Critical patent/JPH05173936A/ja
Publication of JPH05173936A publication Critical patent/JPH05173936A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 マイクロコンピュータ側バスとDMACバス
を分離するとともにテンポラリバッファをDMACバス
と分離することにより、処理速度の速いデータ転送処理
装置を得る。 【構成】 ダイレクトメモリアクセス制御部に対するダ
イレクトアクセス情報をセットした後に第1のバスと第
2のバスを分離するとともに、テンポラリバッファを前
記第2のバスから分離する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータシステム
において、ダイレクトメモリアクセスコントローラを使
用して、外部バスをアクセスする場合のデータ転送処理
装置に関する。
【0002】
【従来の技術】マイクロコンピュータを使用したシステ
ムにおいて、外部バスのメインメモリとの間で、ダイレ
クトアクセスメモリ(DMA)を使用してデータを転送
する場合、図3のようになる。すなわち、図3において
1は補助処理部であるマイクロコンピュータ、2は磁気
ディスク、3は入出力ディスク(I/O)、4はローカ
ルメモリ、5はバッファ、6はダイレクトアクセスコン
トローラ、7はテンポラリバッファ、8はデータバッフ
ァ、9はアドレスバッファ、10は外部バス、11は主
処理部であるメインコンピュータ、12はメインメモ
リ、13a,13bはバスである。
【0003】図3のデータ転送処理装置において、ロー
カルメモリ4からメインメモリ11にデータを転送する
場合のフローは図4のようになる。
【0004】すなわち、ステップS1で入出力ディスク
3のデータをローカルメモリ4に転送する。ステップS
2でマイクロコンピュータ1は、バス13b(バスB)
の使用権を得(ステップS2)、ダイナミックアクセス
コントローラ6にダイナミックアクセス(DMA)情報
(アドレス,転送数)を書込む(ステップS3)。次
に、ステップS4でローカルメモリ4のデータをテンポ
ラリバッファ7に転送し、マイクロコンピュータ1は、
バスBの使用権をDMAC6に与える(ステップS5)
と共に、外部バス10の使用権を得る(ステップS
6)。しかる後に、ステップS7でDMAC6がテンポ
ラリメモリ7からメインメモリ11へのダイナミックメ
モリアクセス(DMA)を開始する。このDMAはDM
Aダミーサイクル(バス確保サイクル,アドレス送出サ
イクル,読出し・書込みサイクル,スレイブ応答待ち,
コマンド終了サイクルの順に繰返す)連続DMAモード
である。ステップS8で外部バス10の使用権を放すと
共に、バスBの使用権をマイクロコンピュータ1に与え
る。ステップS9で全てのDMA転送が終了したか否か
を判断し、終了していなければステップS4〜S8を繰
り返す。
【0005】次に、メインメモリ11からローカルメモ
リ4へのデータ転送は図5に示すフローで実行される。
すなわち、マイクロコンピュータ1は、ステップS10
でバスBの使用権を得、DMAC6にDMA情報を書込
む(ステップS11)。しかる後に、マイクロコンピュ
ータ1は、バス使用権をDMAC6に与える(ステップ
S12)と共に、ステップS13で外部バス10の使用
権を得る。ステップS14でDMAC6がDMAを開始
し、その後にステップS15で、外部バス10の使用権
を放すと共に、バスBの使用権をマイクロコンピュータ
1に与える。ステップS16でテンポラリバッファ7の
データをローカルメモリ4に書込み、ステップS17で
全てのDMA転送が終了したか否かを判断し、終了して
いなければステップS12に戻る。
【0006】
【発明が解決しようとする課題】マイクロコンピュータ
システムにおいて、外部バスを通してDMAを行わせよ
うとすると、DMACを使用する場合が多い。しかし、
DMACは、バス使用権確保チェック,アドレスサイク
ル,書込み/読出し(R/W)サイクル,スレイブ応
答,終了など時分割で動作しているため、転送要求が出
ても直ぐに動作を開始することが出来ない。DMACで
はなく、ランダムロジックで構成すると、速度は速くな
るが大きなスペースが必要となる。
【0007】図3の構成にすると、マイクロコンピュー
タ1側が、テンポラリバッファ7をアクセスしている間
は、データバスが競合しているため、DMAC6は動作
せずにいる必要がある。
【0008】また、バスBの使用権が得られてからDM
AC6の動作をイネーブルとし、外部バス10の使用権
を要求し、外部バス使用権が得られた時点にDMAC6
からのアドレス情報が出ていれば、外部アクセスを開始
していた。この場合、外部バス10が直ぐに確保できる
なら、DMAC6がアドレス情報を出すまで待ちとな
る。
【0009】本発明は上述の問題点に鑑みてなされたも
ので、その目的は、マイクロコンピュータ側バスとDM
ACバスを分離するとともにテンポラリバッファをDM
ACバスと分離することにより、処理速度の速いデータ
転送処理装置を提供することである。
【0010】
【課題を解決するための手段】本発明は、上記目的を達
成するために、補助処理部により、入出力回路部,ロー
カルメモリ,テンポラリバッファ間で、第1のバスを通
してデータの授受を行わせるとともに、第2のバスを通
してダイレクトメモリアクセス制御部を前記補助処理部
により処理してダイレクトメモリアクセス情報を外部バ
スを通して主処理部に転送するデータ転送処理装置にお
いて、前記ダイレクトメモリアクセス制御部に対するダ
イレクトアクセス情報をセットした後に前記第1のバス
と第2のバスを分離するとともに、前記テンポラリバッ
ファを前記第2のバスから分離したことを特徴とする。
【0011】
【作用】補助処理部が第2のバスの使用権を得、DMA
CにDMA情報を書込む。その後、第2のバスの使用権
をDMACに渡し、DMAサイクルをイネーブルにす
る。
【0012】
【実施例】以下に本発明の実施例を図1と図2を参照し
ながら説明する。
【0013】図1は本発明の実施例によるデータ転送処
理装置を示すもので、図1において図3のものと同一又
は相当部分には同一符号が付されている。
【0014】本実施例においては、マイクロコンピュー
タ1にはバス13a(バスA)を介して入出力(I/
O)ディスク3とローカルメモリ4およびテンポラリバ
ッファ7が接続されており、テンポラリバッファ7は外
部バス10を介してメインコンピュータ11とメインメ
モリ12に接続されている。ダイレクトメモリアクセス
コントローラ(DMAC)6は、バッファ5とバス13
aを介してマイクロコンピュータ1に接続されていると
ともに、アドレスバッファ9と外部バス10を介してメ
インコンピュータ11とメインメモリ12に接続されて
いる。
【0015】上記構成のデータ転送装置においては、テ
ンポラリバッファ7がDMAC6のバス13bから分離
されており、DMAC6をアドレスカウンタと転送数の
格納レジスタとして使用する。DMAC6にダイレクト
メモリアクセス(DMA)情報(アドレス,転送数)を
セットしたら、マイクロコンピュータ1側のバス13a
とDMAC6側のバス13bを分離し、マイコン側とD
MAC側の両方を同時に動作できるようになっている。
【0016】DMAC6をスレイブ応答サイクルまで進
めておき、外部バス10を確保できると直ぐに外部バス
サイクルを実行し、スレイブの応答を待つ。スレイブの
応答があると、DMAC6を次のスレイブ応答サイクル
まで進める。この間に1ワード転送ならばマイクロコン
ピュータ1側でテンポラリバッファ7への転送を行わせ
る。このマイクロコンピュータ側の送りが終了したな
ら、外部バス10を確保しに行き、転送数分上述の動作
を繰り返す。
【0017】図2は図1のデータ転送処理装置のローカ
ルメモリ4からメインメモリ12へのデータ転送のフロ
ーを示すもので、ステップS18で入出力ディスク(I
/O)のデータをローカルメモリ4に転送する。ステッ
プS19でマイクロコンピュータ1がバスBの使用権を
得、ステップS20でマイクロコンピュータ1がDMA
C6にDMA情報を書込む。ステップS21でマイクロ
コンピュータ1が、バスBの使用権をDMAC6に渡す
とともに、DMAサイクルをイネーブルにする。しかる
後にローカルメモリ4のデータをテンポラリバッファ7
に転送し(ステップS22)、ステップS23でマイク
ロコンピュータ1が外部バス10の使用権を得る。ステ
ップS24で外部バスDMAを実行する。この場合、D
MAC6の動作としては、アドレス送出サイクル,スレ
イブ応答待を行い、スレイブ応答が有れば、再びアドレ
スサイクルに戻る。ステップS25で外部バス10の使
用権を放し、ステップS26でDMA転送が終了したか
否かを判断し、終了していなければステップS22から
S25を繰返す。
【0018】上記実施例によるデータ転送方法によれ
ば、DMAC6に対するDMA情報(アドレスカウン
タ,転送数)をセットしたら、マイクロコンピュータ1
側のバス13a(バスA)とDMAC6側のバス13b
(バスB)を分離するものであるから、マイクロコンピ
ュータ1とDMAC6が同時に動作可能になるととも
に、DMAC6の動作の開始をDMA情報のセットが終
了した時点としたから、外部バス要求時にDMAC6の
動作を開始する場合に生じるDMAC6の動作待ちを無
くすことができて、DMAC6のアドレス送出サイクル
を速めることができる。
【0019】また、テンポラリバッファ7のアクセス競
合を無くすため、テンポラリバッファ7をDMAC6の
バスと分離するものであるから、DMAC6の時分割動
作(バス使用権チェック,アドレスサイクル,R/Wコ
マンドサイクル,スレイブ応答,終了)を、他方の処理
の間(マイクロコンピュータ1側がテンポラリバッファ
7をアクセスしている間)に行うことができ、処理速度
が速くなる。
【0020】
【発明の効果】本発明は以上の如くであって、DMAC
の動作とマイクロコンピュータが同時に動くことが可能
なので、DMAの情報をDMACにセットした後は、常
時、DMACのDMA動作イネーブルとし、時分割サイ
クルをスレイブ応答サイクルまで進めておく。テンポラ
リバッファ→メインメモリへの転送ケースでは、テンポ
ラリバッファにデータが書き込まれたら、外部バスの使
用権を要求し、確保できた時点にすぐ、外部アクセスを
開始できる。次にスレイブから応答がくるとDMAC
は、次のアドレスサイクルを実行し、スレイブ応答サイ
クルを行う。DMAが1ワード転送であれば、マイコン
側がテンポラリバッファにデータを転送する間に、この
DMACの実行は終了しているので、DMACの動作待
ちによる遅れはなくなる。
【図面の簡単な説明】
【図1】本発明の実施例によるデータ転送処理装置のブ
ロック図。
【図2】図1の装置の動作フロー図。
【図3】従来のデータ転送処理装置のブロック図。
【図4】図3の装置の動作フロー図。
【図5】図3の装置の動作フロー図。
【符号の説明】 1…補助処理部であるマイクロコンピュータ、3…入出
力ディスク、4…ローカルメモリ、5…バッファ、6…
ダイレクトメモリアクセス制御部であるDMAC、7…
テンポラリバッファ、9…アドレスバッファ、10…外
部バス、11…主処理部であるメインコンピュータ、1
2…メインメモリ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 補助処理部により、入出力回路部,ロー
    カルメモリ,テンポラリバッファ間で、第1のバスを通
    してデータの授受を行わせるとともに、第2のバスを通
    してダイレクトメモリアクセス制御部を前記補助処理部
    により処理してダイレクトメモリアクセス情報を外部バ
    スを通して主処理部に転送するデータ転送処理装置にお
    いて、 前記ダイレクトメモリアクセス制御部に対するダイレク
    トアクセス情報をセットした後に前記第1のバスと第2
    のバスを分離するとともに、前記テンポラリバッファを
    前記第2のバスから分離したことを特徴とするデータ転
    送処理装置。
JP34372191A 1991-12-26 1991-12-26 データ転送処理装置 Pending JPH05173936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34372191A JPH05173936A (ja) 1991-12-26 1991-12-26 データ転送処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34372191A JPH05173936A (ja) 1991-12-26 1991-12-26 データ転送処理装置

Publications (1)

Publication Number Publication Date
JPH05173936A true JPH05173936A (ja) 1993-07-13

Family

ID=18363743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34372191A Pending JPH05173936A (ja) 1991-12-26 1991-12-26 データ転送処理装置

Country Status (1)

Country Link
JP (1) JPH05173936A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754802A (en) * 1995-05-14 1998-05-19 Hitachi, Ltd. Increasing data transfer efficiency for a read operation in a non-split transaction bus environment by substituting a write operation for the read operation
US6546019B1 (en) * 1998-03-09 2003-04-08 Fujitsu Limited Duplex memory control apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754802A (en) * 1995-05-14 1998-05-19 Hitachi, Ltd. Increasing data transfer efficiency for a read operation in a non-split transaction bus environment by substituting a write operation for the read operation
US6546019B1 (en) * 1998-03-09 2003-04-08 Fujitsu Limited Duplex memory control apparatus

Similar Documents

Publication Publication Date Title
NO321931B1 (no) Mikroprosesseringsenhet som har programm±rbare ventetilstander
JPH0354375B2 (ja)
JPH10293744A (ja) Pciバス・システム
JPH04363746A (ja) Dma機能を有するマイクロコンピュータシステム
JP2000020451A (ja) 情報処理装置および方法、並びに提供媒体
JPH05173936A (ja) データ転送処理装置
JPH0343804A (ja) シーケンス制御装置
JP3240863B2 (ja) 調停回路
JPH05282242A (ja) バス制御方式
JPH04323755A (ja) Dma装置
JP2713204B2 (ja) 情報処理システム
JP2687716B2 (ja) 情報処理装置
JPH04225458A (ja) コンピュータ
JPH06231032A (ja) アクセス制御装置
JPH09259074A (ja) メモリーアクセス回路
JP2595808B2 (ja) 分散処理用メモリ装置
JPH0764849A (ja) プロセッサの共有メモリ制御装置
JPS60136853A (ja) デ−タ転送方式
JPH05134980A (ja) バスシステム
JPH0142017B2 (ja)
JPH02211571A (ja) 情報処理装置
JPS6341973A (ja) マルチプロセツサシステム
JPH05282239A (ja) Dma転送方式
JP2002269033A (ja) リトライ制御機能を有するアービタを用いたバスシステムおよびシステムlsi
JPH1195812A (ja) プログラマブルコントローラ