JPS62168246A - メモリ書込み制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 計算機システムのメモリ装置へのデータ書込みの制御方
式。記憶位置を選択する制御サイクルと、書込みの制御
サイクルの２サイクルを要するメモリ装置に、書込みデ
ータと書込み要求信号を保持するレジスタを設けて、ア
ドレス、データ、要求信号を１サイクルで転送するよう
にする。この方式により、書込みにおける外部装置の保
留時間を上記転送の１サイクルのみに短縮することが可
能になる。

〔産業上の利用分野〕

本発明は、計算機システムにおける、メモリ装置へのデ
ータ書込みの制御方式に関する。

計算機システムの主記憶装置等のメモリ装置へ、中央処
理装置等の外部装置からデータを書き込む場合には、一
般に外部装置から、メモリ装置内の記憶アドレス、書込
みデータ及び要求信号を所定の順序でメモリ装置へ転送
することにより、メモリ装置において書込みが実行され
る。

従って、外部装置は書込み要求のために、少なくとも上
記アドレス等の転送が完了するまで保留される必要があ
り、この転送制御期間をできるだけ短くすることが望ま
れる。

〔従来の技術と発明が解決しようとする問題点〕第２図
は計算機システムのメモリ装置の一構成例を示すブロッ
ク図である。

メモリ装置１はアドレスレジスタ２、アドレスレジスタ
２の内容によって記憶位置を選択されるように接続され
たメモリセル３、及び所要の制御機能を有する。

外部装置からメモリセル３ヘデータを古き込む場合には
、アドレス、ｖＩ４によって所要のアドレスを転送して
、アドレスレジスタ２に設定し、次に書込み要求信号線
５で書込みを指定し、又書込みデータ線６によって書き
込むべきデータを転送することにより、メモリ装置１内
の制御機能によって書込みが実行される。

この動作タイミングを、第３図（ａ）によって説明する
。

図の行１０は、このシステムの制御サイクルを規定する
システムクロックのタイミング、次の行１１は外部装置
である処理装置等で実行される命令のタイミングを示す
。

外部装置でデータ書込みを要する場合には、先ず最初の
制御サイクルでアドレスを送出するための命令１２を実
行し、アドレス線４によってアドレスが送出される。

そのアドレスは、アドレスレジスタのタイミングとして
示すように、次のサイクルの初め（時刻１３として示す
）にアドレスレジスタ２ヘセツトされ、その結果メモリ
装置１のメモリセル３上で、該アドレスの記憶位置選択
動作が開始される。

外部装置は次のサイクルで書込みデータ及び書込み要求
信号を送出するための命令１４を実行し、書込みデータ
線６にデータ、書込み要求ｗＡ５に要求信号が、それぞ
れのタイミングとして示すように送出される。

メモリ装置１では書込み要求線５の信号によって、書込
み動作を開始し、前記の選択された記憶位置に、書込み
データ線６上のデータを書き込み、時刻１５として示す
第２サイクルの終わりに書込み動作を終わる。

以上のように、データ書込みを行う場合には、メモリ装
置１の動作タイミングの必要から、外部装置はアドレス
の送出の次のサイクルの終わりまでデータ等の送出を保
持する必要があり、従って２制御サイクルの間、古込み
制御のために保留されることになるので、この書込み制
御時間を短縮することが望まれていた。

〔問題点を解決するための手段〕

第１図は、本発明の構成を示すブロック図である。

図において、２０はメモリ装置１に付加されるデータレ
ジスタ、２１は書込み要求信号を保持して、メモリ装置
１へ中継するランチである。

〔作　用〕

データ書込みにおいて、外部装置はアドレス、書込みデ
ータ及び書込み要求信号を同時に、１制御サイクルで送
出する。

メモリ装置１では従来と同様に、アドレスレジスタ２に
セットされるアドレスにより記憶位置選択動作を開始す
る。

データは書込みデータ線６からデータレジスタ２０に、
書込み要求信号は書込み要求信号線５からラッチ２１に
セットされ、次のサイクルでメモリ装置１へ入力される
ので、メモリ装置１ではそれらのデータ及び書込み要求
信号によって、従来のようにデータ書込み動作が実行さ
れる。

以上により、外部装置はデータ書込みに関する制御を１
制御サイクルで完了する。

（実施例〕 第１図において、メモリ装置１として示す部分は、前記
第２図で説明したメモリ装置１と同じ機能を有するもの
である。

第３図ｆｂ）は（ａ）と同様の様式で、第１図の構成に
よるデータ書込み制御のタイミングを説明する図である
。

外部装置でデータ書込みを要する場合には、最初の制御
サイクルで命令３０を実行して、アドレス書込みデータ
及び書込み要求信号を同時に送出する。

そのアドレスは従来と同様に、アドレスレジスタのタイ
ミングとして示すように、次のサイクルの初め（時刻１
３）にアドレスレジスタ２ヘセツトされ、メモリ装置１
のメモリセル３上で、該アドレスの記憶位置選択動作が
開始される。

同じ時刻１３において、データは書込みデータ線６から
データレジスタ２０に、書込み要求信号は書込み要求信
号線５からラッチ２１に、それぞれセントされる。

従って次のサイクルで、ラッチ２１で中継された書込み
要求信号が信号線２２によりメモリ装置１へ入力される
ので、メモリ装置１では従来のように書込み動作を実行
し、データレジスタ２０に保持されているデータをデー
タ線２３から人力して、指定のアドレスへ書き込んで、
従来と同様の時刻１５に書込み動作を終わる。

以上により、メモリ装Ｗ１における書込み動作、　　は
従来と同様に２サイクルを要するが、データ書込み要求
をした外部装置では、必要な情報の送出を１制御サイク
ルの命令３０の実行で完了し、次のサイクルの命令３１
では、他の処理を実行することが可能になる。

以上の説明におけるデータレジスタ２０は、本発明の実
施のために追加される機能のレジスタであるが、メモリ
装置にしばしば設けられているような、通常のデータ書
込み動作時に使用されないレジスタ（例えば、メモリセ
ルの初期化動作で使用されるデータを保持するレジスタ
、或いはデータ読出し動作時のみ使用されるレジスタ等
）を、切り換えてデータレジスタ２０として使用するよ
うにすることができる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、計算
機システムのメモリ装置へ、データ書込みを要求する処
理装置等における、該要求の制御に保留される時間が短
縮されて、他の処理に使用可能になるので、計算機シス
テムの性能を向上するという著しい工業的効果がある。

【図面の簡単な説明】

第１図は本発明の実施例構成ブロック図、第２図は従来
の一構成例ブロック図、 第３図は制御タイミングの説明図 である。 図において、 １はメモリ装置、　　　　２はアドレスレジスタ、３は
メモリセル、　　　　４はアドレス線、５は書込み要求
信号線、６は書込みデータ線、２０はデータレジスタ、
　２１はラッチ、２２は信号線、　　　　　２３はデー
タ線本発明の実施例構成ブロック図 第１図 従来の一構成例ブロック図 デーレレジスタニョに一＝＝＝＝＝二二二二二↓ メモリセル＝＝Ｄ（＝二＝ （ｂｌ　　　　　　　　　　のデータ 制御タイミングの説明図 第３図

Claims (2)

【特許請求の範囲】
1. （１）外部から入力されるアドレスを保持するアドレス
   レジスタ（２）を有し、該アドレスレジスタの内容によ
   って記憶位置を選択する制御サイクルと、該制御サイク
   ルに続き、書込み要求信号に従って該記憶位置へデータ
   を書込む制御サイクルによってデータ書込み動作を実行
   するメモリ装置（１）において、 該メモリ装置（１）に、該データを保持するデータレジ
   スタ（２０）と、 該書込み要求信号を保持するラッチ（２１）とを設け、 外部からの書込み要求の場合に、前記アドレスレジスタ
   （２）、データレジスタ（２０）及びラッチ（２１）に
   １制御サイクルで所要の情報を設定し、 該設定された情報により、前記データ書込み動作を実行
   するように構成されていることを特徴とするメモリ書込
   み制御方式。
2. （２）前記データレジスタ（２０）は、書込み動作以外
   の場合に、前記書込み動作のためのデータ以外の情報を
   保持するように構成されている特許請求の範囲第１項記
   載のメモリ書込み制御方式。