JPH054694B2 - - Google Patents
Info
- Publication number
- JPH054694B2 JPH054694B2 JP7996487A JP7996487A JPH054694B2 JP H054694 B2 JPH054694 B2 JP H054694B2 JP 7996487 A JP7996487 A JP 7996487A JP 7996487 A JP7996487 A JP 7996487A JP H054694 B2 JPH054694 B2 JP H054694B2
- Authority
- JP
- Japan
- Prior art keywords
- external storage
- storage device
- data
- control device
- output command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 43
- 230000008569 process Effects 0.000 claims description 30
- 230000006870 function Effects 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は外部記憶装置間のデータ転送制御方式
に関し、特に主記憶装置をデータ転送バツフアと
して用いてそのデータバツフアエリアよりも大き
なサイズのデータを転送する外部記憶装置間のデ
ータ転送制御方式に関する。
に関し、特に主記憶装置をデータ転送バツフアと
して用いてそのデータバツフアエリアよりも大き
なサイズのデータを転送する外部記憶装置間のデ
ータ転送制御方式に関する。
従来、この種の外部記憶装置間のデータ転送制
御方式では、外部記憶制御装置に他の外部記憶制
御装置に対して入出力命令を送出するという機能
がなく、常に中央処理装置の制御によりデータの
読出しおよび書込みが行われていた。
御方式では、外部記憶制御装置に他の外部記憶制
御装置に対して入出力命令を送出するという機能
がなく、常に中央処理装置の制御によりデータの
読出しおよび書込みが行われていた。
上述した従来の外部記憶装置間のデータ転送制
御方式では、中央処理装置による制御が必要とな
つているので、中央処理装置の負荷が重くなり、
かつ中央処理装置の処理時間だけデータ転送の実
行時間が遅くなるという欠点がある。
御方式では、中央処理装置による制御が必要とな
つているので、中央処理装置の負荷が重くなり、
かつ中央処理装置の処理時間だけデータ転送の実
行時間が遅くなるという欠点がある。
本発明の目的は、上述の点に鑑み、中央処理装
置による制御を必要とすることなしに外部記憶装
置間のデータ転送を行うことができる外部記憶装
置間のデータ転送制御方式を提供することにあ
る。
置による制御を必要とすることなしに外部記憶装
置間のデータ転送を行うことができる外部記憶装
置間のデータ転送制御方式を提供することにあ
る。
本発明の外部記憶装置間のデータ転送制御方式
は、中央処理装置、主記憶装置、共通データ転送
路、第１の外部記憶装置、第２の外部記憶装置、
第１の外部記憶制御装置および第２の外部記憶制
御装置を含むデータ処理システムにおいて、前記
第１の外部記憶装置から前記主記憶装置上のデー
タバツフアエリアよりも大きなサイズのデータを
読み出して前記第２の外部記憶装置に書き込む場
合に前記主記憶装置上に２つ以上のデータバツフ
アエリアを確保するとともに前記主記憶装置上に
前記第１の外部記憶制御装置に対する処理実行指
示の並びおよび前記第２の外部記憶制御装置に対
する処理実行指示の並びをそれぞれ作成する前記
中央処理装置と、前記第１の外部記憶装置から読
み出されたデータを前記共通データ転送路を介し
て前記主記憶装置に書き込む直接メモリアクセス
制御回路、データを含む入出力命令を受け取る機
能およびデータを含む入出力命令を送出する機能
を有する入出力命令制御回路、前記第１の外部記
憶装置を制御する外部記憶装置制御回路および前
記第１の外部記憶制御装置全体の制御を行うフア
ームウエア制御回路を含み前記中央処理装置によ
り前記主記憶装置上に作成された前記第１の外部
記憶制御装置に対する処理実行指示の並びの先頭
番地を前記中央処理装置からの入出力命令により
受け取り前記主記憶装置から前記第１の外部記憶
制御装置に対する処理実行指示の並びを読み出す
ことにより連続して処理を実行し前記第１の外部
記憶装置からデータを読み出し前記主記憶装置に
書き込んだ時点で出力命令により前記第２の外部
記憶制御装置に対して現在の実行レベルを送出す
る前記第１の外部記憶制御装置と、前記主記憶装
置から読み出されたデータを前記共通データ転送
路を介して前記第２の外部記憶装置に書き込む直
接メモリアクセス制御回路、データを含む入出力
命令を受け取る機能およびデータを含む入出力命
令を送出する機能を有する入出力命令制御回路、
前記第２の外部記憶装置を制御する外部記憶装置
制御回路および前記第２の外部記憶制御装置全体
の制御を行うフアームウエア制御回路を含み前記
中央処理装置により前記主記憶装置上に作成され
た前記第２の外部記憶制御装置に対する処理実行
指示の並びの先頭番地を前記中央処理装置からの
入出力命令により受け取り前記主記憶装置から前
記第２の外部記憶制御装置に対する処理実行指示
の並びを読み出すことにより連続して処理を実行
し前記主記憶装置からデータを読み出し前記第２
の外部記憶装置に書き込んだ時点で出力命令によ
り前記第１の外部記憶制御装置に対して現在の実
行レベルを送出する前記第２の外部記憶制御装置
とを有する。
は、中央処理装置、主記憶装置、共通データ転送
路、第１の外部記憶装置、第２の外部記憶装置、
第１の外部記憶制御装置および第２の外部記憶制
御装置を含むデータ処理システムにおいて、前記
第１の外部記憶装置から前記主記憶装置上のデー
タバツフアエリアよりも大きなサイズのデータを
読み出して前記第２の外部記憶装置に書き込む場
合に前記主記憶装置上に２つ以上のデータバツフ
アエリアを確保するとともに前記主記憶装置上に
前記第１の外部記憶制御装置に対する処理実行指
示の並びおよび前記第２の外部記憶制御装置に対
する処理実行指示の並びをそれぞれ作成する前記
中央処理装置と、前記第１の外部記憶装置から読
み出されたデータを前記共通データ転送路を介し
て前記主記憶装置に書き込む直接メモリアクセス
制御回路、データを含む入出力命令を受け取る機
能およびデータを含む入出力命令を送出する機能
を有する入出力命令制御回路、前記第１の外部記
憶装置を制御する外部記憶装置制御回路および前
記第１の外部記憶制御装置全体の制御を行うフア
ームウエア制御回路を含み前記中央処理装置によ
り前記主記憶装置上に作成された前記第１の外部
記憶制御装置に対する処理実行指示の並びの先頭
番地を前記中央処理装置からの入出力命令により
受け取り前記主記憶装置から前記第１の外部記憶
制御装置に対する処理実行指示の並びを読み出す
ことにより連続して処理を実行し前記第１の外部
記憶装置からデータを読み出し前記主記憶装置に
書き込んだ時点で出力命令により前記第２の外部
記憶制御装置に対して現在の実行レベルを送出す
る前記第１の外部記憶制御装置と、前記主記憶装
置から読み出されたデータを前記共通データ転送
路を介して前記第２の外部記憶装置に書き込む直
接メモリアクセス制御回路、データを含む入出力
命令を受け取る機能およびデータを含む入出力命
令を送出する機能を有する入出力命令制御回路、
前記第２の外部記憶装置を制御する外部記憶装置
制御回路および前記第２の外部記憶制御装置全体
の制御を行うフアームウエア制御回路を含み前記
中央処理装置により前記主記憶装置上に作成され
た前記第２の外部記憶制御装置に対する処理実行
指示の並びの先頭番地を前記中央処理装置からの
入出力命令により受け取り前記主記憶装置から前
記第２の外部記憶制御装置に対する処理実行指示
の並びを読み出すことにより連続して処理を実行
し前記主記憶装置からデータを読み出し前記第２
の外部記憶装置に書き込んだ時点で出力命令によ
り前記第１の外部記憶制御装置に対して現在の実
行レベルを送出する前記第２の外部記憶制御装置
とを有する。
本発明の外部記憶装置間のデータ転送制御方式
では、中央処理装置が第１の外部記憶装置から主
記憶装置上のデータバツフアエリアよりも大きな
サイズのデータを読み出して第２の外部記憶装置
に書き込む場合に主記憶装置上に２つ以上のデー
タバツフアエリアを確保するとともに主記憶装置
上に第１の外部記憶制御装置に対する処理実行指
示の並びおよび第２の外部記憶制御装置に対する
処理実行指示の並びをそれぞれ作成し、第１の外
部記憶制御装置が第１の外部記憶装置から読み出
されたデータを共通データ転送路を介して主記憶
装置に書き込む直接メモリアクセス制御回路、デ
ータを含む入出力命令を受け取る機能およびデー
タを含む入出力命令を送出する機能を有する入出
力命令制御回路、第１の外部記憶装置を制御する
外部記憶装置制御回路および第１の外部記憶制御
装置全体の制御を行うフアームウエア制御回路を
含み中央処理装置により主記憶装置上に作成され
た第１の外部記憶制御装置に対する処理実行指示
の並びの先頭番地を中央処理装置からの入出力命
令により受け取り主記憶装置から第１の外部記憶
制御装置に対する処理実行指示の並びを読み出す
ことにより連続して処理を実行し第１の外部記憶
装置からデータを読み出し主記憶装置に書き込ん
だ時点で出力命令により第２の外部記憶制御装置
に対して現在の実行レベルを送出し、第２の外部
記憶制御装置が主記憶装置から読み出されたデー
タを共通データ転送路を介して第２の外部記憶装
置に書き込む直接メモリアクセス制御回路、デー
タを含む入出力命令を受け取る機能およびデータ
を含む入出力命令を送出する機能を有する入出力
命令制御回路、第２の外部記憶装置を制御する外
部記憶装置制御回路および第２の外部記憶制御装
置全体の制御を行うフアームウエア制御回路を含
み中央処理装置により主記憶装置上に作成された
第２の外部記憶制御装置に対する処理実行指示の
並びの先頭番地を中央処理装置からの入出力命令
により受け取り主記憶装置から第２の外部記憶制
御装置に対する処理実行指示の並びを読み出すこ
とにより連続して処理を実行し主記憶装置からデ
ータを読み出し第２の外部記憶装置に書き込んだ
時点で出力命令により第１の外部記憶制御装置に
対して現在の実行レベルを送出する。
では、中央処理装置が第１の外部記憶装置から主
記憶装置上のデータバツフアエリアよりも大きな
サイズのデータを読み出して第２の外部記憶装置
に書き込む場合に主記憶装置上に２つ以上のデー
タバツフアエリアを確保するとともに主記憶装置
上に第１の外部記憶制御装置に対する処理実行指
示の並びおよび第２の外部記憶制御装置に対する
処理実行指示の並びをそれぞれ作成し、第１の外
部記憶制御装置が第１の外部記憶装置から読み出
されたデータを共通データ転送路を介して主記憶
装置に書き込む直接メモリアクセス制御回路、デ
ータを含む入出力命令を受け取る機能およびデー
タを含む入出力命令を送出する機能を有する入出
力命令制御回路、第１の外部記憶装置を制御する
外部記憶装置制御回路および第１の外部記憶制御
装置全体の制御を行うフアームウエア制御回路を
含み中央処理装置により主記憶装置上に作成され
た第１の外部記憶制御装置に対する処理実行指示
の並びの先頭番地を中央処理装置からの入出力命
令により受け取り主記憶装置から第１の外部記憶
制御装置に対する処理実行指示の並びを読み出す
ことにより連続して処理を実行し第１の外部記憶
装置からデータを読み出し主記憶装置に書き込ん
だ時点で出力命令により第２の外部記憶制御装置
に対して現在の実行レベルを送出し、第２の外部
記憶制御装置が主記憶装置から読み出されたデー
タを共通データ転送路を介して第２の外部記憶装
置に書き込む直接メモリアクセス制御回路、デー
タを含む入出力命令を受け取る機能およびデータ
を含む入出力命令を送出する機能を有する入出力
命令制御回路、第２の外部記憶装置を制御する外
部記憶装置制御回路および第２の外部記憶制御装
置全体の制御を行うフアームウエア制御回路を含
み中央処理装置により主記憶装置上に作成された
第２の外部記憶制御装置に対する処理実行指示の
並びの先頭番地を中央処理装置からの入出力命令
により受け取り主記憶装置から第２の外部記憶制
御装置に対する処理実行指示の並びを読み出すこ
とにより連続して処理を実行し主記憶装置からデ
ータを読み出し第２の外部記憶装置に書き込んだ
時点で出力命令により第１の外部記憶制御装置に
対して現在の実行レベルを送出する。
次に、本発明について図面を参照して詳細に説
明する。
明する。
第１図は、本発明の一実施例の外部記憶装置間
のデータ転送制御方式が適用されたデータ処理シ
ステムを示すブロツク図である。このデータ処理
システムは、第１の外部記憶制御装置１と、第２
の外部記憶制御装置２と、第１の外部記憶装置３
と、第２の外部記憶装置４と、中央処理装置５
と、主記憶装置６と、共通データ転送路７とから
構成されている。
のデータ転送制御方式が適用されたデータ処理シ
ステムを示すブロツク図である。このデータ処理
システムは、第１の外部記憶制御装置１と、第２
の外部記憶制御装置２と、第１の外部記憶装置３
と、第２の外部記憶装置４と、中央処理装置５
と、主記憶装置６と、共通データ転送路７とから
構成されている。
第１の外部記憶制御装置１、第２の外部記憶制
御装置２、中央処理装置５および主記憶装置６は
共通データ転送路７に接続され、第１の外部記憶
装置３は第１の外部記憶制御装置１に接続され、
第２の外部記憶装置４は第２の外部記憶制御装置
２に接続されている。
御装置２、中央処理装置５および主記憶装置６は
共通データ転送路７に接続され、第１の外部記憶
装置３は第１の外部記憶制御装置１に接続され、
第２の外部記憶装置４は第２の外部記憶制御装置
２に接続されている。
第１の外部記憶制御装置１は、外部記憶装置制
御回路１２を介して第１の外部記憶装置３から読
み出されたデータを共通データ転送路７を介して
主記憶装置６に書き込んだり主記憶装置６から共
通データ転送路７を介して読み出されたデータを
外部記憶装置制御回路１２を介して第１の外部記
憶装置３に書き込んだりする直接メモリアクセス
制御回路１１と、第１の外部記憶装置３を制御す
る外部記憶装置制御回路１２と、データを含む入
出力命令を受け取る機能およびデータを含む入出
力命令を送出する機能を有する入出力命令制御回
路１３と、第１の外部記憶制御装置１全体の制御
を行うフアームウエア制御回路１４とを含んで構
成されている。
御回路１２を介して第１の外部記憶装置３から読
み出されたデータを共通データ転送路７を介して
主記憶装置６に書き込んだり主記憶装置６から共
通データ転送路７を介して読み出されたデータを
外部記憶装置制御回路１２を介して第１の外部記
憶装置３に書き込んだりする直接メモリアクセス
制御回路１１と、第１の外部記憶装置３を制御す
る外部記憶装置制御回路１２と、データを含む入
出力命令を受け取る機能およびデータを含む入出
力命令を送出する機能を有する入出力命令制御回
路１３と、第１の外部記憶制御装置１全体の制御
を行うフアームウエア制御回路１４とを含んで構
成されている。
同じく、第２の外部記憶制御装置２は、外部記
憶装置制御回路２２を介して第２の外部記憶装置
４から読み出されたデータを共通データ転送路７
を介して主記憶装置６に書き込んだり主記憶装置
６から共通データ転送路７を介して読み出された
データを外部記憶装置制御回路２２を介して第２
の外部記憶装置４に書き込んだりする直接メモリ
アクセス制御回路２１と、第２の外部記憶装置４
を制御する外部記憶装置制御回路２２と、データ
を含む入出力命令を受け取る機能およびデータを
含む入出力命令を送出する機能を有する入出力命
令制御回路２３と、第２の外部記憶制御装置２全
体の制御を行うフアームウエア制御回路２４とを
含んで構成されている。
憶装置制御回路２２を介して第２の外部記憶装置
４から読み出されたデータを共通データ転送路７
を介して主記憶装置６に書き込んだり主記憶装置
６から共通データ転送路７を介して読み出された
データを外部記憶装置制御回路２２を介して第２
の外部記憶装置４に書き込んだりする直接メモリ
アクセス制御回路２１と、第２の外部記憶装置４
を制御する外部記憶装置制御回路２２と、データ
を含む入出力命令を受け取る機能およびデータを
含む入出力命令を送出する機能を有する入出力命
令制御回路２３と、第２の外部記憶制御装置２全
体の制御を行うフアームウエア制御回路２４とを
含んで構成されている。
第１の外部記憶制御装置１および第２の外部記
憶制御装置２は、中央処理装置５により主記憶装
置６に書き込まれた処理実行指示の並びの先頭番
地を中央処理装置５からの入出力命令により受け
取り、主記憶装置６から処理実行指示の並びを読
み出すことにより連続して処理を実行する形式の
制御装置である。
憶制御装置２は、中央処理装置５により主記憶装
置６に書き込まれた処理実行指示の並びの先頭番
地を中央処理装置５からの入出力命令により受け
取り、主記憶装置６から処理実行指示の並びを読
み出すことにより連続して処理を実行する形式の
制御装置である。
第２図は、本実施例の外部記憶装置間のデータ
転送制御方式により第１の外部記憶装置３から主
記憶装置６上のデータバツフアエリアよりも大き
なサイズのデータを読み出して第２の外部記憶装
置４に書き込む場合に、中央処理装置５が主記憶
装置６上に確保する第１および第２のデータバツ
フアエリア６１および６２を示す図である。
転送制御方式により第１の外部記憶装置３から主
記憶装置６上のデータバツフアエリアよりも大き
なサイズのデータを読み出して第２の外部記憶装
置４に書き込む場合に、中央処理装置５が主記憶
装置６上に確保する第１および第２のデータバツ
フアエリア６１および６２を示す図である。
第３図および第４図は、本実施例の外部記憶装
置間のデータ転送制御方式により第１の外部記憶
装置３から主記憶装置６上のデータバツフアエリ
ア６１および６２の２倍のサイズのデータを読み
出して第２の外部記憶装置４に書き込む場合に、
中央処理装置５が主記憶装置６上に作成する第１
の外部記憶制御装置１に対する処理実行指示の並
びおよび第２の外部記憶制御装置２に対する処理
実行指示の並びをそれぞれ示す図である。なお、
第３図および第４図中の実行レベルとは、一方の
外部記憶制御装置の処理がどこまで進行している
かを他方の外部記憶装置に知らせるためのデータ
であり、付加されている数字自体には特に意味は
ない。
置間のデータ転送制御方式により第１の外部記憶
装置３から主記憶装置６上のデータバツフアエリ
ア６１および６２の２倍のサイズのデータを読み
出して第２の外部記憶装置４に書き込む場合に、
中央処理装置５が主記憶装置６上に作成する第１
の外部記憶制御装置１に対する処理実行指示の並
びおよび第２の外部記憶制御装置２に対する処理
実行指示の並びをそれぞれ示す図である。なお、
第３図および第４図中の実行レベルとは、一方の
外部記憶制御装置の処理がどこまで進行している
かを他方の外部記憶装置に知らせるためのデータ
であり、付加されている数字自体には特に意味は
ない。
次に、このように構成された本実施例の外部記
憶装置間のデータ転送制御方式の動作について説
明する。なお、ここでは、第３図および第４図に
示す処理実行指示の並びに基づいて第１の外部記
憶装置３から主記憶装置６上のデータバツフアエ
リア６１および６２の２倍のサイズのデータを読
み出して第２の外部記憶装置４に書き込む場合を
例にとつて説明する。
憶装置間のデータ転送制御方式の動作について説
明する。なお、ここでは、第３図および第４図に
示す処理実行指示の並びに基づいて第１の外部記
憶装置３から主記憶装置６上のデータバツフアエ
リア６１および６２の２倍のサイズのデータを読
み出して第２の外部記憶装置４に書き込む場合を
例にとつて説明する。
中央処理装置５は、まず主記憶装置６上に第２
図に示すような第１および第２のデータバツフア
エリア６１および６２を確保する。
図に示すような第１および第２のデータバツフア
エリア６１および６２を確保する。
次に、中央処理装置５は、第３および第４図に
示すような処理実行指示の並びを主記憶装置６上
にそれぞれ作成し、第１の外部記憶制御装置１に
対して第３図の処理実行指示の並びの先頭番地を
出力命令により送出して処理の起動を行い、また
第２の外部記憶制御装置２に対して第４図の処理
実行指示の並びの先頭番地を出力命令により送出
して処理の起動を行う。
示すような処理実行指示の並びを主記憶装置６上
にそれぞれ作成し、第１の外部記憶制御装置１に
対して第３図の処理実行指示の並びの先頭番地を
出力命令により送出して処理の起動を行い、また
第２の外部記憶制御装置２に対して第４図の処理
実行指示の並びの先頭番地を出力命令により送出
して処理の起動を行う。
中央処理装置５から処理の起動を受けた第１の
外部記憶制御装置１は、第３図の処理実行指示の
並びの先頭から処理を実行する。
外部記憶制御装置１は、第３図の処理実行指示の
並びの先頭から処理を実行する。
まず、処理実行指示１により第１の外部記憶装
置３からデータを読み出し、主記憶装置６上の第
１のデータバツフアエリア６１に書き込む。次
に、処理実行指示２により主記憶装置６上の第１
のデータバツフアエリア６１にデータを書き込ん
だことを知らせるために第２の外部記憶制御装置
２に実行レベル１を送出する。続いて、処理実行
指示３により第１の外部記憶装置３からデータを
読み出し、主記憶装置６上の第２のデータバツフ
アエリア６２に書き込む。次に、処理実行指示４
により主記憶装置６上の第２のデータバツフアエ
リア６２にデータを書き込んだことを知らせるた
めに第２の外部記憶制御装置２に実行レベル２を
送出する。続いて、処理実行指示５により主記憶
装置６上の第１のデータバツフアエリア６１の解
放を意味する第２の外部記憶制御装置２からの実
行レベル１１を待つ。ここで、第２の外部記憶制
御装置２から実行レベル１１を受け取ると、処理
実行指示６により第１の外部記憶装置３からデー
タを読み出し、主記憶装置６上の第１のデータバ
ツフアエリア６１に書き込む。次に、処理実行指
示７により主記憶装置６上の第１のデータバツフ
アエリア６１にデータを書き込んだことを知らせ
るために第２の外部記憶制御装置２に実行レベル
３を送出する。続いて、処理実行指示８により主
記憶装置６上の第２のデータバツフアエリア６２
の解放を意味する第２の外部記憶制御装置２から
の実行レベル１２を待つ。ここで、第２の外部記
憶制御装置２から実行レベル１２を受け取ると、
処理実行指示９により第１の外部記憶装置３から
データを読み出し、主記憶装置６上の第２のデー
タバツフアエリア６２に書き込む。次に、処理実
行指示１０により主記憶装置６上の第２のデータ
バツフアエリア６２にデータを書き込んだことを
知らせるために第２の外部記憶制御装置２に実行
レベル４を送出する。
置３からデータを読み出し、主記憶装置６上の第
１のデータバツフアエリア６１に書き込む。次
に、処理実行指示２により主記憶装置６上の第１
のデータバツフアエリア６１にデータを書き込ん
だことを知らせるために第２の外部記憶制御装置
２に実行レベル１を送出する。続いて、処理実行
指示３により第１の外部記憶装置３からデータを
読み出し、主記憶装置６上の第２のデータバツフ
アエリア６２に書き込む。次に、処理実行指示４
により主記憶装置６上の第２のデータバツフアエ
リア６２にデータを書き込んだことを知らせるた
めに第２の外部記憶制御装置２に実行レベル２を
送出する。続いて、処理実行指示５により主記憶
装置６上の第１のデータバツフアエリア６１の解
放を意味する第２の外部記憶制御装置２からの実
行レベル１１を待つ。ここで、第２の外部記憶制
御装置２から実行レベル１１を受け取ると、処理
実行指示６により第１の外部記憶装置３からデー
タを読み出し、主記憶装置６上の第１のデータバ
ツフアエリア６１に書き込む。次に、処理実行指
示７により主記憶装置６上の第１のデータバツフ
アエリア６１にデータを書き込んだことを知らせ
るために第２の外部記憶制御装置２に実行レベル
３を送出する。続いて、処理実行指示８により主
記憶装置６上の第２のデータバツフアエリア６２
の解放を意味する第２の外部記憶制御装置２から
の実行レベル１２を待つ。ここで、第２の外部記
憶制御装置２から実行レベル１２を受け取ると、
処理実行指示９により第１の外部記憶装置３から
データを読み出し、主記憶装置６上の第２のデー
タバツフアエリア６２に書き込む。次に、処理実
行指示１０により主記憶装置６上の第２のデータ
バツフアエリア６２にデータを書き込んだことを
知らせるために第２の外部記憶制御装置２に実行
レベル４を送出する。
一方、第１の外部記憶制御装置１と同時に起動
を受けた第２の外部記憶制御装置２は、第４図の
処理実行指示の並びの先頭から処理を実行する。
を受けた第２の外部記憶制御装置２は、第４図の
処理実行指示の並びの先頭から処理を実行する。
まず、処理実行指示１により第１の外部記憶制
御装置１からの主記憶装置６上の第１のデータバ
ツフアエリア６１にデータを書き込んだことを示
す実行レベル１を待つ状態に入る。ここで、第１
の外部記憶制御装置１から実行レベル１を受け取
ると、処理実行指示２により主記憶装置６上の第
１のデータバツフアエリア６１からデータを読み
出し第２の外部記憶装置４に書き込む。次に、処
理実行指示３により主記憶装置６上の第１のデー
タバツフアエリア６１のデータを第２の外部記憶
装置４に書き込んだことを知らせるために第１の
外部記憶制御装置１に実行レベル１１を送出す
る。続いて、処理実行指示４により主記憶装置６
上の第２のデータバツフアエリア６２にデータを
書き込んだことを示す第１の外部記憶制御装置１
からの実行レベル２を待つ。ここで、第１の外部
記憶制御装置１から実行レベル２を受け取ると、
処理実行指示５により主記憶装置６上の第２のデ
ータバツフアエリア６２からデータを読み出し、
第２の外部記憶装置４に書き込む。次に、処理実
行指示６により主記憶装置６上の第２のデータバ
ツフアエリア６２のデータを第２の外部記憶装置
４に書き込んだことを知らせるために第１の外部
記憶制御装置１に実行レベル１２を送出する。続
いて、処理実行指示７により主記憶装置６上の第
１のデータバツフアエリア６１にデータを書き込
んだことを示す第１の外部記憶制御装置１からの
実行レベル３を待つ。ここで、第１の外部記憶制
御装置１から実行レベル３を受け取ると、処理実
行指示８により主記憶装置６上の第１のデータバ
ツフアエリア６１からデータを読み出し、第２の
外部記憶装置４に書き込む。次に、処理実行指示
９により主記憶装置６上の第２のデータバツフア
エリア６２にデータを書き込んだことを示す第１
の外部記憶制御装置１からの実行レベル４を待
つ。ここで、第１の外部記憶制御装置１から実行
レベル４を受け取ると、処理実行指示１０により
主記憶装置６上の第２のデータバツフアエリア６
２からデータを読み出し第２の外部記憶装置４に
書き込む。
御装置１からの主記憶装置６上の第１のデータバ
ツフアエリア６１にデータを書き込んだことを示
す実行レベル１を待つ状態に入る。ここで、第１
の外部記憶制御装置１から実行レベル１を受け取
ると、処理実行指示２により主記憶装置６上の第
１のデータバツフアエリア６１からデータを読み
出し第２の外部記憶装置４に書き込む。次に、処
理実行指示３により主記憶装置６上の第１のデー
タバツフアエリア６１のデータを第２の外部記憶
装置４に書き込んだことを知らせるために第１の
外部記憶制御装置１に実行レベル１１を送出す
る。続いて、処理実行指示４により主記憶装置６
上の第２のデータバツフアエリア６２にデータを
書き込んだことを示す第１の外部記憶制御装置１
からの実行レベル２を待つ。ここで、第１の外部
記憶制御装置１から実行レベル２を受け取ると、
処理実行指示５により主記憶装置６上の第２のデ
ータバツフアエリア６２からデータを読み出し、
第２の外部記憶装置４に書き込む。次に、処理実
行指示６により主記憶装置６上の第２のデータバ
ツフアエリア６２のデータを第２の外部記憶装置
４に書き込んだことを知らせるために第１の外部
記憶制御装置１に実行レベル１２を送出する。続
いて、処理実行指示７により主記憶装置６上の第
１のデータバツフアエリア６１にデータを書き込
んだことを示す第１の外部記憶制御装置１からの
実行レベル３を待つ。ここで、第１の外部記憶制
御装置１から実行レベル３を受け取ると、処理実
行指示８により主記憶装置６上の第１のデータバ
ツフアエリア６１からデータを読み出し、第２の
外部記憶装置４に書き込む。次に、処理実行指示
９により主記憶装置６上の第２のデータバツフア
エリア６２にデータを書き込んだことを示す第１
の外部記憶制御装置１からの実行レベル４を待
つ。ここで、第１の外部記憶制御装置１から実行
レベル４を受け取ると、処理実行指示１０により
主記憶装置６上の第２のデータバツフアエリア６
２からデータを読み出し第２の外部記憶装置４に
書き込む。
第１の外部記憶制御装置１および第２の外部記
憶制御装置２における以上の処理の実行により、
第１の外部記憶装置３から主記憶装置６上の第１
および第２のデータバツフアエリア６１および６
２の２倍のサイズのデータが第２の外部記憶装置
４に転送されたことになる。
憶制御装置２における以上の処理の実行により、
第１の外部記憶装置３から主記憶装置６上の第１
および第２のデータバツフアエリア６１および６
２の２倍のサイズのデータが第２の外部記憶装置
４に転送されたことになる。
ここで、第１の外部記憶制御装置１と第２の外
部記憶制御装置２とは同時に動作が可能であるの
で、例えば第３図中の処理実行指示３と第４図中
の処理実行指示指示２等は同時に行われることに
なる。
部記憶制御装置２とは同時に動作が可能であるの
で、例えば第３図中の処理実行指示３と第４図中
の処理実行指示指示２等は同時に行われることに
なる。
また、処理実行指示５等の実行レベル待ちの処
理において処理実行指示を実行して待ち状態にな
る前に対応する実行レベルを受け取つていた場合
には、待ち状態にならず次の処理実行指示に移
る。
理において処理実行指示を実行して待ち状態にな
る前に対応する実行レベルを受け取つていた場合
には、待ち状態にならず次の処理実行指示に移
る。
このように本実施例の外部記憶装置間のデータ
転送制御方式では、第１の外部記憶装置３から主
記憶装置６上のデータバツフアエリアよりも大き
なサイズのデータを読み出して第２の外部記憶装
置４に書き込む場合に、主記憶装置６上に第１お
よび第２のデータバツフアエリア６１および６２
を確保し、第１の外部記憶制御装置１および第２
の外部記憶制御装置２とが相互に他方の外部記憶
制御装置の実行レベルを知ることにより、第１の
外部記憶制御装置１によるデータの読出しと第２
の外部記憶制御装置２によるデータの書込みとを
中央処理装置５の介在なしに同時に実行すること
ができる。
転送制御方式では、第１の外部記憶装置３から主
記憶装置６上のデータバツフアエリアよりも大き
なサイズのデータを読み出して第２の外部記憶装
置４に書き込む場合に、主記憶装置６上に第１お
よび第２のデータバツフアエリア６１および６２
を確保し、第１の外部記憶制御装置１および第２
の外部記憶制御装置２とが相互に他方の外部記憶
制御装置の実行レベルを知ることにより、第１の
外部記憶制御装置１によるデータの読出しと第２
の外部記憶制御装置２によるデータの書込みとを
中央処理装置５の介在なしに同時に実行すること
ができる。
なお、上記実施例では、中央処理装置により主
記憶装置上に確保されるデータバツフアエリアを
２つとしたが、データバツフアエリアは３つ以上
確保してもよい。
記憶装置上に確保されるデータバツフアエリアを
２つとしたが、データバツフアエリアは３つ以上
確保してもよい。
以上説明したように本発明は、第１の外部記憶
装置から主記憶装置上のデータバツフアエリアよ
りも大きなサイズのデータを読み出して第２の外
部記憶装置に書き込む場合に主記憶装置上に２つ
以上のデータバツフアエリアを確保し第１の外部
記憶制御装置と第２の外部記憶制御装置とが相互
に他方の外部記憶制御装置の実行レベルを知るこ
とができるようにしたことにより、第１の外部記
憶制御装置によるデータの読出しと第２の外部記
憶制御装置によるデータの書込みとを中央処理装
置の介在なしに同時に実行することができ、中央
処理装置の負荷が軽く最小の処理時間で主記憶装
置上のデータバツフアエリアよりも大きなサイズ
のデータの外部記憶装置間での転送が可能である
という効果がある。
装置から主記憶装置上のデータバツフアエリアよ
りも大きなサイズのデータを読み出して第２の外
部記憶装置に書き込む場合に主記憶装置上に２つ
以上のデータバツフアエリアを確保し第１の外部
記憶制御装置と第２の外部記憶制御装置とが相互
に他方の外部記憶制御装置の実行レベルを知るこ
とができるようにしたことにより、第１の外部記
憶制御装置によるデータの読出しと第２の外部記
憶制御装置によるデータの書込みとを中央処理装
置の介在なしに同時に実行することができ、中央
処理装置の負荷が軽く最小の処理時間で主記憶装
置上のデータバツフアエリアよりも大きなサイズ
のデータの外部記憶装置間での転送が可能である
という効果がある。
第１図は本発明の一実施例の外部記憶装置間の
データ転送制御方式が適用されたデータ処理シス
テムを示すブロツク図、第２図は第１図中の中央
処理装置により主記憶装置上に確保されるデータ
バツフアエリアを示す図、第３図は第１図中の第
１の外部記憶制御装置に対する処理実行指示の並
びを示す図、第４図は第１図中の第２の外部記憶
制御装置に対する処理実行指示の並びを示す図で
ある。 図において、１……第１の外部記憶制御装置、
２……第２の外部記憶制御装置、３……第１の外
部記憶装置、４……第２の外部記憶装置、５……
中央処理装置、６……主記憶装置、７……共通デ
ータ転送路、１１，２１……直接メモリアクセス
制御回路、１２，２２……外部記憶装置制御回
路、１３，２３……入出力命令制御回路、１４，
２４……フアームウエア制御回路である。
データ転送制御方式が適用されたデータ処理シス
テムを示すブロツク図、第２図は第１図中の中央
処理装置により主記憶装置上に確保されるデータ
バツフアエリアを示す図、第３図は第１図中の第
１の外部記憶制御装置に対する処理実行指示の並
びを示す図、第４図は第１図中の第２の外部記憶
制御装置に対する処理実行指示の並びを示す図で
ある。 図において、１……第１の外部記憶制御装置、
２……第２の外部記憶制御装置、３……第１の外
部記憶装置、４……第２の外部記憶装置、５……
中央処理装置、６……主記憶装置、７……共通デ
ータ転送路、１１，２１……直接メモリアクセス
制御回路、１２，２２……外部記憶装置制御回
路、１３，２３……入出力命令制御回路、１４，
２４……フアームウエア制御回路である。
Claims (1)
- 【特許請求の範囲】 １ 中央処理装置、主記憶装置、共通データ転送
路、第１の外部記憶装置、第２の外部記憶装置、
第１の外部記憶制御装置および第２の外部記憶制
御装置を含むデータ処理システムにおいて、 前記第１の外部記憶装置から前記主記憶装置上
のデータバツフアエリアよりも大きなサイズのデ
ータを読み出して前記第２の外部記憶装置に書き
込む場合に前記主記憶装置上に２つ以上のデータ
バツフアエリアを確保するとともに前記主記憶装
置上に前記第１の外部記憶制御装置に対する処理
実行指示の並びおよび前記第２の外部記憶制御装
置に対する処理実行指示の並びをそれぞれ作成す
る前記中央処理装置と、 前記第１の外部記憶装置から読み出されたデー
タを前記共通データ転送路を介して前記主記憶装
置に書き込む直接メモリアクセス制御回路、デー
タを含む入出力命令を受け取る機能およびデータ
を含む入出力命令を送出する機能を有する入出力
命令制御回路、前記第１の外部記憶装置を制御す
る外部記憶装置制御回路および前記第１の外部記
憶制御装置全体の制御を行うフアームウエア制御
回路を含み前記中央処理装置により前記主記憶装
置上に作成された前記第１の外部記憶制御装置に
対する処理実行指示の並びの先頭番地を前記中央
処理装置からの入出力命令により受け取り前記主
記憶装置から前記第１の外部記憶制御装置に対す
る処理実行指示の並びを読み出すことにより連続
して処理を実行し前記第１の外部記憶装置からデ
ータを読み出し前記主記憶装置に書き込んだ時点
で出力命令により前記第２の外部記憶制御装置に
対して現在の実行レベルを送出する前記第１の外
部記憶制御装置と、 前記主記憶装置から読み出されたデータを前記
共通データ転送路を介して前記第２の外部記憶装
置に書き込む直接メモリアクセス制御回路、デー
タを含む入出力命令を受け取る機能およびデータ
を含む入出力命令を送出する機能を有する入出力
命令制御回路、前記第２の外部記憶装置を制御す
る外部記憶装置制御回路および前記第２の外部記
憶制御装置全体の制御を行うフアームウエア制御
回路を含み前記中央処理装置により前記主記憶装
置上に作成された前記第２の外部記憶制御装置に
対する処理実行指示の並びの先頭番地を前記中央
処理装置からの入出力命令により受け取り前記主
記憶装置から前記第２の外部記憶制御装置に対す
る処理実行指示の並びを読み出すことにより連続
して処理を実行し前記主記憶装置からデータを読
み出し前記第２の外部記憶装置に書き込んだ時点
で出力命令により前記第１の外部記憶制御装置に
対して現在の実行レベルを送出する前記第２の外
部記憶制御装置と、 を有することを特徴とする外部記憶装置間のデー
タ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7996487A JPS63245712A (ja) | 1987-03-31 | 1987-03-31 | 外部記憶装置間のデ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7996487A JPS63245712A (ja) | 1987-03-31 | 1987-03-31 | 外部記憶装置間のデ−タ転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63245712A JPS63245712A (ja) | 1988-10-12 |
| JPH054694B2 true JPH054694B2 (ja) | 1993-01-20 |
Family
ID=13704992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7996487A Granted JPS63245712A (ja) | 1987-03-31 | 1987-03-31 | 外部記憶装置間のデ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63245712A (ja) |
-
1987
- 1987-03-31 JP JP7996487A patent/JPS63245712A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63245712A (ja) | 1988-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPH10187359A (ja) | データ記憶システム及び同システムに適用するデータ転送方法 | |
| JPH054694B2 (ja) | ||
| JPH0639370Y2 (ja) | データ処理装置 | |
| JPH06202894A (ja) | 共有メモリ制御回路 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2701739B2 (ja) | プロセッサの系切替え方式 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPS62168246A (ja) | メモリ書込み制御方式 | |
| JPH01180620A (ja) | ディスク制御装置 | |
| JPH01130218A (ja) | 複数補助記憶同時制御装置 | |
| JP2808761B2 (ja) | データ処理システムのコマンド制御方式 | |
| JPH0399317A (ja) | 画像処理装置 | |
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPS6218073B2 (ja) | ||
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPH0352041A (ja) | ローカルメモリ制御回路 | |
| JPH05210617A (ja) | バス拡張装置 | |
| JPH0251759A (ja) | アダプタ制御方式 | |
| JPH0381854A (ja) | メモリアクセス方式 | |
| JPS6391767A (ja) | デ−タ転送装置 | |
| JPH02255927A (ja) | 周辺装置制御方式 | |
| JPH0927042A (ja) | グラフィックプロセッサ | |
| JPH02158857A (ja) | 入出力制御装置の制御方式 | |
| JPH0353318A (ja) | ２ポートメモリ |