JPS6146552A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6146552A JPS6146552A JP16864184A JP16864184A JPS6146552A JP S6146552 A JPS6146552 A JP S6146552A JP 16864184 A JP16864184 A JP 16864184A JP 16864184 A JP16864184 A JP 16864184A JP S6146552 A JPS6146552 A JP S6146552A
- Authority
- JP
- Japan
- Prior art keywords
- program
- processor
- child
- processors
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理に関し、特に親プロセサからのプログ
ラム転送と起動指示とによって複数の子プロセサが動作
する情報処理装置に関する。
ラム転送と起動指示とによって複数の子プロセサが動作
する情報処理装置に関する。
（従来の技術）
従来、この種の情報処理装置は、例えば特許昭第１Ｊ７
び７号に記載されているようにプログラムが転送される
ことによって動作する親プロセサはシステムの内部にひ
とつしか存在し表かった。
び７号に記載されているようにプログラムが転送される
ことによって動作する親プロセサはシステムの内部にひ
とつしか存在し表かった。
また、複数の子プロセサに対してプログラムを提供する
場合には、個々の子プロセサをそれぞれ独立したプロセ
サとして個別に転送する第１の方式か、あるいは並列処
理プロセサとして全プロセサに対して同一のプログラム
をあらかじめ用意しておく第２の方式が採用されていた
。
場合には、個々の子プロセサをそれぞれ独立したプロセ
サとして個別に転送する第１の方式か、あるいは並列処
理プロセサとして全プロセサに対して同一のプログラム
をあらかじめ用意しておく第２の方式が採用されていた
。
例えば、元岡達氏により執筆され、オーム社によシ昭和
４８但４月２０日に出版された［計算機システム」と題
する文献の第８１ページにはイリアツク４型電算機（Ｉ
ＬＬＩＡＯＩＴ）における制御記憶が記載されているが
、この制御記憶が上記実例にあたるものである。
４８但４月２０日に出版された［計算機システム」と題
する文献の第８１ページにはイリアツク４型電算機（Ｉ
ＬＬＩＡＯＩＴ）における制御記憶が記載されているが
、この制御記憶が上記実例にあたるものである。
（発明が解決しようとする問題点）
上記の理由のため処理能力の向上や、よシきめの細かい
処理の実行を目的とするには限界があった。
処理の実行を目的とするには限界があった。
従って、上記第１の方式では転送に長い時間が費やされ
ると云う欠点があった。いっぽう、上記第２の方式では
一部の子プロセサの動作が不要であるよう々処理の場合
に、不要となった子プロセサを遊ばせておかなければな
らないため、効率が低いので、きめの細かい処理に向か
ないばかりか、各プロセサごとに大量のメモリエリアを
用意しなければならないと云う欠点があった。
ると云う欠点があった。いっぽう、上記第２の方式では
一部の子プロセサの動作が不要であるよう々処理の場合
に、不要となった子プロセサを遊ばせておかなければな
らないため、効率が低いので、きめの細かい処理に向か
ないばかりか、各プロセサごとに大量のメモリエリアを
用意しなければならないと云う欠点があった。
さらに、複数の子プロセサによる処理全同期させて行う
必要がある場合には、従来の技術では複数の子プロセサ
間で同期？とる必要がｓｂ、種々の情報を授受する必要
があるため、プログラムを複雑化し、ハードウェア量を
増大させると云う欠点があった。
必要がある場合には、従来の技術では複数の子プロセサ
間で同期？とる必要がｓｂ、種々の情報を授受する必要
があるため、プログラムを複雑化し、ハードウェア量を
増大させると云う欠点があった。
本発明の目的は、親プロセサからプログラム転送および
起動の指示を受ける子プロセサを複数個設けてそれぞれ
に処理を行わせ、親プロセサが複数個の子プロセサの個
々に対してプログラム転送や起動の指示を実行できるだ
けでは々く、任意またはあらかじめ定められた組合せの
複数個の子プロセサに対して同時にプログラム転送や起
動の指示を行い、成る組合せの複数の子プロセサが同期
して処理を行う必要がある場合には、それらの子プロセ
サに対して同時に同一の個々のプロセサに固有の状態に
よるプログラム実行順序の制御を行わないでプログラム
を転送し、同時に起動をかけて同期動作を保証すること
によシ上記欠点を除去し、処理能力の向上ときめ細かな
処理とを少ないハードウェアで実現し、プログラム転送
時間の短縮と子プロセサの効率的な使用とによるきめ細
かな処理を実現し−あわせてシステムとしての処理能力
の向上を計９、同期処理用の特別なプログラムやハード
ウェアを必要とせずに同期処理を実現できるように構成
した情報処理装置を提供することにある。
起動の指示を受ける子プロセサを複数個設けてそれぞれ
に処理を行わせ、親プロセサが複数個の子プロセサの個
々に対してプログラム転送や起動の指示を実行できるだ
けでは々く、任意またはあらかじめ定められた組合せの
複数個の子プロセサに対して同時にプログラム転送や起
動の指示を行い、成る組合せの複数の子プロセサが同期
して処理を行う必要がある場合には、それらの子プロセ
サに対して同時に同一の個々のプロセサに固有の状態に
よるプログラム実行順序の制御を行わないでプログラム
を転送し、同時に起動をかけて同期動作を保証すること
によシ上記欠点を除去し、処理能力の向上ときめ細かな
処理とを少ないハードウェアで実現し、プログラム転送
時間の短縮と子プロセサの効率的な使用とによるきめ細
かな処理を実現し−あわせてシステムとしての処理能力
の向上を計９、同期処理用の特別なプログラムやハード
ウェアを必要とせずに同期処理を実現できるように構成
した情報処理装置を提供することにある。
Ｃ問題点を解決するための手段）
本発明による情報処理装置は親プロセサと、メモリと、
複数個の子プロセサと、制御部とを具備して構成したも
のである。
複数個の子プロセサと、制御部とを具備して構成したも
のである。
親プロセサは、プログラムによって動作するものである
。
。
メモリは、親プロセサによってアクセスすることができ
、上記プログラムを含む情報を記憶するためのものであ
る。
、上記プログラムを含む情報を記憶するためのものであ
る。
複数個の子プロセサは、親プロセサにょシメモリに格納
された上記プログラムを転送し、転送されたプログラム
の実行を開始し、上記プログラムの実行の終了を含む状
態情報を親プロセサによって読堆ることができるように
送出するものである。
された上記プログラムを転送し、転送されたプログラム
の実行を開始し、上記プログラムの実行の終了を含む状
態情報を親プロセサによって読堆ることができるように
送出するものである。
制御部は複数の子プロセサをローのクロックで動作させ
、親プロセサから複数個の子プロセサのうちの任意、も
しくはあらかじめ定められた組合せに対して同時、ある
いは個々にそれぞれ上記プログラムの転送および実行開
始を指示するためのものである。
、親プロセサから複数個の子プロセサのうちの任意、も
しくはあらかじめ定められた組合せに対して同時、ある
いは個々にそれぞれ上記プログラムの転送および実行開
始を指示するためのものである。
（実施例）
次に、本発明について図面を参照して詳細に脱甲する。
本発明の一実施例を示す第１図において、本発明による
情報処理装置は親プロセサｌと、親プロセサｌによって
アクセスすることができるメモリ２と、同一のクロック
で動作することができ、親プロセサ１によってメモリ２
に格納されたプログラムを転送して、親プロセサ１の起
動指示によりプログラムの実行を開始する子プロセサ３
〜６と、上記の各装置間を結ぶバスｌ。
情報処理装置は親プロセサｌと、親プロセサｌによって
アクセスすることができるメモリ２と、同一のクロック
で動作することができ、親プロセサ１によってメモリ２
に格納されたプログラムを転送して、親プロセサ１の起
動指示によりプログラムの実行を開始する子プロセサ３
〜６と、上記の各装置間を結ぶバスｌ。
と、子プロセサ３〜６を同一のクロックで動作させ、親
プロセサｌから子プロセサ３〜６のうちの任意、もしく
はあらかじめ定められた組合せに対して同時、ある込は
個々にそれぞれプログラムの転送および実行開始を指示
するだめの制御部７とから構成される。
プロセサｌから子プロセサ３〜６のうちの任意、もしく
はあらかじめ定められた組合せに対して同時、ある込は
個々にそれぞれプログラムの転送および実行開始を指示
するだめの制御部７とから構成される。
ここで、バスｌＯは４台の子プロセサ３−６のそれぞれ
に対応する４本の子プロセサ選択信号線と、制御線と、
データ線とから構成されている。
に対応する４本の子プロセサ選択信号線と、制御線と、
データ線とから構成されている。
子フロセサ３〜６のうち、例えば子プロセサ３に対して
親プロセサｌが処理を行わせる手順は次のようになる。
親プロセサｌが処理を行わせる手順は次のようになる。
まず、親プロセサ１はメモリ２に格納されている子プロ
セサ３〜６のためのプログラム群のうち、現在、子プロ
セサ３に実行させたいプログラムを選択する。次に、バ
ス１０ｆ介してこのプログラムを一語づつ読出しては同
様にバス１０を介して、子プロセサ３に内蔵されたメモ
リ（図示してない）に誓込む。
セサ３〜６のためのプログラム群のうち、現在、子プロ
セサ３に実行させたいプログラムを選択する。次に、バ
ス１０ｆ介してこのプログラムを一語づつ読出しては同
様にバス１０を介して、子プロセサ３に内蔵されたメモ
リ（図示してない）に誓込む。
コノ時、子プロセサ選択信号線は子ブａセサ３に対応す
るもののみが論理“ｌ＃の状態となり、他の信号線は論
理＠ｏ＃となっている。子ブａセサ３に内蔵されたメモ
リにプログラムが’を込まれると、親ブａセテｌは再び
バスｌＯに含まれた子プロセサ選択信号線のうち、子プ
ロセサ３に対応する信号線のみの状儒を論理″′１″に
して子プロセサ３を選択し、子プロセサ３に対してプロ
グラムの起動を指示する。子プロセサ３は、先に転送さ
れたプログラムの実行が完了すると、バス１０ｆ介して
親プロセサ１に対してプログラムの終了を報告する。
るもののみが論理“ｌ＃の状態となり、他の信号線は論
理＠ｏ＃となっている。子ブａセサ３に内蔵されたメモ
リにプログラムが’を込まれると、親ブａセテｌは再び
バスｌＯに含まれた子プロセサ選択信号線のうち、子プ
ロセサ３に対応する信号線のみの状儒を論理″′１″に
して子プロセサ３を選択し、子プロセサ３に対してプロ
グラムの起動を指示する。子プロセサ３は、先に転送さ
れたプログラムの実行が完了すると、バス１０ｆ介して
親プロセサ１に対してプログラムの終了を報告する。
それぞれの子プロセサ３−６は、バス１ｏに含まれた子
ブａセサ選択信号線のうちで自身に対応する信号線が論
理＠１″となった時にだけ、バス１０上に現われるプロ
グラムデータを取込み、プログラム起動の指示を実行す
るように構成しである。従って、上記の手順において、
子プロセサ選択信号線のうちで子プロセサ３に対応する
信号線の状態を論理″１＃とする代シに、他の子プロセ
サに対応する信号線の状態を論理”ｌ ”とするように
構成すれば、他の子プロセサに対するプログラム転送や
、プログラム起動の指示を実現できる。
ブａセサ選択信号線のうちで自身に対応する信号線が論
理＠１″となった時にだけ、バス１０上に現われるプロ
グラムデータを取込み、プログラム起動の指示を実行す
るように構成しである。従って、上記の手順において、
子プロセサ選択信号線のうちで子プロセサ３に対応する
信号線の状態を論理″１＃とする代シに、他の子プロセ
サに対応する信号線の状態を論理”ｌ ”とするように
構成すれば、他の子プロセサに対するプログラム転送や
、プログラム起動の指示を実現できる。
上記のように、それぞれの子プロセサに実行させたいプ
ログラム全それぞれの子ブａセサに対して転送し、この
プログラムを実行させることによって、子プロセサの側
に１回のプログラム実行に必要なだけのメモリを備える
だけで、きめ細かな情報処理を実現するととができる。
ログラム全それぞれの子ブａセサに対して転送し、この
プログラムを実行させることによって、子プロセサの側
に１回のプログラム実行に必要なだけのメモリを備える
だけで、きめ細かな情報処理を実現するととができる。
さらに先の手順において、子プロセサ選択信号線のうち
で任意の組合せの複数信号線の状態を１司様に論理″′
１＃にしてプログラム転送を実行すれば、論理゛１″と
なった選択信号線に対応した複数の子プロセサに対して
、同時にプログラムを転送することができ、プログラム
の転送時間の短縮を計ることができる。
で任意の組合せの複数信号線の状態を１司様に論理″′
１＃にしてプログラム転送を実行すれば、論理゛１″と
なった選択信号線に対応した複数の子プロセサに対して
、同時にプログラムを転送することができ、プログラム
の転送時間の短縮を計ることができる。
また、同様に複数の子プロセサ選択信号線の状態を論理
＠１″にしてプログラム起動指示を実行すれば、複数の
子プロセサに対して同時に７”ｏグラムの起動を計るこ
とができる。
＠１″にしてプログラム起動指示を実行すれば、複数の
子プロセサに対して同時に７”ｏグラムの起動を計るこ
とができる。
この時、子プロセサ３−６は同一のクロックで動作して
いるため、先に転送したプログラムが同一であって個々
の子ブクセサに固有の状態によるプログラム実行順序の
制御が行われない場合ｆは、選択された複数の子プロセ
サは３〜６相互に同期して動作させることができる。
いるため、先に転送したプログラムが同一であって個々
の子ブクセサに固有の状態によるプログラム実行順序の
制御が行われない場合ｆは、選択された複数の子プロセ
サは３〜６相互に同期して動作させることができる。
以上の説明においては、４個の子プロセサ３〜６ｆｔ備
えたシステムにおいて、１本の、ｌ択信号線を１台の子
プロセサに対応させて子プロセサｆＲ釈する方法を採用
し、１語づつ親プロセサ】がプログラムの転送全実行す
る場合を挙げた。しかし、本発明は上記実施例に限定さ
れることなく、選択信号線上の各信号を解読して子プロ
セサを選択する方式や、ダイレクトメモリアクセス用の
ハードウェアを設けてメモリ２と子プロセサ３〜６との
間のプログラム転送ｆおける親プロセサｌの役割を軽減
する方式も含めて、複数の子プロセサを有するシステム
に対して広く適用さり、る。
えたシステムにおいて、１本の、ｌ択信号線を１台の子
プロセサに対応させて子プロセサｆＲ釈する方法を採用
し、１語づつ親プロセサ】がプログラムの転送全実行す
る場合を挙げた。しかし、本発明は上記実施例に限定さ
れることなく、選択信号線上の各信号を解読して子プロ
セサを選択する方式や、ダイレクトメモリアクセス用の
ハードウェアを設けてメモリ２と子プロセサ３〜６との
間のプログラム転送ｆおける親プロセサｌの役割を軽減
する方式も含めて、複数の子プロセサを有するシステム
に対して広く適用さり、る。
Ｃ発明の効果）
本発明は以上説明したように、親プロセサからプログラ
ム転送および起動の指示を受ける子プロセサを複数個設
けてそれぞれに処ｆ！Ｊを行わせ、親プロセサが複数個
の子プロセサの個々に対してプログラム転送や起動の指
示を実行できるだけではなく、任意またはあらかじめ定
められた組合せの複数個の子プロセサに対して同時にプ
ログラム転送や起動の指示を行い、成る組合せの複数の
子プロセサが同期して処理を行う必要がある場合には、
それらの子プロセサに対して同時に同一の個々のプロセ
サに固有の状態によるプログラム実行順序の制御を行わ
ないプログラム′ｆｒ転送し、同時に起動をかけて同期
動作を保証することにより、プログラム転送時間の短縮
を含み、システムとしての感層能力を向上させ、効率的
で、きめ細かい処理が可能であると共に、ハードウェア
の増加やプログラムの複雑化を招くこと力〈子プロセサ
間の同期処理を実現することができると云う効果がある
。
ム転送および起動の指示を受ける子プロセサを複数個設
けてそれぞれに処ｆ！Ｊを行わせ、親プロセサが複数個
の子プロセサの個々に対してプログラム転送や起動の指
示を実行できるだけではなく、任意またはあらかじめ定
められた組合せの複数個の子プロセサに対して同時にプ
ログラム転送や起動の指示を行い、成る組合せの複数の
子プロセサが同期して処理を行う必要がある場合には、
それらの子プロセサに対して同時に同一の個々のプロセ
サに固有の状態によるプログラム実行順序の制御を行わ
ないプログラム′ｆｒ転送し、同時に起動をかけて同期
動作を保証することにより、プログラム転送時間の短縮
を含み、システムとしての感層能力を向上させ、効率的
で、きめ細かい処理が可能であると共に、ハードウェア
の増加やプログラムの複雑化を招くこと力〈子プロセサ
間の同期処理を実現することができると云う効果がある
。
第１図は、本発明による情報処理装置の一実施例を示す
ブロック図である。 １・・・、視プａセサ ２・・・メモリ３〜６・・
・子プロセサ ７・・・制御部１０ ・・・ノ（
ス
ブロック図である。 １・・・、視プａセサ ２・・・メモリ３〜６・・
・子プロセサ ７・・・制御部１０ ・・・ノ（
ス
Claims (1)
- プログラムによつて動作する親プロセサと、前記親プロ
セサによつてアクセスすることができ、前記プログラム
を含む情報を記憶するためのメモリと、前記親プロセサ
により前記メモリに格納された前記プログラムを転送し
、前記転送されたプログラムの実行を開始し、前記プロ
グラムの実行の終了を含む状態情報を前記親プロセサに
よつて読取ることができるように送出する複数個の子プ
ロセサと、前記複数の子プロセサを同一のクロックで動
作させ、前記親プロセサから前記複数個の子プロセサの
うちの任意、もしくはあらかじめ定められた組合せに対
して同時、あるいは個々にそれぞれ前記プログラムの転
送および実行開始を指示するための制御部とを具備して
構成したことを特徴とする情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16864184A JPS6146552A (ja) | 1984-08-10 | 1984-08-10 | 情報処理装置 |
| US06/750,075 US4703446A (en) | 1984-07-03 | 1985-06-28 | Data processing unit diagnosis control apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16864184A JPS6146552A (ja) | 1984-08-10 | 1984-08-10 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6146552A true JPS6146552A (ja) | 1986-03-06 |
Family
ID=15871801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16864184A Pending JPS6146552A (ja) | 1984-07-03 | 1984-08-10 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6146552A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232065A (ja) * | 1986-04-02 | 1987-10-12 | Sharp Corp | 複数の処理装置の同期方式 |
| JPH01205259A (ja) * | 1988-02-12 | 1989-08-17 | Nec Corp | ブロック転送回路 |
| JPH05143720A (ja) * | 1991-11-18 | 1993-06-11 | Fujitsu General Ltd | カラー画像処理装置 |
| JPH05159043A (ja) * | 1991-12-09 | 1993-06-25 | Fujitsu General Ltd | カラー画像処理装置 |
-
1984
- 1984-08-10 JP JP16864184A patent/JPS6146552A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232065A (ja) * | 1986-04-02 | 1987-10-12 | Sharp Corp | 複数の処理装置の同期方式 |
| JPH01205259A (ja) * | 1988-02-12 | 1989-08-17 | Nec Corp | ブロック転送回路 |
| JPH05143720A (ja) * | 1991-11-18 | 1993-06-11 | Fujitsu General Ltd | カラー画像処理装置 |
| JPH05159043A (ja) * | 1991-12-09 | 1993-06-25 | Fujitsu General Ltd | カラー画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| JPH06139189A (ja) | 共有バス調停機構 | |
| JPH10187359A (ja) | データ記憶システム及び同システムに適用するデータ転送方法 | |
| JPH0232659B2 (ja) | ||
| JPS6146552A (ja) | 情報処理装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JP2785855B2 (ja) | 情報処理装置 | |
| JPS61175834A (ja) | マイクロプログラムデバツグ機能付きデ−タ処理装置 | |
| JPS62297954A (ja) | メモリ制御方式 | |
| SU1124275A1 (ru) | Устройство микропроцессорной св зи | |
| JPH03220654A (ja) | マイクロコンピュータ | |
| JP3231683B2 (ja) | シリアル・データ転送方法及び装置 | |
| JPH0462093B2 (ja) | ||
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPH04195316A (ja) | 省電力回路 | |
| JPS6022383B2 (ja) | 入出力制御装置 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS61229150A (ja) | 共有メモリのアクセス制御方式 | |
| JPH0738156B2 (ja) | マイクロ命令制御装置 | |
| JPS6146545A (ja) | 入出力命令制御方法 | |
| JPS6160161A (ja) | マルチプロセツサシステム | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPH07191954A (ja) | マイクロコンピュータシステム | |
| JPH10134013A (ja) | マルチｃｐｕシステム |