JP2785855B2 - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP2785855B2
JP2785855B2 JP23832692A JP23832692A JP2785855B2 JP 2785855 B2 JP2785855 B2 JP 2785855B2 JP 23832692 A JP23832692 A JP 23832692A JP 23832692 A JP23832692 A JP 23832692A JP 2785855 B2 JP2785855 B2 JP 2785855B2
Authority
JP
Japan
Prior art keywords
input
data transfer
control device
address
output control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23832692A
Other languages
English (en)
Other versions
JPH0689254A (ja
Inventor
孝行 須山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP23832692A priority Critical patent/JP2785855B2/ja
Publication of JPH0689254A publication Critical patent/JPH0689254A/ja
Application granted granted Critical
Publication of JP2785855B2 publication Critical patent/JP2785855B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、データ転送時にあら
かじめメモリ上に命令セットを展開しておき、命令の実
行開始の起動を受けると前記入出力制御装置がメモリ中
の命令を順次引き取って実行するチャネルプログラム方
式の入出力命令を使用する情報処理装置に関する。
【0002】
【従来の技術】従来における図5に示すチャネルプログ
ラムを用いた命令の方式では、チャネルプログラムの記
述は、プログラム中にデータ転送カウント及びメモリア
ドレスを記述し、同一方向のデータ転送でもメモリ上の
空き領域を有効に利用するためにメモリアドレスと空き
領域の大きさにより同一指令を複数のプログラムに分け
て行い、中央処理装置はチャネルプログラムを起動する
入出力命令(以下「コネクトコマンド」という)を発行
し、入出力制御装置は、コネクトコマンドを受け取る
と、このコネクタコマンド中に示してあるメモリアドレ
スからデータ転送カウントとメモリアドレスを含んだチ
ャネルプログラムを全て引き取り、データ転送時は、前
記入出力制御部がメモリアドレスを指定して、1バイト
転送する毎にアドレスをインクリメントしながら転送を
実行していた。
【0003】
【発明が解決しようとする課題】従来のチャネルプログ
ラム方式の命令では、同一方向のデータ転送にもかかわ
らず、チェーンされたプログラムの内容を逐一読み込ん
で実行していたためチャネルプログラムの読み込みに時
間がかかると共に、バスサイクルを起動する回数が多く
なっていた。
【0004】本発明の課題は、無駄なバスサイクルを使
うことなく効率よく転送を行うことができ、システム全
体のスループットを上げることができる情報処理装置を
提供することにある。
【0005】
【課題を解決するための手段】本発明によれば、中央処
理装置と主記憶装置が共通バスを介して入出力制御装置
に接続され、あらかじめメモリ上に命令セットを展開し
ておき、命令の実行開始の起動を受けると前記入出力制
御装置がメモリ中の命令を順次引き取って実行するチャ
ネルプログラム方式の入出力命令を行う情報処理装置に
おいて、チャネルプログラム中にデータ転送カウントを
指定し、かつ、メモリアドレスは指定しないチャネルプ
ログラムカウント指定手段と、前記中央処理装置が主記
憶装置にチャネルプログラムを書き込むと同時に前記主
記憶装置に対して前記入出力制御装置の固有番号、デー
タ転送カウントとスタートアドレスを通知するためのカ
ウントアドレス通知手段とを備えたことを特徴とする情
報処理装置が得られる。
【0006】また、本発明によれば、前記情報処理装置
において、前記主記憶装置は、前記中央処理装置より通
知された入出力制御装置の固有番号、データ転送カウン
ト及びスタートアドレスから入出力制御装置毎のデータ
転送メモリアドレステーブルを作成し保持するアドレス
保持手段と、前記データ転送メモリアドレステーブルを
もとに入出力制御装置のチャネルプログラムによるデー
タ転送時のメモリアドレスを管理することのできるアド
レス管理手段を有することを特徴とする情報処置装置が
得られる。
【0007】また、本発明によれば、前記情報処置装置
において、前記主記憶装置は、前記入出力制御装置のデ
ータ転送におけるメモリアドレスの管理をする手段を有
し、前記入出力制御装置は、メモリアドレスを意識しな
いでデータ転送をする手段を有することを特徴とする情
報処理装置が得られる。
【0008】
【実施例】次に、本発明の実施例を図面に基いて詳細に
説明する。図1に示すように、本発明の情報処理装置
は、中央処理装置11と、主記憶装置12と、入出力制
御装置13と、共通バス14と、メモリ15と、アドレ
ス管理手段16とを有する。このアドレス管理手段16
は前記主記憶装置12中にあり前記中央処置装置11よ
り通知された固有番号、データ転送カウント及び指定ア
ドレスをもとに生成するテーブルを参照して、前記入出
力制御装置13のデータ転送時のメモリアドレスを管理
する。
【0009】図2に本発明によるチャネルプログラム2
1と、中央処理装置11が主記憶装置12に対して発行
する固有番号、転送カウント、メモリアドレスの通知例
22を示す。
【0010】中央処理装置11が、入出力制御装置13
に対して本発明のチャネルプログラム方式で入出力命令
を実行する場合、まず、主記憶装置12のメモリ15に
データ転送時のメモリアドレスの記述を行わないチャネ
ルプログラム21を書き込む。前記中央処理装置11
は、続いて前記主記憶装置12に対して固有番号、カウ
ントアドレスの通知22を行う。
【0011】図3は、本発明による主記憶装置31の説
明図である。前記主記憶装置31は、メモリ32と、各
入出力制御装置の固有番号、転送カウント及びメモリア
ドレスを保持することのできるカウントアドレステーブ
ル34と、各入出力制御装置がチャネルプログラムの実
行ビットを有効にしてメモリリードあるいはメモリライ
トを行うとき前記アドレスカウントテーブル34を参照
してアドレス管理をすることのできるアドレス管理手段
35を備えている。
【0012】前記中央処置装置11からチャネルプログ
ラム33がメモリ32上に書き込まれた後に、続いて前
記中央処理装置11から、前記チャネルプログラム33
を実行する入出力制御装置13の固有番号と、データ転
送カウントと、メモリアドレスが前記主記憶装置31に
通知される。前記主記憶装置31は、前記固有番号、カ
ウント、メモリアドレスを引き取りカウントアドレステ
ーブル34に各入出力制御装置毎に保持する。
【0013】前記入出力制御装置13からチャネルプロ
グラム33のデータ転送要求によるメモリアクセスが行
われると、アドレス管理手段35は、カウントアドレス
テーブル34から前記入出力制御装置13に該当するカ
ウントとメモリアドレスを呼び出しデータ転送を開始す
る。データ転送の終了は、前記カウントをデクリメント
し0になったとき、及び、前記入出力制御装置13から
終了要求が上がったときに行う。
【0014】図4に、本発明の入出力制御方式の動作例
を示す。ソフトから入出力命令が実行されると、中央処
理装置11はメモリ15にチャネルプログラム17を書
き込み、続いて主記憶装置12に対して、命令を実行し
ようとしている入出力制御装置13の固有番号、転送カ
ウント、メモリアドレスを通知し、前記入出力制御装置
13に対してチャネルプログラムを実行する入出力命令
(以下「コネクトコマンド」という)を発行する。
【0015】コネクトコマンドを受け取った前記入出力
制御装置13は、従来どうりのメモリリードによりチャ
ネルプログラム17を読み込むが、従来のチャネルプロ
グラム51のように同一指令がないので読み込みにかか
る時間が減少する。前記入出力制御装置13は、チャネ
ルプログラム17を解析し、データ転送を実行する場合
は、固有番号とチャネルプログラムの実行ビットを有効
にしてメモリアクセスを行うことにより、アクセスされ
た主記憶装置12は、固有番号から、データ転送を行う
メモリアドレスを読みだし転送を行う。
【0016】入出力装置18等の異常により、データ転
送を中断しなければならないときは、前記入出力制御装
置13は、前記主記憶装置12に対して終了要求を上げ
終了することができる。このときの残余カウントは、転
送カウントからデクリメントした残りの値である。
【0017】
【発明の効果】本発明によれば、チャネルプログラム方
式の入出力命令を行う情報処理装置において、チャネル
プログラム中にデータ転送時のメモリアドレスの記述を
なくし、データ転送時のメモリアドレスの管理を主記憶
装置が行うことにより、入出力制御装置が、チャネルプ
ログラムの読み込み時に無駄にチェーンされたプログラ
ムを読むことがなくなり、無駄なバスサイクルを使うこ
となく効率よく転送を行うことができ、システム全体の
スループットを上げることができる。
【図面の簡単な説明】
【図1】本発明の1実施例を示すブロック図である。
【図2】本発明によるチャネルプログラムを説明するた
めの説明図である。
【図3】本発明の主記憶装置を示すブロック図である。
【図4】本発明の動作を説明するためのフローチャート
である。
【図5】従来のチャネルプログラムを説明するための説
明図である。
【符号の説明】
11 中央処理装置 12 主記憶装置 13 入出力制御装置 14 共通バス 15 メモリ 16 アドレス管理手段 17 チャネルプログラム 18 入出力装置 19 カウントアドレステーブル 21 本発明によるチャネルプログラム 22 カウントアドレス通知例 31 主記憶装置 32 メモリ 33 チャネルプログラム 34 カウントアドレステーブル 35 アドレス管理手段

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 中央処理装置と主記憶装置が共通バスを
    介して入出力制御装置に接続され、あらかじめメモリ上
    に命令セットを展開しておき、命令の実行開始の起動を
    受けると前記入出力制御装置がメモリ中の命令を順次引
    き取って実行するチャネルプログラム方式の入出力命令
    を行う情報処理装置において、チャネルプログラム中に
    データ転送カウントを指定し、かつ、メモリアドレスは
    指定しないチャネルプログラムカウント指定手段と、前
    記中央処理装置が主記憶装置にチャネルプログラムを書
    き込むと同時に前記主記憶装置に対して前記入出力制御
    装置の固有番号、データ転送カウントとスタートアドレ
    スを通知するためのカウントアドレス通知手段とを備え
    たことを特徴とする情報処理装置。
  2. 【請求項2】 請求項1に記載の情報処理装置におい
    て、前記主記憶装置は、前記中央処理装置より通知され
    た入出力制御装置の固有番号、データ転送カウント及び
    スタートアドレスから入出力制御装置毎のデータ転送メ
    モリアドレステーブルを作成し保持するアドレス保持手
    段と、前記データ転送メモリアドレステーブルをもとに
    入出力制御装置のチャネルプログラムによるデータ転送
    時のメモリアドレスを管理することのできるアドレス管
    理手段を有することを特徴とする情報処置装置。
  3. 【請求項3】 請求項1に記載の情報処置装置におい
    て、前記主記憶装置は、前記入出力制御装置のデータ転
    送におけるメモリアドレスの管理をする手段を有し、前
    記入出力制御装置は、メモリアドレスを意識しないでデ
    ータ転送をする手段を有することを特徴とする情報処理
    装置。
JP23832692A 1992-09-07 1992-09-07 情報処理装置 Expired - Fee Related JP2785855B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23832692A JP2785855B2 (ja) 1992-09-07 1992-09-07 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23832692A JP2785855B2 (ja) 1992-09-07 1992-09-07 情報処理装置

Publications (2)

Publication Number Publication Date
JPH0689254A JPH0689254A (ja) 1994-03-29
JP2785855B2 true JP2785855B2 (ja) 1998-08-13

Family

ID=17028550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23832692A Expired - Fee Related JP2785855B2 (ja) 1992-09-07 1992-09-07 情報処理装置

Country Status (1)

Country Link
JP (1) JP2785855B2 (ja)

Also Published As

Publication number Publication date
JPH0689254A (ja) 1994-03-29

Similar Documents

Publication Publication Date Title
JP2829091B2 (ja) データ処理システム
JP2785855B2 (ja) 情報処理装置
JP2568017B2 (ja) マイクロプロセッサ及びそれを使用したデータ処理システム
JPS6146552A (ja) 情報処理装置
JPS5819094B2 (ja) 優先ベクトル割込み装置
JP2755103B2 (ja) 記憶装置のアクセス方法
JP3168845B2 (ja) ディジタル信号処理装置
JP2687716B2 (ja) 情報処理装置
JP2875546B2 (ja) 情報処理システム
JPS6020275A (ja) マルチプロセサの簡易プログラミングシステム
JP3127737B2 (ja) ディジタル信号処理装置
JP2524620B2 (ja) 入出力制御方法
JPS6243726A (ja) 外部記憶装置間のデ−タ転送方式
JPS61288232A (ja) 出力命令制御方式
JPH0424733B2 (ja)
JPS6143369A (ja) マルチプロセツサシステム
JPH02136949A (ja) 入出力制御装置
JPH04260139A (ja) ファイルアクセス処理装置
JP2000010899A (ja) 入出力処理システム及びその周辺装置制御方法並びにその制御プログラムを記録した記録媒体
JPH02301851A (ja) システムバスアクセス方式
JPH01302448A (ja) 情報処理装置
JPH10134013A (ja) マルチcpuシステム
JPH04262449A (ja) データ転送方式
JPH0242587A (ja) 画像処理装置
JPH0381854A (ja) メモリアクセス方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980430

LAPS Cancellation because of no payment of annual fees