JP2524620B2 - 入出力制御方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、プロセッサが、チャネルを介して接続され
た入出力装置を制御する入出力制御方法に関する。

（従来の技術） 電子計算機システムにおいて、プロセッサやメモリ素
子の処理速度と入出力装置や外部記憶装置の処理速度の
著しい差を考慮して、システムを効率良く利用するため
に、一般に、チャネルを介しての入出力制御が行なわれ
ている。

第２図に、このような従来方法を採用した装置のブロ
ック図を示す。

図において、プロセッサ（CPU）１には、バスライン
２を介して主記憶装置３が接続されている。又、このバ
スライン２には、チャネル４を介して入出力装置５が接
続されている。この入出力装置５は、例えば、通信処理
装置やその他のI/Oインタフェース等から成る。

このような装置において、プロセッサ１が入出力装置
５から所定の入出力データを主記憶装置３に書き込ませ
たい場合、プロセッサ１はチャネル４に対し入出力命令
を発し、チャネル４はその後、入出力動作をプロセッサ
１とは独立に非同期的に実行する。プロセッサ１は、そ
の間、他の処理を平行して実行することができる。

入出力装置５から主記憶装置３に対する入出力データ
の転送は、いわゆるダイレクトメモリアクセス方式によ
って実行される。チャネル４が、この入出力データの転
送を終えると、プロセッサ１に対しその旨を割込みによ
り通知する。プロセッサ１は、これによって入出力装置
５からの所定の入出力データの読み出しが終了したこと
を認識し、次の処理に移行する。

以上が、極めて一般的なチャネルを用いた入出力制御
方法の概要であるが、その具体的な処理手順を更に詳細
に説明する。

第３図は、従来のチャネルを用いた入出力制御方法の
システムフローチャートである。

先ず、プロセッサ１がチャネル４に対しスタートI/O
命令等の入出力命令を発する前に、主記憶装置３に、第
２図に示すように、１又は２以上のチャネルコマンド31
から成るチャネルプログラム30を格納しておく。その
後、第３図に示すように、プロセッサ１はチャネル４に
対し入出力命令の１つであるスタートI/O命令を出力す
る（ステップ）。このスタートI/O命令を受信したチ
ャネル４は、その命令中に含まれるチャネルプログラム
先頭アドレスを認識し、主記憶装置３よりチャネルプロ
グラム30（第２図）を読み取る（ステップ）。そし
て、チャネルコマンド31を解読し、入出力装置５に対し
当該処理が実行可能か否かを確認する（ステップ）。
この結果は、条件コードとしてチャネル４からプロセッ
サ１に応答される（ステップ）。

条件コードには、実行可能を意味するものと実行不可
能を意味するものとがある。実行可能な条件コードの応
答がされた場合、チャネル４は続いてチャネルプログラ
ムの実行を開始する（ステップ）。そして、チャネル
コマンドの指示に従って入出力データの読み出しや書き
込み等の動作を入出力装置５に行なわせる。例えば、読
み出しの場合には、入出力装置５から主記憶装置３の入
出力データ領域32（第２図）に対し、所定のデータ転送
が行なわれる（ステップ）。チャネルプログラムの実
行を完了すると、チャネル４はその実行結果に基づいて
チャネルステータスワードを編集する（ステップ）。
その後、チャネル４はプロセッサ１に対し割込み要求を
行なう（ステップ）。プロセッサ１から割込み許可が
あると（ステップ）、チャネル４は先に編集したチャ
ネルステータスワード33（第２図）を主記憶装置３に格
納する（ステップ）。

第２図に示すように、チャネルステータスワード33に
は、例えば、チャネル状態情報34と装置状態情報35と遅
延条件コード36等が含まれている。

チャネル状態情報34には、チャネル４が動作を継続で
きないようなエラーを検出した旨の情報や、チャネル４
と入出力装置５との間のインタフェースに異常が生じた
旨の情報、あるいはチャネルプログラム読み出し時のデ
ータパリティエラーの検出情報等が含まれる。又、装置
状態情報35には、チャネル４と入出力装置５との間のデ
ータ転送が完了した旨の情報や、入出力装置５の動作が
完了した旨の情報等が含まれる。

遅延条件コード36は、条件コードと同じものである。
即ち、例えば、第３図ステップにおける入出力装置５
の実行可否の確認に長時間を要するような場合、チャネ
ル４がその確認を行なう前に、実行可能という内容の条
件コードを仮に応答してしまう場合がある。このような
場合に、後に実行可否の確認を行ない、その結果を示す
条件コードをチャネルステータスワード33中に含めるよ
うにする。これを遅延条件コード36と呼んでいる。

プロセッサ１は、チャネル４から割込みがあると、こ
のチャネルステータスワード33を認識して、例えば、入
出力装置５から主記憶装置３に対するデータ転送を正常
に終了したことを確認する（ステップ）。これで入出
力命令に対応するチャネル４の一連の動作が完了する。

以上のような入出力制御は、入出力装置５が通信処理
装置である場合に限らず、磁気ディスク装置やその他の
I/O装置である場合でも同様に行なわれる。

（発明が解決しようとする課題） ところで、第２図において、例えば入出力装置５が通
信処理装置である場合、通常、そのデータ処理の大部分
をプロセッサ１が実行し、一部を入出力装置５が実行し
ている。ところが、このような方法ではプロセッサ１の
負荷が多くなり、その処理能力の限界が低くなってしま
う。

そこで、プロセッサ１で行なわれていた通信に関わる
処理のさらに多くの部分を、入出力装置５の側で行なわ
せることが考えられる。ところがこのような場合、従来
の入出力制御方法を採用した時、次のような問題が生じ
る。

先ず、従来の入出力制御方法によれば、チャネルコマ
ンドやチャネルプログラムについては、そのコマンドの
形式、実行順序、分岐方法、チャネルコマンド実行に伴
うデータ転送の方向、等が一律に規定されている。従っ
て、処理手順の自由度が小さいという問題がある。

例えば、通信処理装置の動作が複雑になるに伴い、チ
ャネルプログラム中に通信処理装置の動作の終了条件に
よって分岐を入れる必要が出てくる。従来の入出力制御
方法による場合、ステータスモディファイヤというチャ
ネルコマンドを用いてこの分岐を実現している。しか
し、それだけでは複雑な分岐を実現するのは困難であ
る。

又、チャネルコマンドには、リード系コマンド、ライ
ト系コマンド、コントロール系コマンド等がある。しか
し、そのコマンドの種類によってデータの転送方向が一
律に規定されている。即ち、通常、１回の入出力命令に
よって一方向のデータ転送のみが実行され、例えば、双
方向のデータ転送を必要とする場合には、再度入出力命
令を実行する必要があった。

又、更に、従来の入出力制御方法では、チャネルステ
ータスワードの形式が一律に規定されているため、その
チャネルステータスワードを用いて通知できる情報には
限界があった。従って、例えば、バスラインに接続され
た複数の入出力装置に対し入出力命令を発し、複数の入
出力装置の実行結果を、例えばテーブル形式でまとめた
データを得たいといった複雑な要求には答えられない。

又、従来の入出力制御方法によれば、１個のチャネル
コマンドに対し主記憶装置上の１個の入出力データ領域
がリンクされる。従って、プロセッサと入出力装置との
間で、主記憶装置上の入出力データ領域の受け渡し方法
が制約を受け、効率的な管理が行なえないという難点も
あった。

本発明は以上の点に着目してなされたもので、プロセ
ッサと入出力装置との間の情報の転送を効率的に行なう
ことができる入出力制御方法を提供することを目的とす
るものである。

（課題を解決するための手段） 本発明の入出力制御方法は、プロセッサがチャネルを
介して接続された入出力装置を制御する入出力制御方法
において、プロセッサは、このプロセッサから前記入出
力装置へ転送すべき情報を記憶装置に格納し、前記プロ
セッサからチャネルに向けて出力される入出力命令中
に、前記入出力装置へ転送すべき情報の格納アドレスを
含めて、この格納アドレスを、前記チャネルを介して前
記入出力装置に通知し、前記入出力装置は、前記格納ア
ドレスに基づいて前記入出力装置へ転送すべき情報を前
記記憶装置から読み取る一方、前記入出力装置は、この
入出力装置から前記プロセッサへ転送すべき情報を前記
記憶装置に格納し、前記チャネルは、このチャネルから
前記プロセッサに向けて出力されるチャネルステータス
ワードを、前記プロセッサへ転送すべき情報の格納アド
レスを含めて編集し、前記記憶装置に格納し、前記プロ
セッサは、前記チャネルステータスワードの認識によ
り、前記格納アドレスに基づいて前記情報を前記記憶装
置から読み取ることを特徴とするものである。

（作用） この方法においては、プロセッサが入出力装置に対し
転送すべき情報を有している場合、これを予め記憶装置
に格納し、チャネルに向けて出力される入出力命令中
に、その格納アドレスを含めて入出力処理の実行を開始
させる。チャネルは、そのような内容の入出力命令を受
けた場合、その格納アドレスを入出力装置に通知し、そ
の後入出力装置はその格納アドレスを用いた記憶装置か
ら当該情報を読み取る。

更に、入出力装置からプロセッサへ転送すべき情報が
ある場合には、その情報を記憶装置に格納し、チャネル
ステータスワード中にその情報の記憶装置への格納アド
レスを含めておく。これによって、プロセッサは主記憶
装置からその情報を読み取ることができる。

以上の処理によれば、プロセッサが、専用の入出力命
令を１回発するだけで、プロセッサから入出力装置への
自由な形式の情報の伝送と、入出力装置からプロセッサ
への自由な形式の情報の伝送とを容易に行なうことがで
きる。

（実施例） 以下、本発明を図の実施例を用いて詳細に説明する。

先ず、第４図に、本発明の方法を採用した装置のブロ
ック図を示す。

この装置は、プロセッサ（CPU）に対し、バスライン
２を介して主記憶装置３が接続され、更にチャネル４を
介して入出力装置５、例えば通信処理装置が接続された
構成のものである。このハードウエア構成自体は、第２
図に示した従来の装置と変わるところはない。

尚、主記憶装置３には、やはり第２図で既に説明した
ようなチャネルプログラム30を格納する領域と、入出力
処理のための入出力データ領域32と、チャネルステータ
スワードを格納する領域33とが用意される。

又、本発明の方法を採用する場合、この主記憶装置３
には、更に、プロセッサ１から入出力装置５へ転送すべ
き情報の格納領域41と、プロセッサ１に転送すべき情報
の格納領域42とを設ける。一方、チャネルステータスワ
ード33には、プセッサ１へ転送すべき情報格納領域42の
先頭アドレスを示す情報格納アドレス37が含まれてい
る。

それでは、本発明の入出力制御方法を順を追って具体
的に説明する。

第１図は、本発明の方法を説明するためのシステムフ
ローチャートである。

先ず、本発明の方法においては、始めにプロセッサ１
が主記憶装置３に対し入出力装置へ転送すべき情報の格
納を行なう（ステップ′）。この情報は、第４図に示
した情報格納領域41に格納される。この情報としては、
例えば、入出力装置５が実行すべき動作を示すコード、
主記憶装置３上のバッファの数量、そのバッファのアド
レス制御用のテーブルリスト、動作完了後次に実行する
動作の指示等、種々の制御情報が挙げられる。

この制御情報は、プロセッサ１上のソフトウエアと入
出力装置５上のソフトウエアが、互いにその内容を認識
できる程度の最低限のフォーマットを守る限り、自由に
その形式が選定される。

次に、プロセッサ１は専用の入出力命令をチャネル４
に対して出力する（ステップ）。これには、第４図の
情報格納領域41の格納アドレス（その領域の先頭アドレ
ス）が含まれる。チャネル４は、その入出力命令が入出
力装置５に対し情報格納領域41中の情報の読み取りを行
なわせる専用の命令であることを認識し、かつ、チャネ
ルプログラムの読み出しを行ない（ステップ）、更
に、入出力装置５がその処理を実行可能か否かの確認を
行なう（ステップ）。そして、その結果をコード化
し、条件コードにしてプロセッサ１に応答する（ステッ
プ）。その後、入出力命令に含まれた格納アドレスを
チャネル４が入出力装置５に対し通知する（ステップ
）。尚、このときチャネル４は、その情報格納領域41
中の情報の内容については一切関知しない。

入出力装置５は、受け取った格納アドレスに基づいて
チャネル４を介して主記憶装置３をアクセスし、情報格
納領域41に格納された情報を読み取る（ステップ）。
その結果、入出力装置５は、プロセッサ１が予め用意し
た一連の制御情報を認識して、例えば所定の通信データ
の処理を実行する。そして、入出力装置５が所定の処理
を完了した後に、プロセッサ１へ報告すべき情報がある
場合、これを第４図に示した主記憶装置３の情報格納領
域42に格納する（ステップ′）。この情報としては、
例えば動作の完了状態、主記憶装置上のバッファの数
量、そのバッファのアドレス、次の動作の状態等が挙げ
られる。この情報の形式も、先にプロセッサ１が情報格
納領域41へ格納した情報と同様、一定の基準に従った自
由な形式とする。この格納処理は、入出力装置５の指示
によりチャネル４を介して行なわれる。

この時、その情報を格納した主記憶装置３内の情報格
納領域42の格納アドレスがチャネル４に通知される。チ
ャネル４は、その格納アドレスを含むチャネルステータ
スワードを編集する（ステップ）。次に、入出力装置
５は、チャネル４に対しプロセッサ１に対する割込みの
発生を指示する。そして、プロセッサ１に対し割込み要
求を行なう（ステップ）。プロセッサ１がその割込み
許可を発すると（ステップ）、チャネル４はチャネル
ステータスワード33を第４図に示すような形式で主記憶
装置３に書き込む（ステップ）。プロセッサ１は、こ
の入出力装置５からの割込みがあると、主記憶装置３に
格納されたチャネルステータスワード33を認識する（ス
テップ）。そして、そのチャネルステータスワード33
中に含まれた情報格納アドレス37（第４図）に基づい
て、主記憶装置３中の情報格納領域42から必要な情報の
読み取りを行なう（ステップ）。その結果、プロセッ
サ１は入出力装置５の複雑な動作集結情報を認識し、他
の処理に移行することができる。

本発明は以上の実施例に限定されない。

プロセッサ１がチヤネル４を通じて接続される入出力
装置は、通信処理装置に限らず、磁気ディスク装置その
他の種々の装置であって差し支えない。

尚、上記のような処理を行なうことによって、例えば
プロセッサ１が複数の入出力装置５に対し所定の処理を
実行させ、その実行結果をテーブル化したものを情報格
納領域42に格納させる等の複雑な処理を効率的に行なう
ことが可能になる。

（発明の効果） 以上説明した本発明の入出力制御方法によれば、プロ
セッサから自由な形式の制御情報を入出力装置に転送
し、又、入出力装置から自由な形式の集結情報をプロセ
ッサに転送する等の処理が可能となる。従って、従来、
困難であったプロセッサによる入出力装置の複雑な制御
を効率的に行なうことが可能になる。

【図面の簡単な説明】

第１図は本発明の入出力制御方法を説明するシステムフ
ローチャート、第２図は従来の方法を採用した装置のブ
ロック図、第３図は従来方法を説明するシステムフロー
チャート、第４図は本発明の方法を採用した装置のブロ
ック図である。 １……プロセッサ、３……主記憶装置、４……チャネ
ル、５……入出力装置、……入出力命令、′……情
報の格納、……格納アドレスの通知、……入出力装
置による情報の読み取り、′……入出力装置による情
報の書き込み、……チャネルステータスワードの編
集、……プロセッサによるチャネルステーテタスワー
ドの認識、……プロセッサによる情報の読み取り。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】プロセッサがチャネルを介して接続された
   入出力装置を制御する入出力制御方法において、 プロセッサは、このプロセッサから前記入出力装置へ転
   送すべき情報を記憶装置に格納し、 前記プロセッサからチャネルに向けて出力される入出力
   命令中に、前記入出力装置へ転送すべき情報の格納アド
   レスを含めて、この格納アドレスを、前記チャネルを介
   して前記入出力装置に通知し、 前記入出力装置は、前記格納アドレスに基づいて前記入
   出力装置へ転送すべき情報を前記記憶装置から読み取る
   一方、 前記入出力装置は、この入出力装置から前記プロセッサ
   へ転送すべき情報を前記記憶装置に格納し、 前記チャネルは、このチャネルから前記プロセッサに向
   けて出力されるチャネルステータスワードを、前記プロ
   セッサへ転送すべき情報の格納アドレスを含めて編集
   し、前記記憶装置に格納し、 前記プロセッサは、前記チャネルステータスワードの認
   識により、前記格納アドレスに基づいて前記情報を前記
   記憶装置から読み取ることを特徴とする入出力制御方
   法。