JPH0260015B2 - - Google Patents
Info
- Publication number
- JPH0260015B2 JPH0260015B2 JP26038285A JP26038285A JPH0260015B2 JP H0260015 B2 JPH0260015 B2 JP H0260015B2 JP 26038285 A JP26038285 A JP 26038285A JP 26038285 A JP26038285 A JP 26038285A JP H0260015 B2 JPH0260015 B2 JP H0260015B2
- Authority
- JP
- Japan
- Prior art keywords
- descriptor
- chain
- final
- descriptors
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 20
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 239000000872 buffer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 102100035587 Distal membrane-arm assembly complex protein 1 Human genes 0.000 description 1
- 101000930299 Homo sapiens Distal membrane-arm assembly complex protein 1 Proteins 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】
〔概要）
チエインされたデイスクリプタを参照して制御
を行うDMAチエイン制御方式において、追加し
ようとする新たなデイスクリプタを準備し、チヤ
ネルに対して発行されたチエインリスタートコマ
ンドを契機として、処理を実行中の場合には、当
該新たなデイスクリプタを処理し、一方待機中の
場合には、最終ポイントレジスタによつてポイン
トされているデイスクリプタ内に設けたチエイン
ビツトが“１”であることを確認した後、新たに
設けたデイスクリプタによつて指示される処理を
実行するようにすることが開示されている。
を行うDMAチエイン制御方式において、追加し
ようとする新たなデイスクリプタを準備し、チヤ
ネルに対して発行されたチエインリスタートコマ
ンドを契機として、処理を実行中の場合には、当
該新たなデイスクリプタを処理し、一方待機中の
場合には、最終ポイントレジスタによつてポイン
トされているデイスクリプタ内に設けたチエイン
ビツトが“１”であることを確認した後、新たに
設けたデイスクリプタによつて指示される処理を
実行するようにすることが開示されている。
本発明は、チヤネルに最終デイスクリプタをポ
イントする最終ポインタを設けると共に、追加し
ようとする新たなデイスクリプタを準備し、通知
されたチエインリスタートコマンドを契機とし
て、新たにチエインしたデイスクリプタを実行す
るよう制御するDMAチエイン制御方式に関する
ものである。
イントする最終ポインタを設けると共に、追加し
ようとする新たなデイスクリプタを準備し、通知
されたチエインリスタートコマンドを契機とし
て、新たにチエインしたデイスクリプタを実行す
るよう制御するDMAチエイン制御方式に関する
ものである。
従来、チヤネルにおける制御方式として、第４
図に示すように、デイスクリプタ（チヤネル制御
部の行うべき動作を示す記述子）をチエイン状に
構成し、DMA処理を行うものがある。この種の
制御方式は、あるデイスクリプタ例えばデイスク
リプタ１，１４−１中のDMAデイスクリプタ１
３−１によつてポイントされるバツフア１に格納
されているデータをＩ／Ｏ機器に転送した後、当
該デイスクリプタ１，１４−１内に設けたチエイ
ンビツト１２−１が“１”であれば、次デイスク
リプタ１１−１によつてポイントされるデイスク
リプタ１４−２によつて指示される処理を実行す
るものである。
図に示すように、デイスクリプタ（チヤネル制御
部の行うべき動作を示す記述子）をチエイン状に
構成し、DMA処理を行うものがある。この種の
制御方式は、あるデイスクリプタ例えばデイスク
リプタ１，１４−１中のDMAデイスクリプタ１
３−１によつてポイントされるバツフア１に格納
されているデータをＩ／Ｏ機器に転送した後、当
該デイスクリプタ１，１４−１内に設けたチエイ
ンビツト１２−１が“１”であれば、次デイスク
リプタ１１−１によつてポイントされるデイスク
リプタ１４−２によつて指示される処理を実行す
るものである。
この際、第４図に示すデイスクリプタ２，１４
−２によつて指示されるDMA処理を実行した
後、更に追加した新たなデイスクリプタ３，１４
−３によつて指示されるDMA処理を実行しよう
とする場合、ホスト１８がDMAC（DMA制御部）
１７の動作状態を調べ、最終デイスクリプタ（デ
イスクリプタ２，１４−２）の処理が終了してい
れば、新たにデイスクリプタ３，１４−３を最後
のデイスクリプタとしてDMAC１７に登録し、
DMACをスタートさせなければならないという
問題点があつた。また、最終デイスクリプタに対
する処理がまだ終了していなければ、DMAC１
７とホスト（CPU）１８との間の競合を避ける
ために、ホスト１８がDMAC１７の動作を一旦
停止させ、デイスクリプタ２，１４−２内に設け
た次デイスクリプタ１１−２に新たなデイスクリ
プタ３，１４−３をポイントするアドレスを書き
込むと共にチエインビツト１２−２を“１”にセ
ツトし、DMAC１７を再スタートさせなければ
ならないという問題点があつた。
−２によつて指示されるDMA処理を実行した
後、更に追加した新たなデイスクリプタ３，１４
−３によつて指示されるDMA処理を実行しよう
とする場合、ホスト１８がDMAC（DMA制御部）
１７の動作状態を調べ、最終デイスクリプタ（デ
イスクリプタ２，１４−２）の処理が終了してい
れば、新たにデイスクリプタ３，１４−３を最後
のデイスクリプタとしてDMAC１７に登録し、
DMACをスタートさせなければならないという
問題点があつた。また、最終デイスクリプタに対
する処理がまだ終了していなければ、DMAC１
７とホスト（CPU）１８との間の競合を避ける
ために、ホスト１８がDMAC１７の動作を一旦
停止させ、デイスクリプタ２，１４−２内に設け
た次デイスクリプタ１１−２に新たなデイスクリ
プタ３，１４−３をポイントするアドレスを書き
込むと共にチエインビツト１２−２を“１”にセ
ツトし、DMAC１７を再スタートさせなければ
ならないという問題点があつた。
本発明は、前記問題点を解決するために、チヤ
ネルに最終デイスクリプタをポイントする最終ポ
インタを設けると共に、追加しようとする新たな
デイスクリプタを準備し、通知されたチエインリ
スタートコマンドを契機として、チエインしたデ
イスクリプタによつて指示される処理を実行中の
場合には、当該チエインリスタートコマンドを無
視し、当該新たなデイスクリプタを処理し、一方
最終ポイントレジスタによつてポイントされてい
るデイスクリプタの位置に待機中の場合には、最
終ポイントレジスタによつてポイントされている
最終デイスクリプタ内に設けたチエインビツトが
“１”であることを確認した後、新たに設けたデ
イスクリプタによつて指示される処理を実行する
よう制御することにより、チエインされたデイス
クリプタに対して新たなデイスクリプタを追加す
ることを簡単に行ない得るようにしている。
ネルに最終デイスクリプタをポイントする最終ポ
インタを設けると共に、追加しようとする新たな
デイスクリプタを準備し、通知されたチエインリ
スタートコマンドを契機として、チエインしたデ
イスクリプタによつて指示される処理を実行中の
場合には、当該チエインリスタートコマンドを無
視し、当該新たなデイスクリプタを処理し、一方
最終ポイントレジスタによつてポイントされてい
るデイスクリプタの位置に待機中の場合には、最
終ポイントレジスタによつてポイントされている
最終デイスクリプタ内に設けたチエインビツトが
“１”であることを確認した後、新たに設けたデ
イスクリプタによつて指示される処理を実行する
よう制御することにより、チエインされたデイス
クリプタに対して新たなデイスクリプタを追加す
ることを簡単に行ない得るようにしている。
第１図に示す本発明の１実施例構成を用いて問
題点を解決するための手段を説明する。
題点を解決するための手段を説明する。
第１図において、メモリ６内に設けたデイスク
リプタ１，４−１は、次デイスクリプタ１−１、
チエインビツト２−１、およびDMAデイスクリ
プタ３−１から構成されている。デイスクリプタ
２，４−２も同様である。また、デイスクリプタ
３，４−３は、新たに追加しようとするものであ
る。これらの各デイスクリプタ１，４−１ないし
４−３内に設けたDMAデイスクリプタ３−１，
３−２，３−３によつてポイントされるバツフア
１，２，３に格納されているデータが例えばＩ／
Ｏ機器にDMA転送される。
リプタ１，４−１は、次デイスクリプタ１−１、
チエインビツト２−１、およびDMAデイスクリ
プタ３−１から構成されている。デイスクリプタ
２，４−２も同様である。また、デイスクリプタ
３，４−３は、新たに追加しようとするものであ
る。これらの各デイスクリプタ１，４−１ないし
４−３内に設けたDMAデイスクリプタ３−１，
３−２，３−３によつてポイントされるバツフア
１，２，３に格納されているデータが例えばＩ／
Ｏ機器にDMA転送される。
次デイスクリプタ１−１，１−２，１−３は、
次に実行すべきものをポイントするアドレスが
夫々格納されている。
次に実行すべきものをポイントするアドレスが
夫々格納されている。
チエインビツト２−１，２−２，２−３は、次
デイスクリプタ１−１，１−２，１−３によつて
ポイントされるものを処理すべきか否かの状態を
夫々表している。
デイスクリプタ１−１，１−２，１−３によつて
ポイントされるものを処理すべきか否かの状態を
夫々表している。
最終ポイントレジスタ５は、最後に実行するデ
イスクリプタをポイントするものである。
イスクリプタをポイントするものである。
DMAC７は、各種DMA制御に関する処理を実
行するものである。
行するものである。
第１図を用いて説明した構成を採用し、ホスト
（CPU）８が新たなデイスクリプタを追加しよう
とする場合、第１に、例えば第１図に示すデイス
クリプタ３，４−３をメモリ６中に準備する。
（CPU）８が新たなデイスクリプタを追加しよう
とする場合、第１に、例えば第１図に示すデイス
クリプタ３，４−３をメモリ６中に準備する。
第２に、新たに設けたデイスクリプタ３，４−
３をポイントするアドレスを、最終ポイントレジ
スタ５によつてポイントされる最終デイスクリプ
タ２，４−２内の次デイスクリプタ１−２に格納
する。
３をポイントするアドレスを、最終ポイントレジ
スタ５によつてポイントされる最終デイスクリプ
タ２，４−２内の次デイスクリプタ１−２に格納
する。
第３に、最終デイスクリプタ２，４−２内に設
けたチエインビツト２−２を“１”にセツトす
る。
けたチエインビツト２−２を“１”にセツトす
る。
第４に、ホスト８は、DMAC７に対してチエ
インリスタートコマンドを発行する。
インリスタートコマンドを発行する。
第５に、チエインリスタートコマンドの通知を
受けたDMAC７は、最終デイスクリプタあるい
はそれ以前のチエインによつて連結されているデ
イスクリプタによつて指定される処理を実行中の
場合には、当該発行されたチエインリスタートコ
マンドを無視する。これは、未だ最終デイスクリ
プタ例えばデイスクリプタ２，４−２の処理が終
了していないので、この最終デイスクリプタ２，
４−２を単に書き替えるのみで、追加されたデイ
スクリプタ３，４−３が最終デイスクリプタ２，
４−２の次に処理されるからである。一方、最終
デイスクリプタ２，４−２によつて指定される処
理が終了し、待機中の場合には、最終ポイントレ
ジスタ５が最終デイスクリプタ２，４−２のアド
レスを保持しているので、この最終ポイントレジ
スタ５によつてポイントされる最終デイスクリプ
タ２，４−２内に設けたチエインビツト２−２が
“１”であることを確認した後、次デイスクリプ
タ１−２に格納されているアドレスにつてポイン
トされるデイスクリプタ３，４−３によつて指定
される処理を実行する。
受けたDMAC７は、最終デイスクリプタあるい
はそれ以前のチエインによつて連結されているデ
イスクリプタによつて指定される処理を実行中の
場合には、当該発行されたチエインリスタートコ
マンドを無視する。これは、未だ最終デイスクリ
プタ例えばデイスクリプタ２，４−２の処理が終
了していないので、この最終デイスクリプタ２，
４−２を単に書き替えるのみで、追加されたデイ
スクリプタ３，４−３が最終デイスクリプタ２，
４−２の次に処理されるからである。一方、最終
デイスクリプタ２，４−２によつて指定される処
理が終了し、待機中の場合には、最終ポイントレ
ジスタ５が最終デイスクリプタ２，４−２のアド
レスを保持しているので、この最終ポイントレジ
スタ５によつてポイントされる最終デイスクリプ
タ２，４−２内に設けたチエインビツト２−２が
“１”であることを確認した後、次デイスクリプ
タ１−２に格納されているアドレスにつてポイン
トされるデイスクリプタ３，４−３によつて指定
される処理を実行する。
以上説明したステツプにより、新たなデイスク
リプタを容易に追加することが可能となる。
リプタを容易に追加することが可能となる。
第１図は本発明の１実施例構成図、第２図およ
び第３図は本発明の動作フローチヤートを示す。
び第３図は本発明の動作フローチヤートを示す。
第２図および第３図図示フローチヤートを用い
て第１図図示構成の動作を詳細に説明する。
て第１図図示構成の動作を詳細に説明する。
第２図図中は、新しいデイスクリプタを用意
する状態を示す。これは、第１図に示すメモリ６
中にチエインに追加しようとする新たなデイスク
リプタ例えばデイスクリプタ３，４−３を図示の
ように用意することを意味している。
する状態を示す。これは、第１図に示すメモリ６
中にチエインに追加しようとする新たなデイスク
リプタ例えばデイスクリプタ３，４−３を図示の
ように用意することを意味している。
図中は、最終デイスクリプタの次のデイスク
リプタのアドレスフイールドを新しいデイスクリ
プタのアドレスとする状態を示す。これは、第１
図図中最後のデイスクリプタ２，４−２内に設け
た次デイスクリプタ１−２によつてポイントされ
るアドレスにデイスクリプタ３，４−を設けるこ
とを意味している。
リプタのアドレスフイールドを新しいデイスクリ
プタのアドレスとする状態を示す。これは、第１
図図中最後のデイスクリプタ２，４−２内に設け
た次デイスクリプタ１−２によつてポイントされ
るアドレスにデイスクリプタ３，４−を設けるこ
とを意味している。
図中は、最終デイスクリプタのチエインビツ
トをONとする状態を示す。これは、最終デイス
クリプタ２，４−２内に設けたチエインビツト２
−２に“１”をセツトする状態を示す。
トをONとする状態を示す。これは、最終デイス
クリプタ２，４−２内に設けたチエインビツト２
−２に“１”をセツトする状態を示す。
図中は、DMAC７に対してホスト８が、チ
エインリスタートコマンドを発行する状態を示
す。
エインリスタートコマンドを発行する状態を示
す。
第３図図中は、第２図図中ないしの処理
が終了した状態を示す。
が終了した状態を示す。
図中は、最終デイスクリプタのチエインビツ
トはONか否かを判別する状態を示す。これは、
第１図図中デイスクリプタ２，４−２内に設けた
チエインビツト２−２がONか否かを判別するこ
とを意味している。YESの場合には、図中を
実行する。尚、最終デイスクリプタがチエインビ
ツトがONか否かを調べる理由は、ホスト８が
DMAC７に対してチエインリスタートコマンド
を発行するのが遅れ、デイスクリプタ３，４−３
まで処理が進み、最終ポイントレジスタ５がデイ
スクリプタ３，４−３をポイントしている時に誤
つてチエインを行う可能性があるためである（こ
の場合、デイスクリプタ３，４−３内に設けたチ
エインビツト２−３がOFFであれば、DMA処理
は停止する）。
トはONか否かを判別する状態を示す。これは、
第１図図中デイスクリプタ２，４−２内に設けた
チエインビツト２−２がONか否かを判別するこ
とを意味している。YESの場合には、図中を
実行する。尚、最終デイスクリプタがチエインビ
ツトがONか否かを調べる理由は、ホスト８が
DMAC７に対してチエインリスタートコマンド
を発行するのが遅れ、デイスクリプタ３，４−３
まで処理が進み、最終ポイントレジスタ５がデイ
スクリプタ３，４−３をポイントしている時に誤
つてチエインを行う可能性があるためである（こ
の場合、デイスクリプタ３，４−３内に設けたチ
エインビツト２−３がOFFであれば、DMA処理
は停止する）。
図中は、デイスクリプタ２，４−２内に設け
た次デイスクリプタ１−２のフイールドに格納さ
れた内容を読む状態を示す。これは、最終デイス
クリプタ２，４−２の次に追加された新たなデイ
スクリプタ３，４−３をポイントするアドレスを
読み出すことを意味している。
た次デイスクリプタ１−２のフイールドに格納さ
れた内容を読む状態を示す。これは、最終デイス
クリプタ２，４−２の次に追加された新たなデイ
スクリプタ３，４−３をポイントするアドレスを
読み出すことを意味している。
図中は、次デイスクリプタに対する処理を行
う状態を示す。これは、新たに追加したデイスク
リプタ３，４−３によつて指定される処理を実行
することを意味している。
う状態を示す。これは、新たに追加したデイスク
リプタ３，４−３によつて指定される処理を実行
することを意味している。
図中は、チヤネルがチエインリスタートコマ
ンドを待機している状態を示す。
ンドを待機している状態を示す。
図中は、チヤネルにチエインリスタートコマ
ンドが通知された状態を示す。そして、図中以
下を繰り返し実行する。
ンドが通知された状態を示す。そして、図中以
下を繰り返し実行する。
以上説明したように、最終デイスクリプタをポ
イントする最終ポイントレジスタ５を設け、追加
しようとするデイスクリプタを準備しかつ最後の
デイスクリプタが当該追加したデイスクリプタを
ポイントするようにアドレスをセツトすると共に
チエインビツトをONにセツトした後、ホスト８
がDMAC１７に対してチエインリスタートコマ
ンドを発行するのみで、DMAC７は、追加した
新たなデイスクリプタを処理することができる。
イントする最終ポイントレジスタ５を設け、追加
しようとするデイスクリプタを準備しかつ最後の
デイスクリプタが当該追加したデイスクリプタを
ポイントするようにアドレスをセツトすると共に
チエインビツトをONにセツトした後、ホスト８
がDMAC１７に対してチエインリスタートコマ
ンドを発行するのみで、DMAC７は、追加した
新たなデイスクリプタを処理することができる。
以上説明したように、本発明によれば、チヤネ
ルに最終デイスクリプタをポイントする最終ポイ
ンタを設けると共に、追加しようとする新たなデ
イスクリプタを準備し、通知されたチエインリス
タートコマンドを契機として、チエインしたデイ
スクリプタによつて指示される処理を実行中の場
合には、当該チエインリスタートコマンドを無視
し、当該新たなデイスクリプタを処理し、一方最
終ポイントレジスタによつてポイントされている
デイスクリプタの位置に待機中の場合には、最終
ポイントレジスタによつてポイントされている最
終デイスクリプタ内に設けたチエインビツトが
“１”であることを確認した後、新たに設けたデ
イスクリプタによつて指示される処理を実行する
よう制御しているため、チエインされたDMAコ
マンドに対するコマンド追加をチヤネルの状態に
依存せず、単一かつ簡単な手順を用いて行うこと
ができる。
ルに最終デイスクリプタをポイントする最終ポイ
ンタを設けると共に、追加しようとする新たなデ
イスクリプタを準備し、通知されたチエインリス
タートコマンドを契機として、チエインしたデイ
スクリプタによつて指示される処理を実行中の場
合には、当該チエインリスタートコマンドを無視
し、当該新たなデイスクリプタを処理し、一方最
終ポイントレジスタによつてポイントされている
デイスクリプタの位置に待機中の場合には、最終
ポイントレジスタによつてポイントされている最
終デイスクリプタ内に設けたチエインビツトが
“１”であることを確認した後、新たに設けたデ
イスクリプタによつて指示される処理を実行する
よう制御しているため、チエインされたDMAコ
マンドに対するコマンド追加をチヤネルの状態に
依存せず、単一かつ簡単な手順を用いて行うこと
ができる。
第１図は本発明の１実施例構成図、第２図およ
び第３図は本発明の動作フローチヤート、第４図
は従来のDMAチエイン制御方式の動作説明図を
示す。 図中、１−１ないし１−３は次デイスクリプ
タ、２−１ないし２−３はチエインビツト、３−
１ないし３−３はDMAデイスクリプタ、４−１
ないし４−３はデイスクリプタ、５は最終ポイン
トレジスタ、６はメモリ、７はDMAC、８はホ
スト（CPU）を表す。
び第３図は本発明の動作フローチヤート、第４図
は従来のDMAチエイン制御方式の動作説明図を
示す。 図中、１−１ないし１−３は次デイスクリプ
タ、２−１ないし２−３はチエインビツト、３−
１ないし３−３はDMAデイスクリプタ、４−１
ないし４−３はデイスクリプタ、５は最終ポイン
トレジスタ、６はメモリ、７はDMAC、８はホ
スト（CPU）を表す。
Claims (1)
- 【特許請求の範囲】 １ チエインされたデイスクリプタを参照して制
御を行うDMAチエイン制御方式において、 次に実行すべきデイスクリプタをポイントする
次デイスクリプタポインタ１、次のデイスクリプ
タにチエインしているか否かを表すチエインビツ
ト２、および処理すべき情報を記述したDMAデ
イスクリプタ３を備えた夫々のデイスクリプタ４
と、 最終デイスクリプタをポイントする最終ポイン
トレジスタ５とを備え、 追加しようとする新たなデイスクリプタ４を準
備し、この新たなデイスクリプタ４をチエインし
ようとする最終デイスクリプタ内に設けた次デイ
スクリプタポインタ１を当該新たなデイスクリプ
タ４をポイントするようにセツトすると共にチエ
インビツト２を“１”にセツトし、チヤネルに対
して発行されたチエインリスタートコマンドを契
機として、いずれかのチエインしたデイスクリプ
タによつて指示される処理を実行中の場合には、
当該チエインリスタートコマンドを無視し、当該
新たなデイスクリプタを処理し、一方最終ポイン
トレジスタ５によつてポイントされているデイス
クリプタの位置に待機中の場合には、最終ポイン
トレジスタ５によつてポイントされているデイス
クリプタ４内に設けたチエインビツト２が“１”
であることを確認した後、新たに設けたデイスク
リプタによつて指示される処理を実行するよう制
御することを特徴とするDMAチエイン制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26038285A JPS62119657A (ja) | 1985-11-20 | 1985-11-20 | Ｄｍａチエイン制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26038285A JPS62119657A (ja) | 1985-11-20 | 1985-11-20 | Ｄｍａチエイン制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62119657A JPS62119657A (ja) | 1987-05-30 |
| JPH0260015B2 true JPH0260015B2 (ja) | 1990-12-14 |
Family
ID=17347143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26038285A Granted JPS62119657A (ja) | 1985-11-20 | 1985-11-20 | Ｄｍａチエイン制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62119657A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7484016B2 (en) * | 2004-06-30 | 2009-01-27 | Intel Corporation | Apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine |
-
1985
- 1985-11-20 JP JP26038285A patent/JPS62119657A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62119657A (ja) | 1987-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317799B1 (en) | Destination controlled remote DMA engine | |
| US5794072A (en) | Timing method and apparatus for interleaving PIO and DMA data transfers | |
| US6889266B1 (en) | Method for delivering packet boundary or other metadata to and from a device using direct memory controller | |
| JPH07225727A (ja) | 計算機システム | |
| JPH0260015B2 (ja) | ||
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| JPS581454B2 (ja) | 入出力制御方式 | |
| US5640598A (en) | Data transfer processing system | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP3259193B2 (ja) | アダプタ制御方式 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JP2524620B2 (ja) | 入出力制御方法 | |
| JPH0337220B2 (ja) | ||
| JPS6113617B2 (ja) | ||
| JPS638506B2 (ja) | ||
| JPH0318144A (ja) | Ｌａｎアダプタ | |
| JPH0424733B2 (ja) | ||
| JPS63113749A (ja) | チヤネル装置 | |
| JPS6223342B2 (ja) | ||
| JPH03152647A (ja) | 割込み制御方式 | |
| JPS62168246A (ja) | メモリ書込み制御方式 | |
| JP2005078483A (ja) | Ｆｉｆｏメモリ制御装置およびｆｉｆｏメモリ装置の制御方法 | |
| JPH01234957A (ja) | Ｄｍａ制御方法及び装置 | |
| JPH04286799A (ja) | Ｐｒｏｍプログラマ装置 | |
| JPS581455B2 (ja) | 入出力制御方式 |