JPH03152647A

JPH03152647A - 割込み制御方式

Info

Publication number: JPH03152647A
Application number: JP29158489A
Authority: JP
Inventors: Yukari Misawa; 三沢　ゆかり; Katsumi Miura; 勝己三浦
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-11-08
Filing date: 1989-11-08
Publication date: 1991-06-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、割込み制御方式に関する。

〔従来の技術〕

ＤＭＡは、ＣＰＵを介さずに直接メモリとメモリ間また
はメモリとＩ１０デイバイス間のデータ転送（ＤＭＡ転
送）をする周辺機能であり、ＤＭＡコントローラ内に格
納されたＤＭＡ転送の転送元であるソース側のアドレス
（以下、ソースアドレスと記す）、ＤＭＡ転送の転送先
であるデスティネーション側の７ドレス（以下、デステ
ィネーションアドレスと記す）、ＤＭＡ転送回数、ＤＭ
Ａ制御情報（ＤＭＡ転送モード、ＤＭＡ転送方向、ＤＭ
Ａ許可・禁止等）のＤＭＡ処理情報に基づいてＤＭＡ転
送を行なう、ＤＭＡコントローラは、■ブロック分の転
送に際し、メモリアドレスを次々のインクリメント又は
ディクリメントするため、メモリ中のデータは、連続し
たアドレスに配置される必要がある。ＤＭＡ転送をする
データが、メモリ内のアドレスの連続しないデータブロ
ックに用意さｈている場合は、データブロック毎に、そ
のブロックの転送に必要なりＭＡ処理情報をＤＭＡコン
トローラに設定するという手段が通常とられる。

以下、図面を参照しながら、従来の処理方法を説明する
。第２図は、ＤＭＡコントローラを含む従来の情報処理
装置のブロック図である。情報処理装置２００は、中央
処理装置（以下、ＣＰＵと記ス）部２０１とメモリ２０
４とＤＭＡコントローラ１０２から構成されており、Ｃ
ＰＵ部２０１、メモリ部２０４、ＤＭＡコントローラ１
０２は外部バス１１９で接続されている。さらに、ＣＰ
Ｕ部２０１は、ＤＭＡコントローラ１０２からの割込み
要求１２０の受は付は制御をする割込み要求制御部２０
３、割込み要求制御部２０３から発生する割込み処理実
行指示信号２０５による処理制御を含む実行制御部２０
２、実行中の命令の格納先アドレスを指定するプログラ
ム・カウンタ（以下、ＰＣと記す）１０９、ＣＰＵ部の
動作状態を示すプログラム・ステータス・ワード（以下
、ＰＳＷと記す）１０８、算術論理演算機能を持つ演算
処理部１０４、汎用レジスタ１０７、データを転送する
内部バス１１１から構成されている。

ＤＭＡコントローラ１０２は、転送回数を格納するカウ
ントレジスタ１１４、ＤＭＡの各種制御情報を格納する
コントロールレジスタ１１６．　ソースアドレスレジス
タ１１７とデスティネーシ１ンアドレスを格納するデステ
ィネーションアドレスレジスタ１１８から構成されるア
ドレスレジスタ１１５から構成される。ここで、メモリ
部２０４のメモリマツプは、第３図に示すように、プロ
グラム領域ｐ、データ領域ｄ、退避領域ＳのはかにＤＭ
Ａ転送のための連続しないデータブロックａ、ｂ、ｃ、
ａｂ’、ｃ’に割り当てられているとする。

次に、３つのデータブロックａ、ｂ、ｃのＤＭＡ転送動
作及びそれに伴う割込み処理動作について説明する。

（１）　　初期設定として、ソフトウェアにより、ＤＭ
Ａコントローラ１０２のソースアドレスレジスタ１１７
に第１の転送元であるブロックａの開始アトＬ／スＡを
、デスティネーションアドレスレジスタ１１８に第１の
転送先であるブロックａ′の開始アドレスＡ′を、カウ
ントレジスタ１１４にブロックａのデータ数（転送回数
）ｌを、フントロールレジスタ１１６にＤＭＡ転送モー
ド、ＤＭＡ転送方向等の制御情報を設定する。尚、コン
トロールレジスタ１１６のＤＭＡ転送モード、ＤＭＡ転
送方向等の制御情報は、−度設定したら、以降、ＤＭＡ
転送を繰り返す際に、制御情報を変えない限りは、再設
定は不要である。

（２）　　ソフトウェアでコントロールレジスタ１１６
のＤＭＡ許可・禁止の制御情報をＤＭＡ許可状態に設定
し、ＣＰＵ２０１はメインルーチンでの処理を中断し、
ＤＭＡ転送が起動される。ＤＭＡ転送が起動されると、
ＤＭＡコントローラ１０２は、ＤＭＡコントローラ１０
２内のソースアドレスレジスタ１１７に設定されている
アドレスＡに格納さｈているデータをＤＭＡコントロー
ラ１０２内のデスティネーションアドレスレジスタ１１
８に設定さｈているアドレスＡ′に転送する。そして、
１回の転送毎にＤＭＡコントローラ１０２は、カウント
レジスタ１１４を１ずつデクリメントする。

ｔ？、：、ＤＭＡコントローラ１０２は、コントロール
レジスタ１１６の制御情報に応じ、ソースアドレスレジ
スタ１１７、デスティネーションアドレスレジスタ１１
８を更新する。この時ＣＰＵ２０１はバスホールド状態
となっており、中断した時の状態を保持している。

（３）カウントレジスタ１１４が０になるとＤＭＡ転送
が終了し、ＤＭＡコントローラ１０２は、割込み要求１
２０を発生する。

（４）ＤＭＡコントローラ１０２から割込み要求１２０
が発生すると、割込み要求制御部２０３は、受は付は可
能であれば、割込み処理実行指示信号２０５をアクティ
ブにする。

（５）実行制御部２０２は、割込み処理実行指示信号２
０５がアクティブになったことを検知すると、ＰＣ１０
９、ＰＳＷｌｏｇの内容をメモリ２０４内の退避領域２
に退避するよう制御する。

（６）割込み処理プログラムは、メモリ２０４内のプロ
グラム領域ｐに記憶されている。実行制御部２０２は、
その割込み処理プログラムの格納先アドレスをＰＣ１０
９に書込み、割込み処理プログラムを実行する。

（７）割込み処理プログラムでは、まず最初に、割込み
処理プログラム内で使用する汎用レジスタ１０７の内容
をメモリ２０４内の退避領域Ｓに退避する。

（８）次に、割込み処理プログラムは、次のＤＭＡ転送
を行なうかどうかを判断する。

（９）次のＤＭＡ転送を行なうと判断したら、割込み処
理プログラムで、ＤＭＡコントローラ１０２のソースア
ドレスレジスタ１１７に第２の転送元であるブロックｂ
の開始アドレスＢを、デスティネーションアドレスレジ
スタ１１５に第２の転送先であるブロックｂ′の開始ア
ドレスＢ′を、カウントレジスタ１１４にブロックｂの
データ数（転送回数）ｍを設定する。

Ｑ［ｌ）ＤＭＡコントローラ１０２の設定が終ると、割
込み処理プログラムは、メモ！Ｊ２０４内の退避領域Ｓ
に退避していた汎用レジスタの元の値を再び汎用レジス
タ１０７に設定する。

０１）割込み処理プログラムの最後に、割込み処理から
復帰する命令を実行することで、実行制御部２０２は、
メモ！Ｊ２０４内の退避領域Ｓから、退避していたＰＣ
，ＰＳＷの元の値を読み出して、再びＰＣＩ　Ｏ９，Ｐ
ＳＷＩＯ８に設定する。

０リ　ブロックｂのＤＭＡ転送を（２）、　（３）と同
様に起動、終了すると、ＤＭＡコントローラ１０２が割
込み要求１２０を発生する。

（１■　（４）から００と同様の割込み動作をし、割込
み処理プログラムによりＤＭＡコントローラ１０２のソ
ースアドレスレジスタ１１７に第３の転送元であるブロ
ックＣの開始アドレスＣを、デスティネーションアドレ
スレジスタ１１５に第３の転送先であるブロックＣ′の
開始アドレスＣ′を、カウントレジスタ１１４にブロッ
クＣの転送回数ｎを設定する。

０４）更に、ブロックＣのＤＭＡ転送を（２）、　（３
）と同様に起動、終了すると、ＤＭＡコントローラ１０
２が割込み要求１２０を発生する。

０５）　　（４）から（７）と同様の処理を行なう。

（１０割込み処理プログラムで、次のＤＭＡ転送を行な
わないと判断したら、ＤＭＡコントローラの再設定をせ
ずに、（１０）、（１０と同様に割込み処理プログラム
は、メモリ２０４内の退避領域Ｓに退避していた汎用レ
ジスタの元の値を再び汎用レジスタ１０７に設定する。

そして、割込み処プログラムの最後に、割込み処理から
復帰する命令を実行することで、実行制御部２０２は、
メモリ２０４内の退避領域Ｓから、退避していたｐｃ、
ｐｓｗ。

元の値を読み出し、再びＰＣ１０９，ＰＳＷＩＯ８に設
定し、中断していたメインルーチンでの処理を続行する
。

以上のように、割込み処理プログラムでＤＭＡコントロ
ーラ１０２を再設定することにより、連続しない３つの
データブロックａ、ｂ、ｃのＤＭＡ転送を完了する。

〔発明が解決しようとする課題〕

上述した従来の情報処理装置は、１回のＤＭＡ転送終了
時の割込み要求により、毎回ソースアドレス、デスティ
ネーションアドレス、転送回数をソフトウェアでＤＭＡ
コントローラに設定している。このため、割込み処理の
起動の際には、そのたびにＰＣ，ＰＳＷ、汎用レジスタ
のメモリへの退避、また割込み処理の終了の際にも、Ｐ
Ｃ，ＰＳＷ、汎用レジスタの再設定等の処理をしなけれ
ばならない。従って、連続しないブロックのＤＭＡ転送
を多数行なう場合、その回数に比例して、割込み処理の
起動、終了の際のｐｃ、ｐｓｗ、汎用レジスタの退避、
再設定等を行なわなければならず処理に要する時間の割
合が増大する。さらに、データブロックが細分化されて
いる場合は、こうした退避、再設定が頻繁に発生するこ
とになり、プログラム全体の処理効率が著しく低下する
という欠点がある。

本発明の目的は、ＤＭＡ転送を多数行なう場合でも、割
込み処理の起動及び終了の際のＰＣ，ＰＳＷ、汎用レジ
スタの退避、再設定等を行なうことなく２回目以降のＤ
ＭＡ転送情報の設定が可能な割込み制御方式を提供する
ことにある。

〔課題を解決するための手段〕

本発明の割込み制御方式は、フログラムメモリにストア
されたプログラムを実行する中央処理装置と、前記中央
処理装置を介さずにデータ転送を行ない転送終了に伴っ
て割込み要求信号を発生するデータ転送制御手段とを備
え、前記中央処理装置は、マクロサービス処理を行なう
かどうかを指定する処理形態指定手段と、前記割込み要
求信号に応答して前記プログラムの実行を中断し、前記
処理形態指定手段がマクロサービス処理を指定した時は
当該中断した状態を保持したままマクロサービス°処理
を実行する実行手段とを有し、前記実行手段は所定のメ
モリにストアされたデータ転送処理制御情報を前記デー
タ転送制御手段に格納することを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の割込み制御方式を用いた情報処理装
置のブロック図である。情報処理装置１００は、ＣＰＵ
部１０１とメモリ部１０３とＤＭＡコントローラ１０２
から構成されており、ＣＰＵ部１０１．メモリ部１０３
、ＤＭＡコントローラ１０２は、外部バス１１９で接続
されている。ＣＰＵ　Ｉ　Ｏｌは実行すべきプログラム
のアドレスを示すフ゛ログラムカウンタ（ＰＣ）１０９
、プログラムメモリ１０３から読み出された命令がスト
アされる命令レジスタ（ＩＲ）１２５、ｌＲ１２５から
の信号によってＣＰＵ　ｉ　ｏ　を及びシステム全体の
動作を制御する実行制御部１０５、演算処理部１０４、
ＰＳＷ１０５、内蔵ＲＡＭｌｌ０および汎用レジスタ１
０７を有している。

ＣＰＵ部１０１内の割込み要求制御部１０６で行なうＤ
ＭＡ終了割り込み要求に対する制御方法には２種類ある
。一つは従来の割り込み制御であり、割り込みを受は付
けるとＰＣ１０９，ＰＳＷ１０８の退避を行なった後、
割り込み処理プログラムへ制御を渡すようＣＰＵ部１０
１を制御する方法である。２番目の制御方法は、割り込
みな受は付けてもＰＣ１０９，ＰＳＷ１０８の退避の制
御を行なわず、まず、内蔵ＲＡＭｌｌ０に予め設定され
た所定のデータを参照し、ＤＭＡ転送を繰り返すかどう
かを判断するよう制御する。そして、繰り返す場合は同
じく内蔵ＲＡＭｌｌ０に予め設定された所定のデータを
ＤＭＡコントローラ１０２内のレジスタにロードしてＤ
ＭＡ転送の起動をかけるよう制御する。一方、繰り返さ
ない場合はＰＣ１０９，ＰＳＷ１０８の退避を行なった
後、割り込み処理プログラムへ制御を渡すようＣＰＵ部
１０１を制御する。この２番目の制御方法を、マク−サ
ービスと呼び、内蔵ＲＡＭｌｌ０に設定される所定のデ
ータをマクロサービス制御データと呼ぶことにする。実
行制御部１０５はマイクロＲＯＭＩ　０５１と同ＲＯＭ
のアドレスを指すアドレスポインタ１０５２を有する。

マイクロＲＯＭ１０５１にはマクロサービス処理のため
のマイクロプログラムが格納されている。従来の割り込
み制御を選択するかマクロサービスを選択スるかは割込
み要求制御部１０６内の割込み形態フラグ１１２に設定
する。割込み形態フラグ１１２をセット（１に設定）す
るとマクロサービスを行なうよう制御し、リセッ）　（
０に設定）すると従来の割り込み制御を行なうよう制御
する。

次に、内蔵ＲＡＭＩ　１０に設定されるマクロサービス
制御データ形式を第４図を用いて説明する。第４図中の
、ｖ、ｗ、ｘ、ｙ、ｚ、ｗ’Ｘ’、Ｙ’、Ｚ’、Ｗ”）
ｔすべて内蔵ＲＡＭ１ｌＯ内のアドレスである。所定の
アドレスＶにはマクロサービス制御情報ｗへのポインタ
（アドレス）が。

制御データアドレスＶという名前で格納されている。マ
クロサービス制御情報ｗ、ｗ、Ｗ″ノ最上位ビットには
マクロサービスが次のＤＭＡ転送の起動設定を行なうか
否かの情報が設定されており、次のＤＭＡ転送の起動設
定を行なう場合にはｌが、行なわない場合にはＯが設定
される。第４図中では、マクロサービス制御情報ＷとＷ
′には１が設定されているので、次のＤＭＡ転送の起動
が行なわれ、マクロサービス制御情報Ｗ″にはＯが設定
されているので、次のＤＭＡ転送の起動が行なわれない
。なお、マクロサービス制御情報Ｗ、　ＷＷ″は任意の
アドレスｗ、ｗ’、ｗ”に格納されてよい。ソースアド
レスｘ、ｘ’、デスティネーションアドレスｙ、ｙ’、
転送口ｉｚ、ｚ’はマクロサービスが次のＤＭＡ転送の
起動に先だってＤＭＡコントローラ内にロードする。ソ
ースアドレスｘ、デスティネーションアドレスｙ、転送
回数２の格納されるアドレスＸ、Ｙ、ＺはアドレスＷに
連続している。同じく、ソースアドレスｘ′、デスティ
ネーショアトレスｙ′、転送回数２′の格納されるアド
レスＸ’、Ｙ’、Ｚ’はアドレスＷ′に連続している。

なお、このマクロサービス制御データ形式は一例を示す
ものであり、第４図の形式をとる必要はなく、また内蔵
ＲＡＭに配置される必要もない。

ＣＰＵ部１０１のその他の構成、ＤＭＡコントローラ１
０２、メモ！Ｊ１０３は、従来例と同様のため、ここで
はその説明を省略する。

次に、ＤＭＡマクロサービスを使用しての、連続しない
３つのデータブロックａ、ｂ、ｃのＤＭＡ転送動作及び
それに伴う割込み処理動作について説明する。

（１）初期設定として、ソフトウェアにより、ＤＭＡコ
ントローラ１０２のソースアドレスレジスタ１１７に第
１の転送元であるブロックａの開始アドレスＡを、デス
ティネーションアドレスレジスタ１１８に第１の転送先
であるブロックａ′の開始アドレスＡ′をカウントレジ
スタ１１４にブロックａのデータ数（転送回数）ｌを、
コントロールレジスタ１１６にＤＭＡ転送モード、ＤＭ
Ａ転送方向等の制御情報を設定する。また、本例ではマ
クロサービスを行なうため、割込み形態フラグ１１２は
、■に設定する。尚、コントロールレジスタ１１６のＤ
ＭＡ転送モード、ＤＭＡ転送方向は、−度設定したら、
以降、ＤＭＡ転送を繰り返す際に、制御情報を変えない
限りは、再設定は不要である。

（２）　　ソフトウェアにより、内蔵ＲＡＭｌｌ０の制
御データアドレスＶに第２のブロックｂのマクロサービ
ス制御情報Ｗが設定されているアドレスＷを、マクロサ
ービス制御情報Ｗに１を、ソースアドレスＸに第２の転
送元であるブロックｂの開始アドレスＢを、デスティネ
ーションアドレスｙに第２の転送先であるブロックｂ′
の開始アドレスＢ′を、転送回数２にブロックｂの転送
回数ｍを設定する。

（３）　　（２）と同様にソフトウェアにより、第３の
ブロックＣのマクロサービス制御データをマクロサービ
ス制御情報ｗ′、ソースアドレスＸ　’　、デスティネ
ーションアドレスｙ′、転送回数２′に設定する。

（４）第３のブロックＣでＤＭＡ転送が終了するため、
マクロサービス制御情報Ｗ″に０を設定する。

（５）　　ソフトウェアにより、コントロールレジスタ
１１６のＤＭＡ許可・禁止の制御情報をＤＭＡ転送許可
状態に設定し、ＤＭＡ転送を起動する。本例のＤＭＡ転
送は、メモリからメモリへのブロック転送で、転送中、
ＣＰＵ　１０１は、バス・ホールド状態になっている。

ＤＭＡコントローラ１０２は、ＤＭＡ転送を起動すると
、ＤＭＡコントローラ１０Ｚ内のソースアドレスレジス
タ１１７に設定されているアドレスに格納されているデ
ータをＤＭＡコントローラ１０２内のデスティネーショ
ンアドレスレジスタ１１８に設定されているアドレスに
転送する。そして、１回のデータ転送毎にカウントレジ
スタ１１４を１ずつデクリメントする。また、フントロ
ールレジスタ１１６の制御情報に応じ、ソースアドレス
レジスタ１１７、デスティネーションアドレスレジスタ
１１８を更新する。

（６）カウントレジスタ１１４が０になるとＤＭＡ転送
が終了し、ＤＭＡコントローラ１０２は、割込み要求１
２０を発生する。

（７）ＤＭＡコントローラ１０２から、割込み要求１２
０が発生すると、割込み要求制御部１０６は、受は付は
可能であれば、割込み処理実行指示信号１１３を発生す
ると共に割込み形態フラグ１１２が１であるため、マク
ロサービス実行指示信号１２１をアクティブにする。

（８）割り込み要求制御部１０６はレジスタ１２２内の
マクロサービス処理コードをバスを介してｌＲ１２５に
設定する。マクロサービス処理コードが実行制御部１０
５に供給される結果、マイク１＝’ＲＯＭ１０５１に格
納されているマイクロプログラムの先頭アドレスがアド
レスポインタ１０５２に設定され、マクロサービス処理
が起動される。

マクロサービスが起動さｈると、第６図に示すフローチ
ャートに従って処理が行なわれる。すなわち、内蔵ＲＡ
Ｍｌｌ０内の制御データアドレスＶに格納されているア
ドレスＷの内容、つまりマクロサービス制御情報Ｗが１
であることから、次のＤＭＡ転送のため、アドレスＷの
次のアドレスＸに設定されているソースアドレスｘをＤ
ＭＡコントローラ１０２内のソースアドレスレジスタ１
１７に、またアドレスＸの次のアドレスＹに設定されて
いるデスティネーションアドレスｙのＤＭＡコントロー
ラ１０２内のデスティネーションアドレスレジスタ１１
８に、さらにアドレスＹの次のアドレス２に設定されて
いる転送回数２をＤＭＡコントローラ１０２内のカウン
トレジスタ１１４に格納する。また、２回目のマクロサ
ービスを行なうときのために、アドレスＷ″を制御デー
タアドレスＶに設定する。

（９）ＣＰＵＩＯＩ自身又はＩｌｏ等からのＤＭＡ転送
要求があると、第２のブロックｂのＩ）ＭＡ転送を（５
）、　＜６）と同様に起動、終了すると、ＤＭＡコント
ローラ１０２が、割込み要求１２０を発生する。

θ０）　　（７）から（８）と同様に実行制御部１０５
は、マクロサービスを起動すると、ＤＭＡフントローラ
１０２内のソースアドレスレジスタ１１７に内蔵ＲＡＭ
ｌｌ０に設定されているソースアドレスＸ′を、ＤＭＡ
コントローラ１０２内のデスティネーションアドレスレ
ジスタ１１８に内蔵ＲＡＭ１１０に設定されているデス
ティネーションアドレスｙ′を、ＤＭＡコントローラ１
０２内のカウントレジスタ１１４に内蔵ＲＡＭＩ　１０
に設定されている転送回数２゛を格納し、最後に、内蔵
ＲＡＭｌｌ０内の制御データアドレスＶにアドレスＷ″
を設定する。

Ｑｌ）ＤＭＡ転送要求があり、第３のブロックＣのＤＭ
Ａ転送を（５）、　（６）と同様に起動、終了すると、
ＤＭＡコントローラ１０２が、割込み要求１２０を発生
する。

（Ｊ７Ｊ　　（７）と同様に実行制御部１０５は、マク
ロサービスを起動するよう制御する。

（１３実行制御部１０５は、マクロサービスを起動して
、内蔵ＲＡＭＩ　Ｉ　Ｏ内の制御データアドレスＶに格
納されているアドレスＷ″の内容、つまりマクロサービ
ス制御情報Ｗ″がＯであることから次のＤＭＡ転送はな
いことを認識し、実行制御部１０５は、従来の割込み処
理によりＰＣ１０９゜ＰＳＷ１０８の内容をメモリ１０
３内の退避領域Ｓに格納する。

０句　次に、実行制御部１０５は、メモリ１０３内のプ
ログラム領域ｐに記憶されている割込み処理プログラム
の格納先アドレスをＰＣ１０９に書込み、割込み処理プ
ログラムを起動する。そして、割込み処理プログラムに
より割込み処理から復帰する命令を実行することで、メ
モリ１０３内の退避領域Ｓから、退避していたｐｃ、ｐ
ｓｗの元の値を読み出し、再びＰＣ１０９，ＰＳＷ１０
８に設定するよう制御する。

以上のように、本実施例によれば、マクロサービスでＤ
ＭＡコントローラ１０２を再設定することにより、割込
み処理起動の際のＰＣ，ＰＳＷ。

汎用レジスタの退避再設定等の処理をすることなく連続
しない３つのデータブＯｙりａ、ｂ、ｃのＤＭＡ転送を
完了することが可能になる。

第５図は、本発明の割込み処理方式を用いた情報処理装
置内の内蔵ＲＡＭの第２の実施例のメモリマツプである
。第２の実施例は、ＣＰＵ部１０１内の内蔵ＲＡＭＩ　
１０内に設定するマクロサービス制御データ形式が違う
だけで、その他の構成は、ｍｌの実施例と同様のため、
ここでは、プロ、り図及びその説明を省略する。第５図
を用いて、内ｆｉＲＡＭ１１０に設定されるマクロサー
ビス制御データ形式を説明する。第５図中の、Ｉ、Ｉ’
Ｊ、にはすべて内蔵ＲＡＭｌｌ０内のアドレスである。

このうち、アドレスＩ、Ｉ’Ｉ’は、固定されているが
、Ｊ、には任意である。ポインタｉ、ｉ’、ｉ″の最上
位ビットには、次にＤＭＡ転送の起動を行なうか否かの
情報が設定されており、次のＤＭＡ転送の起動を行なう
場合にはｌが、行なわない場合にはＯが設定される。第
５図中では、ポインタｉ、ｉ’の最上位ビットには１が
設定されているので、次のＤＭＡ転送の起動が行なわれ
、ポインタｉ″の最上位ビットには０が設定されている
ので、次のＤＭＡ転送が行なわれない。また、ポインタ
ｉ、ｉ′のそれ以外のビットには、ソースアドレスｊ、
にへのポインタ（アドレス）が格納されている。なお、
ポインタｉ″のように、最上位ビットが０の場合には、
次のＤＭＡ転送の起動を行なわないため、残りのビット
は不定で良い。

ソースアドレスｊ、に、デスティネーションアドレスｊ
’＋　ｋ’、転送回数ｊ’＋　ｋ″は、マクロサービス
が、次のＤＭＡ転送の起動に先立ってＤＭＡコントロー
ラ内にロードする。ソースアドレスｊ１デスティネーシ
ョンアドレスｊ′、転送回数ｊ″は、アドレスＪから始
る連続したアドレスに設定されており、同じく、ソース
アドレスに１デステイネーシヨンアドレスに′、転送回
数に″は、Ｋから始る連続したアドレスに設定されてい
る。なお、このマクロサービス制御データ形式は、第１
の実施例と同じく、−例を示すものであり、第５図の形
式をとる必要はなく、また内蔵ＲＡＭＩ　１０に配置さ
れる必要もない。

次に、第２の実施例の動作について説明する。

動作についても、第１の実施例と同様の箇所は省略する
。

（１）　　第１の実施例の（１）のＤＭＡコントローラ
１０２の初期設定処理を行なった後、内蔵ＲＡＭＩ　１
０の初期設定として、ソフトウェアにより、ポインタｉ
の最上位ビットに１を設定し、それ以外のビットに第２
のブロックｂのマクロサービス情報の設定光であるアド
レスＪを設定する。また、ポインタｉ′の最上位ビット
に１を設定し、それ以外のビットに第３のブロックＣの
マクロサービス情報の設定光であるアドレスＫを設定す
る。そして、ポインタｉ″の最上位ビットには０を設定
する。さらに、ソースアドレスｊに第２の転送元である
ブロックｂの開始アドレスＢを、デスティネーションｊ
′に第２の転送先であるブロックｂ′の開始アドレスＢ
′を、転送回数ｊ“にブロックｂの転送回数ｍを設定し
、ソースアドレスｋに第３の転送元であるブロックＣの
開始アドレスＣを、デスティネーションアドレスに′に
、第３の転送先であるブロックＣ′の開始アドレスＣ′
を、転送回数に″にブロックＣの転送回数ｎを設定する
。

（２）第１の実施例の（５）〜（７）と同様にして、Ｄ
ＭＡ転送が終了すると、割込み要求制御部１０６は、−
ｒクロザービスを起動するよう制御する。

（３）マクロサービスが起動されると、第７図に示すフ
ローチャートに従って処理が行なわれる。すなわち、内
蔵ＲＡＭｌｌ０内のアドレスエのデータを読み出し、ま
ず最初に、最上位ビットが１であることから次のＤＭＡ
転送を行なうことを認識し、ポインタｉに格納されてい
るアドレスＪに設定されているソースアドレスｊをＤＭ
Ａコントローラ１０２内のソースアドレスレジスタ１１
７に格納し、続くアドレスに設定されているデスティネ
ーションアドレスｊ′をＤＭＡコントローラ１０２内の
デスティネーションアドレスレジスタ１１８に格納し、
さらに続くアドレスに設定されている転送回数ｊ″をＤ
ＭＡコントローラ１０２内のカウントレジスタ１１４に
格納する。

（４）　　（２）と同様にＤＭＡ転送が終了すると、割
込み要求制御部１０６は、マクロサービスを起動するよ
う制御する。

（５）　　マクロサービスが起動されると、内蔵ＲＡＭ
１１０内のアドレス１′のデータを読み出し、最上位ビ
ットが１であることから次のＤＭＡ転送を行なうことを
認識し、３．と同様の処理により、ソースアドレスｋを
ソースアドレスレジスタ１１７に、デスティネーション
アドレスに′をデスティネーションアドレスレジスタ１
１８に、転送回数に＃をカウントレジスタ１１４に格納
する。

（６）　　（２）と同様にＤＭＡ転送が終了すると、割
込み要求制御部１０６は、マクロサービスを起動するよ
う制御する。

（７）マクロサービスが起動されると、内蔵ＲＡＭ１１
０内のアドレスＩ″のデータを読み出し、最上位ビー＞
　）が０であることから次のＤＭＡ転送を行なわないこ
とを認識し、第１の実施例の０３１．Ｑ４）と同様にし
て、通常の割込み処理により、ＤＭＡ処理を完了する。

以上のように、所定のアドレスにポインタをおくことに
より、マクロサービス制御データをブロック毎に自由な
アドレスに設定することができる。

〔発明の効果〕

以上説明したように本発明の割込み制御方式を用いた処
理装置では、ＤＭＡ終了割込みで、ソフトウェアを介在
させることなしに所定のマクロサービスを起動させ、２
回目以降のＤＭＡ転送情報の設定ができるようになり、
割込み処理起動の際のｐｃ、ｐｓｗ、汎用レジスタの退
避、割込み処理終了の際のＰＣ，ＰＳＷ、汎用レジスタ
の再設定等の処理がなくなった。これにより、次の効果
が得らｈる。割込み要求によるソフトウェア処理がない
ため、ｐｃ、ｐｓｗ、汎用レジスタの退避及び再設定な
どの処理に要する時間を削除することができる。また、
データブロックが細分化されても、ＣＰＵのソフトウェ
ア全体の処理効率を落とすことはない。更に、ハードウ
ェア的にも、ＤＭＡコントローラは、従来のものをその
まま使うことができ、システムの複雑化を招くおそれが
ない。又、マクロサービス制御データ形式は、メモリの
使用効率や要求される応答時間に応じて設定できる等、
自由度も高く、本発明は極めて柔軟に実現でき、かつ、
応用効果、も高い。

【図面の簡単な説明】

第１図は本発明を説明するためのブロック図、第２図は
従来例を説明するためのブロック図、第３図はメモリの
メモリマツプ、第４図は第１の実施例の内蔵ＲＡＭのメ
モリマツプ、第５図は第２の実施例の内蔵ＲＡＭのメモ
リマツプ、第６図は第１の実施例のマクロサービスのフ
ローチャート、第７図は第２の実施例のマクロサービス
のフローチャートである。１００．２００・・・・・・情報処理装置、１０１，２
０１・・・・・・ｃｐｔｒｉ、ｌ　０２−・・・・−Ｄ
ＭＡコントローラ、１０３．２０４・・・・・・メモリ
、１０４・・・・・・演算処理部、１０５．２０２・・
・・・・実行制御部、１０６，２０３・・・・・・割込
み要求制御部、１０７・・・・・・汎用レジスタ、１０
８・・・・・・プログラム・ステータス・ワード、１０
９・・・・・・プログラム・カウンタ、１１０・・・・
・・内蔵ＲＡＭ、１１１・・・・・・内部バス、１１２
・・・・・・割込み形態フラグ、１１３．２（１５・・
・・・・割込み処理実行指示信号、１１４・・・・・・
カウントレジスタ、１１５・・・・・・アドレスレジス
タ、１１６・・・・・・コントロールレジスタ、１１７
・・・・・・ソースアドレスレジスタ、１１８・・・・
・・デスティネーションアドレスレジスタ、１１９・・
・・・・外部バス、１２０・・・・・・割込み要求信号
、１２１・・・・・・マクロサービス実行指示信号。

Claims

【特許請求の範囲】

プログラムメモリにストアされたプログラムを実行する
中央処理装置と、前記中央処理装置を介さずにデータ転
送を行ない転送終了に伴って割込み要求信号を発生する
データ転送制御手段とを備え、前記中央処理装置は、マ
クロサービス処理を行なうかどうかを指定する処理形態
指定手段と、前記割込み要求信号に応答して前記プログ
ラムの実行を中断し、前記処理形態指定手段がマクロサ
ービス処理を指定した時は当該中断した状態を保持した
ままマクロサービス処理を実行する実行手段とを有し、
前記実行手段は所定のメモリにストアされたデータ転送
処理制御情報を前記データ転送制御手段に格納すること
を特徴とする割込み制御方式。