JPH03211687A - データ転送回路 - Google Patents
データ転送回路Info
- Publication number
- JPH03211687A JPH03211687A JP2007423A JP742390A JPH03211687A JP H03211687 A JPH03211687 A JP H03211687A JP 2007423 A JP2007423 A JP 2007423A JP 742390 A JP742390 A JP 742390A JP H03211687 A JPH03211687 A JP H03211687A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- program
- transfer
- address pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006467 substitution reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 108010074506 Transfer Factor Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロコンピュータ（以後、マイコンと記す
）のデータ転送回路に関するものである。
）のデータ転送回路に関するものである。
従来の技術
従来のデータ転送は、ソフトウェアと割り込み処理を組
み合わせていた。しかし、近年の状況は、大量のデータ
を転送する機会が増える傾向にある。そのため、効率的
なデータ転送はマイコン・システムの性能を左右する。
み合わせていた。しかし、近年の状況は、大量のデータ
を転送する機会が増える傾向にある。そのため、効率的
なデータ転送はマイコン・システムの性能を左右する。
以下、ソフトウェアと割り込み処理を組み合わせた従来
のデータ転送回路について第２図に示したブロック図を
参照して説明する。
のデータ転送回路について第２図に示したブロック図を
参照して説明する。
この回路は、中央処理装置（以下ＣＰＵと記す）■、割
り込み制御部２、プログラムメモリ３、スタック領域４
１を含んだデータメモリ４、周辺部５、データバス１０
０で構成され、ＣＰＵＩから割り込み処理中を示す信号
１０１、割り込み制御部２から割り込み処理を要求する
信号２０１および周辺部５から割り込み信号５０１がそ
れぞれ出力される。
り込み制御部２、プログラムメモリ３、スタック領域４
１を含んだデータメモリ４、周辺部５、データバス１０
０で構成され、ＣＰＵＩから割り込み処理中を示す信号
１０１、割り込み制御部２から割り込み処理を要求する
信号２０１および周辺部５から割り込み信号５０１がそ
れぞれ出力される。
以上のように、ソフトウェアと割り込み処理を組み合わ
せたデータ転送回路について以下その動作を説明する。
せたデータ転送回路について以下その動作を説明する。
通常、ＣＰＵＩはプログラムメモリ２に格納されている
プログラムを実行している。まず、周辺部５において、
ある処理が終了したとき、周辺部５は割り込み制御部２
に対して割り込み信号５０１を出す。割り込み制御部２
は割り込み信号５０１を受理し、その割り込みが許可さ
れているならば、割り込み処理を要求する信号２０１を
ＣＰＵＩに対して出す。ＣＰＵＩは割り込み処理を要求
する信号２０１を受理し、プログラムの実行を中断し、
マイクロプログラムに予め準備された割り込み処理プロ
グラムを実行させる。割り込み処理ルーチンでは、中断
されたプログラムの実行状態を示すフラグとプログラム
アドレスをスタック領域４１に退避させ、予め指定され
た割り込み処理プログラムのプログラムアドレスをプロ
グラムカウンタにセットする。割り込み処理プログラム
では、データメモリ４において、データ転送先メモＪに
おける代入破壊防止のためのデータ退避後、目的のデー
タ転送を実行する。この後、スタック領域４１に退避し
たプログラム実行状態を示すフラグとプログラムアドレ
スを戻し、元のプログラムを実行に復帰させる。
プログラムを実行している。まず、周辺部５において、
ある処理が終了したとき、周辺部５は割り込み制御部２
に対して割り込み信号５０１を出す。割り込み制御部２
は割り込み信号５０１を受理し、その割り込みが許可さ
れているならば、割り込み処理を要求する信号２０１を
ＣＰＵＩに対して出す。ＣＰＵＩは割り込み処理を要求
する信号２０１を受理し、プログラムの実行を中断し、
マイクロプログラムに予め準備された割り込み処理プロ
グラムを実行させる。割り込み処理ルーチンでは、中断
されたプログラムの実行状態を示すフラグとプログラム
アドレスをスタック領域４１に退避させ、予め指定され
た割り込み処理プログラムのプログラムアドレスをプロ
グラムカウンタにセットする。割り込み処理プログラム
では、データメモリ４において、データ転送先メモＪに
おける代入破壊防止のためのデータ退避後、目的のデー
タ転送を実行する。この後、スタック領域４１に退避し
たプログラム実行状態を示すフラグとプログラムアドレ
スを戻し、元のプログラムを実行に復帰させる。
発明が解決しようとする課題
しかしながら、前記従来の構成では、割り込み処理によ
り転送する場合に、割り込み処理プログラムの実行の前
後で、プログラム実行状態を示すフラグとプログラムア
ドレスの退避および復帰が必要となる。また、割り込み
処理プログラムでは、転送終了の判断、次回割り込みの
許可およびデータ転送先メモリにおける代入破壊防止の
ためのデータ退避などのプログラムが必要となる。
り転送する場合に、割り込み処理プログラムの実行の前
後で、プログラム実行状態を示すフラグとプログラムア
ドレスの退避および復帰が必要となる。また、割り込み
処理プログラムでは、転送終了の判断、次回割り込みの
許可およびデータ転送先メモリにおける代入破壊防止の
ためのデータ退避などのプログラムが必要となる。
以上のことは、マイコンを使用して構成されるシステム
において一般的に動作上重要なデータ転送処理が頻繁に
発生すると、ＣＰＵＩの効果を低下させるということを
意味している。さらに前記手法とハードウェアを用いて
データ転送の効率向上を図ると、ソフトウェアプログラ
マの負担が増大する。特にデータ転送先メモリが送受信
を連続的に行うシフトバッファ等の場合、送信データの
転送による受信データの破壊防止のためのデータ退避プ
ログラムが必要であり、ソフトウェアプログラマの負担
はさらに増大する。
において一般的に動作上重要なデータ転送処理が頻繁に
発生すると、ＣＰＵＩの効果を低下させるということを
意味している。さらに前記手法とハードウェアを用いて
データ転送の効率向上を図ると、ソフトウェアプログラ
マの負担が増大する。特にデータ転送先メモリが送受信
を連続的に行うシフトバッファ等の場合、送信データの
転送による受信データの破壊防止のためのデータ退避プ
ログラムが必要であり、ソフトウェアプログラマの負担
はさらに増大する。
本発明は前記従来の問題点を解決するもので、ある特定
の命令実行または割り込み処理等の要因により、自動的
にデータの転送および転送先メモリ内容の退避を行うこ
とを目的とするものである。
の命令実行または割り込み処理等の要因により、自動的
にデータの転送および転送先メモリ内容の退避を行うこ
とを目的とするものである。
課題を解決するための手段
本発明のデータ転送回路は、ＣＰＵと、プログラムを格
納するプログラムメモリと、データを格納するデータメ
モリと、周辺部からの割り込み信号により割り込みを制
御する割り込み制御部と、データ転送源アドレスポイ、
ンタ、データ転送先アドレスポインタ、データ退避先ア
ドレスポインタおよび転送制御レジスタを含むデータ転
送制御部と、これらを接続するデータバスを備えたもの
である。
納するプログラムメモリと、データを格納するデータメ
モリと、周辺部からの割り込み信号により割り込みを制
御する割り込み制御部と、データ転送源アドレスポイ、
ンタ、データ転送先アドレスポインタ、データ退避先ア
ドレスポインタおよび転送制御レジスタを含むデータ転
送制御部と、これらを接続するデータバスを備えたもの
である。
作用
本発明のデータ転送回路によれば、データ転送制御部を
設けることにより、プロゲラ、ム実行状態を示すフラグ
とプログラムアドレスをメモリに退避させることなく自
動的にデータの転送を行い、さらには転送先メモリ内容
の退避をも行うことができる。
設けることにより、プロゲラ、ム実行状態を示すフラグ
とプログラムアドレスをメモリに退避させることなく自
動的にデータの転送を行い、さらには転送先メモリ内容
の退避をも行うことができる。
実施例
以下、本発明のデータ転送回路の一実施例について、第
１図に示したブロック図を参照しながら説明する。
１図に示したブロック図を参照しながら説明する。
この回路は、ＣＰＵＩ、割り込み制御部２、プログラム
メモリ３、スタック領域４１を含んだデータメモリ４、
周辺部５、転送回数レジスタ６１とデータ転送源アドレ
スポインタ６２とデータ転送先アドレスポインタ６３と
データ退避先アドレスポインタ６４および転送制御レジ
スタ６５を含んだデータ転送制御部６および各ブロック
を接続するデータバス１００より構成され、ＣＰＵＩか
ら割り込み処理中を示す信号１０１、ＣＰＵＩからデー
タ転送中を示す信号１’０２、割り込み制御部２から割
り込み処理を要求する信号２０１、周辺部５から割り込
み信号５０１、データ転送制御部６からデータ転送終了
割り込み信号６０１およびデータ転送制御部６からデー
タ転送処理を要求する信号６０２が出力される。
メモリ３、スタック領域４１を含んだデータメモリ４、
周辺部５、転送回数レジスタ６１とデータ転送源アドレ
スポインタ６２とデータ転送先アドレスポインタ６３と
データ退避先アドレスポインタ６４および転送制御レジ
スタ６５を含んだデータ転送制御部６および各ブロック
を接続するデータバス１００より構成され、ＣＰＵＩか
ら割り込み処理中を示す信号１０１、ＣＰＵＩからデー
タ転送中を示す信号１’０２、割り込み制御部２から割
り込み処理を要求する信号２０１、周辺部５から割り込
み信号５０１、データ転送制御部６からデータ転送終了
割り込み信号６０１およびデータ転送制御部６からデー
タ転送処理を要求する信号６０２が出力される。
以上のように構成されたデータ転送回路について、以下
その動作を説明する。
その動作を説明する。
まず、周辺部５において、ある処理が終了したとき、周
辺８５は割り込み信号５０１を出す。データ転送制御部
６は割り込み信号５０１を受理し、その信号が転送制御
レジスタ６５により選択されていて転送回数レジスタ６
１が０でないならば、データ転送処理を要求する信号６
０２をＣＰＵＩに対して出力する。ＣＰＵＩはデータ転
送処理を要求する信号６０２を受理し、プログラムメモ
リ３に格納されているプログラムの実行を中断し、マイ
クロプログラムに予め準備されたデータ転送処理プログ
ラムを実行させる。データ転送処理ルーチンでは、デー
タ転送制御部６の情報がデータバス１００によりＣＰＵ
Ｉに取り込まれ、データメモリ４において、データ転送
先アドレスポインタ６３の示すメモリアドレスのデータ
、をデータ退避先アドレスポインタ６４の示すメモリア
ドレスに格納し、データ転送源アドレスポインタ６２の
示すメモリアドレスの内容をデータ転送先アドレスポイ
ンタ６３の示すメモリアドレスに格納する。この間、Ｃ
ＰＵＩよりデータ転送制御部６にデータ転送処理中を示
す信号１０２が送られる。
辺８５は割り込み信号５０１を出す。データ転送制御部
６は割り込み信号５０１を受理し、その信号が転送制御
レジスタ６５により選択されていて転送回数レジスタ６
１が０でないならば、データ転送処理を要求する信号６
０２をＣＰＵＩに対して出力する。ＣＰＵＩはデータ転
送処理を要求する信号６０２を受理し、プログラムメモ
リ３に格納されているプログラムの実行を中断し、マイ
クロプログラムに予め準備されたデータ転送処理プログ
ラムを実行させる。データ転送処理ルーチンでは、デー
タ転送制御部６の情報がデータバス１００によりＣＰＵ
Ｉに取り込まれ、データメモリ４において、データ転送
先アドレスポインタ６３の示すメモリアドレスのデータ
、をデータ退避先アドレスポインタ６４の示すメモリア
ドレスに格納し、データ転送源アドレスポインタ６２の
示すメモリアドレスの内容をデータ転送先アドレスポイ
ンタ６３の示すメモリアドレスに格納する。この間、Ｃ
ＰＵＩよりデータ転送制御部６にデータ転送処理中を示
す信号１０２が送られる。
データ転送終了後、転送回数レジスタ６１を１減らし元
のプログラム実行に復帰させる。転送回数レジスタ６１
が０になった場合は、データ転送制御部６から割り込み
制御部２へ、データ転送終了割り込み信号６０１が送ら
れ、データ転送が終了する。
のプログラム実行に復帰させる。転送回数レジスタ６１
が０になった場合は、データ転送制御部６から割り込み
制御部２へ、データ転送終了割り込み信号６０１が送ら
れ、データ転送が終了する。
以上のように本実施例によれば、データ転送制御部６を
備えたことにより、ＣＰＵＩの処理効率を向上させ、ソ
フトウェアおよびプログラマの負担を軽減させることが
できる。
備えたことにより、ＣＰＵＩの処理効率を向上させ、ソ
フトウェアおよびプログラマの負担を軽減させることが
できる。
なお、データ転送源アドレスポインタ６２とデータ退避
先アドレスポインタ６４を１回の転送処理毎に１変化さ
せることを、ソフトウェアにより選択的に行えば、デー
タメモリ４において別々のメモリ領域間のデータ転送を
行うことができる。
先アドレスポインタ６４を１回の転送処理毎に１変化さ
せることを、ソフトウェアにより選択的に行えば、デー
タメモリ４において別々のメモリ領域間のデータ転送を
行うことができる。
さらに、周辺８５からの割り込み信号５０１による転送
要因によらず、データ転送処理を要求する信号６０２を
データ転送制御部６より連続的に出すことを、ソフトウ
ェアにより選択的に行えば、ソフトウェアで制御できる
連続的なデータ転送を行うことができる。
要因によらず、データ転送処理を要求する信号６０２を
データ転送制御部６より連続的に出すことを、ソフトウ
ェアにより選択的に行えば、ソフトウェアで制御できる
連続的なデータ転送を行うことができる。
発明の効果
本発明は、マイクロプログラム内に準備されたデータ転
送処理プログラムとデータ転送源アドレスポインタ、デ
ータ転送先アドレスポインタ、データ退避先アドレスポ
インタおよび転送起動の要因等を制御する転送制御レジ
スタを含むデータ転送制御部をマイコン内に内蔵するこ
とで、割り込みのため、中断されたプログラムの実行状
態を示すフラグとプログラムアドレスをスタック領域に
退避させることな（、しかも転送先メモリの代入破壊な
しに自動的にデータの転送を行うことができるので効率
よ（データ転送ができる。この結果、ソフトウェアプロ
グラマの負担を低減させることができる。
送処理プログラムとデータ転送源アドレスポインタ、デ
ータ転送先アドレスポインタ、データ退避先アドレスポ
インタおよび転送起動の要因等を制御する転送制御レジ
スタを含むデータ転送制御部をマイコン内に内蔵するこ
とで、割り込みのため、中断されたプログラムの実行状
態を示すフラグとプログラムアドレスをスタック領域に
退避させることな（、しかも転送先メモリの代入破壊な
しに自動的にデータの転送を行うことができるので効率
よ（データ転送ができる。この結果、ソフトウェアプロ
グラマの負担を低減させることができる。
特にデータ転送先メモリが送受信を、同時に行うシフト
バッファ等である場合、送信データ転送による受信デー
タの保護においてソフトウェアプログラマの負担低減の
効果が大きい。
バッファ等である場合、送信データ転送による受信デー
タの保護においてソフトウェアプログラマの負担低減の
効果が大きい。
第１図は本発明のデータ転送回路の実施例を示すブロッ
ク図、第２図は従来のデータ転送回路のブロック図であ
る。 １・・・・・・中央処理装置（ＣＰＵ）、２・・・・・
・割り込み制御部、３・・・・・・プログラムメモリ、
４・・・・・・データメモリ、５・・・・・・周辺部、
６・・・・・・データ転送制御部、４１・・・・・・ス
タック領域、６１・・・・・・転送回数レジスタ、６２
・・・・・・データ転送源アドレスポインタ、６３・・
・・・・データ転送先アドレスポインタ、６４・・・・
・・データ退避アドレスポインタ、６５・・・・・・転
送制御レジスタ、１００・・・・・・データバス、１０
１・・・・・・割り込み処理中を示す信号、１０２・・
・・・・データ転送処理中を示す信号、２０１・・・・
・・割り込み処理を要求する信号、５０１・・・・・・
割り込み信号、６０１・・・・・・データ転送終了割り
込み信号、６０２・・・・・・データ転送処理を要求す
る信号。
ク図、第２図は従来のデータ転送回路のブロック図であ
る。 １・・・・・・中央処理装置（ＣＰＵ）、２・・・・・
・割り込み制御部、３・・・・・・プログラムメモリ、
４・・・・・・データメモリ、５・・・・・・周辺部、
６・・・・・・データ転送制御部、４１・・・・・・ス
タック領域、６１・・・・・・転送回数レジスタ、６２
・・・・・・データ転送源アドレスポインタ、６３・・
・・・・データ転送先アドレスポインタ、６４・・・・
・・データ退避アドレスポインタ、６５・・・・・・転
送制御レジスタ、１００・・・・・・データバス、１０
１・・・・・・割り込み処理中を示す信号、１０２・・
・・・・データ転送処理中を示す信号、２０１・・・・
・・割り込み処理を要求する信号、５０１・・・・・・
割り込み信号、６０１・・・・・・データ転送終了割り
込み信号、６０２・・・・・・データ転送処理を要求す
る信号。
Claims (1)
- 中央処理装置と、プログラムを格納するプログラムメモ
リと、データを格納するデータメモリと、周辺部からの
割り込み信号により割り込みを制御する割り込み制御部
と、データ転送源アドレスポインタ、データ転送先アド
レスポインタ、データ退避先アドレスポインタおよび転
送制御レジスタを含むデータ転送制御部と、データバス
とを備えたデータ転送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007423A JPH03211687A (ja) | 1990-01-17 | 1990-01-17 | データ転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007423A JPH03211687A (ja) | 1990-01-17 | 1990-01-17 | データ転送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211687A true JPH03211687A (ja) | 1991-09-17 |
Family
ID=11665461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007423A Pending JPH03211687A (ja) | 1990-01-17 | 1990-01-17 | データ転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211687A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078545A (en) * | 1996-12-26 | 2000-06-20 | Oki Electric Industry Co., Ltd. | Data transfer circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118950A (ja) * | 1986-11-07 | 1988-05-23 | Nec Corp | 情報処理装置 |
-
1990
- 1990-01-17 JP JP2007423A patent/JPH03211687A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118950A (ja) * | 1986-11-07 | 1988-05-23 | Nec Corp | 情報処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078545A (en) * | 1996-12-26 | 2000-06-20 | Oki Electric Industry Co., Ltd. | Data transfer circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| JPH04246740A (ja) | マイクロコンピュータ | |
| JP3055917B2 (ja) | データ転送制御装置 | |
| WO1999027434A1 (en) | Using firmware to enhance the functionality of a controller | |
| KR970003321B1 (ko) | 코프로세서 지정 시스템 | |
| JPS623362A (ja) | デ−タ受信方式 | |
| JPH02230455A (ja) | 外部記憶装置の割込み制御方式 | |
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JPH03211687A (ja) | データ転送回路 | |
| US6134642A (en) | Direct memory access (DMA) data transfer requiring no processor DMA support | |
| EP0560393B1 (en) | Microprocessor and data processing system with register file | |
| JPH0414376B2 (ja) | ||
| JPS63118949A (ja) | 情報処理装置 | |
| JPH0219494B2 (ja) | ||
| JPH02228754A (ja) | データ転送回路 | |
| JPH02187830A (ja) | 割り込み制御方式 | |
| JPS6084659A (ja) | デ−タ処理装置 | |
| JPH02224048A (ja) | 情報処理装置 | |
| JPH03223955A (ja) | 情報処理システム | |
| JPH03188547A (ja) | データ転送制御装置 | |
| JPH03152647A (ja) | 割込み制御方式 | |
| JPH0259933A (ja) | マイクロプロセッサ | |
| JPH0981402A (ja) | マルチプロセッサシステム | |
| JPH04302352A (ja) | マルチプロセッサシステム | |
| JPS6252900B2 (ja) |