JPH02187830A - 割り込み制御方式 - Google Patents

割り込み制御方式

Info

Publication number
JPH02187830A
JPH02187830A JP671989A JP671989A JPH02187830A JP H02187830 A JPH02187830 A JP H02187830A JP 671989 A JP671989 A JP 671989A JP 671989 A JP671989 A JP 671989A JP H02187830 A JPH02187830 A JP H02187830A
Authority
JP
Japan
Prior art keywords
interrupt
emulation
native
mode
interruption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP671989A
Other languages
English (en)
Inventor
Yumiko Ushimaru
牛丸 由美子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP671989A priority Critical patent/JPH02187830A/ja
Publication of JPH02187830A publication Critical patent/JPH02187830A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報処理装置における中央処理装置、特にネ
イティブモードとエミュレーションモードのふたつの命
令実行状態を持つ中央処理装置を使用したマルチOSシ
ステムにおける割り込み制御の方式に関するものである
従来の技術 新規なマイクロプロセッサの開発が頻繁に行われる現状
に対応してシステム開発者がスムーズに高度な技術に移
行できるように、エミュレーションモード(以下、EM
と記載する)という実行モードを備えたプロセッサが多
く開発されている。
EMは、旧いアーキテクチャ上で開発したソフトウェア
が変更なしに動作するように設定された動作モードであ
り、旧いアーキテクチャ上で長年にわたって蓄積されて
きたソフトウェア資産を有効に活用することができる。
尚、このようなEMに対して、新しいアーキテクチャ上
で独自の命令を実行するモードがネイティブモード(以
下、NMと記載する)である。
このような、EMとNMとのふたつの実行モードを備え
たプロセッサでは、古いソフトウェア環境と新しいソフ
トウェア環境を同時に利用することができるものもあり
、そのひとつの方法としてマルチOSシステムが挙げら
れる。即ち、マルチOSシステムは、単一のプロセッサ
上でプロセッサのネイティブモード上で動作するOS(
以下、ネイティブOSと記載する)とエミュレーション
モードで動作するOS (以下、エミュレーションOS
と記載する)とのふたつのOSが共存して動作するシス
テムである。
マルチOSシステムの実現方法として幾つかの方法が提
案されているが、ここで取り扱う方式は、エミュレーシ
ョンOSがネイティブOSのひとつのプロセスとして存
在し、それぞれのOSがコンカレント (時分割)に動
作する方式である。従って、この方式の下では、割り込
み制御はすべてネイティブOSが受は持っている。
このようなマルチOSシステムにおいて割り込みが発生
した場合の処理について以下に説明する。
第5図(a)は、マルチOSシステムにおける従来の割
込み処理方式を実行するための装置の構成を示すブロッ
ク図である。
即ち、第5図(a)に示すように、この装置は、アドレ
スバス・システムバス・コントロールバスの総称である
システムバス504にそれぞれ接続された、NMとEM
のふたつの実行モードを持つCPU501 と、割り込
みコントローラ502 と、メインメモリ (以下MS
と記載する)503とから主に構成されている。
ここで、割込みコントローラ502は、外部からの割り
込み信号505を受は付け、割り込み発生を伝える信号
(以下、INTと記載する)506をCPU5旧に送り
、CPU 5旧は、割り込みを受は付けると、割り込み
コントローラ502にこれを知らせる信号く以下、I 
NTAと記載する)507を返すように構成されている
第5図ら)は、上述のようなハードウェア上で動作する
ソフトウェアの概念的な構成を示す図である。
同図に示すように、このマルチOS方式ではCP U3
01に対するすべてのシステム制御をネイティブ035
02が行っており、エミュレーションOSは509は、
ネイティブ03502上の1プロセスとして実行される
。従って、割り込みに関する処理は、全てネイティブ0
5502側が行う構成となっている。
一般に、割り込みは、NMに対する割り込みとEMに対
する割り込みの2種類に分類することができる。ネイテ
ィブプロセス510に割り当てられている割り込みレベ
ルの割り込み要求が発生した場合は、ネイティブ035
02内の割り込みをハンドラによって、速やかに割り込
み処理がおこなわれる。
これに対して、エミュレーション03509によるエミ
ュレーションプロセス511の処理中に、エミュレーシ
ョン03509に割り当てられている割り込みレベルの
割り込み要求が発生した場合は、ネイティブ03502
が、エミュレーション03509に対して、割り込み処
理をエミュレートするよう指示、エミュレーション05
509が内部で割り込み処理をエミュレートする。
第6図は、第5図(a)に示したハードウェア上で、第
5図ら)に示したようなソフトウェアにより処理を実行
する場合のフローチャートである。尚、後述するように
、第6図において、ステップ61からステップ64がN
M上で実行される処理であり、ステップ65以降がEM
上で実行される処理である。
さて、第5図(a)並びにら)に示したマルチOSシス
テムに対して外部から割込み信号505が入力されると
、割り込み信号505を受は付けた割り込みコントロー
ラ502は、CPU501に対して割り込み信号INT
506を送る。CP U’ 501はINT506を受
は取ると、INTA507により割り込みを受は付けた
ことを割り込みコントローラ502に知らせ、割り込み
コントローラ502は、システムバス504を通して割
り込み番号をCP U301に送る。
割り込みを受は付けたCPU501は、システムバス5
04を通して割り込み番号を得、メインメモリ503内
の割り込みベクタテーブルから割り込みハンドラアドレ
スを獲得し、そのハンドラに制御を移す。
このとき実行される割り込みハンドラは、ネイティブ0
8508の割り込みハンドラである。従って、第6図に
処理61として示すように、ネイティブ03508の割
り込みハンドラが、プロセス管理情報からエミュレーシ
ョンプロセスが処理中かどうかを判断する。即ち、エミ
ュレーションプロセスが処理中でない場合は、すべての
割り込みレベルがネイティブ03508に割り当てられ
ているので、第6図に処理64として示すように、速や
かにネイティブ03508で各割り込みレベルに割り当
てられている個々の割り込み処理を実行する。
一方、エミュレーションプロセスカ処理中(D 場合は
、第6図に処理62として示すように、割り込みレベル
がエミュレーション03509に割す当テられている割
り込みレベルかどうか判断しする。
ここで、エミュレーション05509に割り当てられて
いる割り込みレベルでない場合は、第6図に処理64と
して示すように、速やかにネイティブOS508で各割
り込みレベルに割り当てられている個々の割り込み処理
を実行する。
処理62で、エミュレーション03509に割す当てら
れている割り込みレベルの割り込みと判断した場合は、
第6図に処理63として示すように、ネイティブ035
08はエミュレーション03509に対して割り込みを
エミュレートするよう措ホする。
指示を得たエミュレーション○5509は、割り込みベ
ヘクタ番号から、割り込みハンドラのアドレスを算出し
、第6図に処理65として示すように、割り込み処理を
エミュレートする。
発明が解決しようとする課題 上述のようなマルチOSシステムにおける従来の割り込
み処理方式では、エミュレーションOSで処理すべき割
り込みに対してもネイティブOSが関与するので、割り
込みの発生から割り込み処理の実行開始までのオーバー
ヘッドが大きくならざるを得ない。
また、割り込み処理のエミュレート指示などをソフトウ
ェアでおこなうために、能率的なエミュレーションが行
われないという欠点がある。特に、エミュレーションモ
ードで走行するプログラムが、キーボード入力等のよう
に頻繁に割り込み処理を行うプログラムであった場合、
性能の低下は無視し得ないものとなる。
そこで、本発明は、上記従来技術の問題点を解LL、マ
ルチOSシステムにおいてより能率的な処理実行が可能
な新規な割込み処理方式を提供することを目的としてい
る。
課題を解決するための手段 即ち、本発明に従うと、中央処理装置固有の命令体系の
下で処理を実行するネイティブモードと、該中央処理装
置の命令体系以外の命令体系の下での処理を、該中央処
理装置上で擬似的に実行するエミュレーションモードと
の2種の命令実行モードを有する中央処理装置に対して
、該ネイティブモード下で動作するネイティブOSと、
該エミュレーションモード下で動作スるエミュレーショ
ンOSとが搭載され、該ネイティブモードふよび該エミ
ュレーションモードのそれぞれに対して割込みレベルが
設定され、且つシステム全体の割込み制御を該ネイティ
ブOSが行っているマルチOSシステムにおいて、発生
した割込み処理の割込みレベルが、前記ネイティブモー
ドまたは前記エミュレーションモードのいずれに割り当
てられた割込みレベルであるかを表示する第1フラグと
、該エミュレーションOSの具備する割込みハンドラを
前記中央処理装置が直接起動することを許可する第2フ
ラグとを具備し、入力された割込み要求に対して、前記
中央処理装置がまず前記第1フラグを参照し、その結果
該割込み処理が前記エミュレーションOSに割り当てら
れているものである場合は該第2フラグを参照し、許可
を得た場合は該中央処理装置が前記エミュレーションO
Sの割込みハンドラを直接起動して該割込み処理を実行
することを特徴とする割込み制御方式が提供される。
作用 上述のようなマルチOSシステム、即ち、NMとEMと
を有し、NM上で動作するネイティブOSとEMで動作
するエミュレーションOSとが共存しそれぞれのOSが
コンカレントに動作するシステムでは、従来は、割り込
みに関する制御はすべてネイティブOSが受は持ってい
た。このため、エミュレーションOSに対する割り込み
レベルの割り込みが受は付けられた場合にもネイティブ
OSがこれを処理し、ネイティブOSがエミュレーショ
ンOSに対して割り込み処理をエミュレートするよう指
示し、しかる後にエミュレーションOSが内部で割り込
み処理をエミュレートするという過程が必要であった。
これに対して、本発明に係る割込み処理方式では、受は
付けられた割り込みのレベルがネイティブOSとエミュ
レーションOSのどちらのOSに割り当てられている割
り込みレベルか示すフラグおよびエミュレーションOS
の割り込みハンドラを直接起動して良いかどうかを示す
フラグを参照して、ネイティブOSに割り当てられてい
る割り込みレベルならネイティブOSの割り込みハンド
ラを実行し、エミュレーションOSに割り当てられてい
る割り込みレベルでかつエミュレーションOSの割り込
みハンドラの直接起動可ならエミュレーションOSの割
り込みハンドラを実行し、エミュレーションOSに割り
当てられている割り込みレベルでかつエミュレーション
OSの割り込ミハンドラの直接起動ができない場合には
ネイティブOSが制御を受は持つ。
従って、EMレベルの割込みのためにNMが処理を実行
する必要がなく、EM並びにNMのいずれのモードにお
いても効率の良い処理実行が可能である。
以下に図面を参照して本発明をより具体的に詳述するが
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。
実施例 第1図(a)は、本発明の実施例におけるマルチOSシ
ステムを示すブロック図、第1図ら)は、本発明の実施
例におけるフトウエアの構成図、第2図は、割り込みに
対する各部動作のフローチャートである。
第1図(a)は、本発明に係る割り込み制御方式実行す
ることのできる装置の構成を概略的に示す回路図である
第1図(a)に示すように、この装置は、システムバス
104に対してそれぞれ接続されたC P UIOI、
メインメモリ (MS)103および割込みコントロー
ラ102を備えている。ここで、c p UIOIは、
N MとEMとの2種の実行モードを有していると共に
、発生した割り込みのレベルが、この2種のOSのどち
らに割り当てられているかを示すフラグを割り込みレベ
ルの数だけまとめたフラグレジスタ(以下、割り込みフ
ラグレジスタと記す)108と、エミュレーションOS
の割り込みハンドラを直接起動して良いかどうかを示す
フラグ9とを備えている。また、システムバス104と
CPUl0Iとは、割り込みコントローラ102がCP
 UIOIに割り込みを伝えるための信号(以下、IN
Tと記す)106と、CPUl0Iが割り込みを受は付
けたことを割り込みコントローラ102に知らせるため
の信号(以下、I NTAと記す)107とを受けるこ
とができるように構成されている。
尚、割り込みコントローラ102は、外部からの割り込
み信号105によって割込みの発生を検知する。
第1図ら)は、上述のように構成された装置の動作環境
を説明する図である。
即ち、この装置では、第1図ら)に示すように、CP 
UIOI は、このCPUの独自の命令体系の下で動作
するN M OS 110と、自身の命令体系以外の命
令体系で動作するEMOSIIIとを搭載しており、N
M上の処理であるネイティブプロセス112はNMOS
IIO上で、E M上の処理であるエミュレーションプ
ロセス113はEMOSIII上で、それぞれ実行され
る。
第2図は、上述のように構成されたシステムにおける、
本発明に係る割り込み制御方式の処理を説明するフロー
チャートである。尚、このシステムでは、動作フロー内
で参照される割り込みフラグレジスタ108およびフラ
グ109 は、ネイティブ03IIOの管理下で設定さ
れているとする。
さて、第1図(a)およびら)に示したシステムでは、
第2図のステップ21に示すように、外部からの割り込
み信号105を受は付けた割り込みコントローラ102
は、CPUl0Iに対して割り込み信号lNT106を
送る。CPUl0IはlNT106を受は取ると、IN
TA107により割り込みを受は付けたことを割り込み
コントローラ102に知らせる。
ここで、割り込みコントローラ102は、アドレスバス
・システムバス・コントロールバスの総称であるシステ
ムバス104を通して割り込み番号をCPt、Jlol
 に送る。
そこで、第2図にステップ22として示すように、割り
込みを受は付けたCPUl0Iは、システムバス104
を通して割り込み番号を得、続いて、ステップ23とし
て示すように、その割り込み番号に対する割り込みレベ
ルがネイティブ03IIOとエミュレーション0511
1のどちらのOS′に割りゴてられている割り込みレベ
ルかを割り込みフラグレジスタ108の対応するビット
を参照して調べる。
ステップ23で、ネイティブ03IIOに割り当てろれ
ている割り込みレベルあると判断した場合は、ステップ
24に示すように、メインメモリ103内のネイティブ
03IIO用割り込みベクタテーブルから対応する割り
込みハンドラアドレスを獲得するなどネイティブosi
ioでの割り込みハンドラにi1J?卸を7度せるよう
に準(曲し、その後、ステップ25に示すように、ネイ
ティブ03IIOでの割り込みハンドラに制i卸を移す
一方、ステン−7’23でエミユし・−ジョン03II
Iに割り当てられている割り込みレベルであると判断し
た場合は、ステップ26に示すように、フラグ109を
参照して、エミュレーション03IIIの割り込みハン
ドラを直接起動して良いかどうかを判断する。
ステップ26で、起動可と判断すると、ステップ27に
示すように、メインメモリ103内のエミニレーション
03III用割り込みベクタテーブルから対応する割り
込みハンドラアドレスを獲得するなどエミュレーション
08111での割り込みハンドラに制御を渡せるように
準備し、その後、ステップ28に示すように、エミュレ
ーション03111での割り込みハンドラに制御を移す
。このときのソフトウェア構成図が、第1図(b)に対
応している。
尚、ステップ26で、起動不可と判断すると、ステップ
24に移り、続いてステップ25に移行するが、この場
合のステップ25では、実施例に示したのと同様な動作
フローで、ネイティブ03IIOから、エミュレーショ
ン111に対して、割り込み処理をエミュレ・−卜する
よう指示が与えられ、割り込み処理がエミュレートされ
る。
ここで、割り込みフラグ108とフラグ109は、ネイ
ティブ03IIOの管理下で設定されるのであるが、フ
ラグ109を起動可と設定することによって、エミュレ
ーション03111、エミュレーションフロセス114
オヨヒそのときエミュレーションOS]11に割り当て
られている割り込みレベルがネイティブOS1,IOの
管理をはなれることに注意をしなければならない。
実施例2 次に、本発明に係る割込み制御方式の他の実施例につい
て説明する。
前述の第1実施例では、ネイティブモードとエミュレー
ションモードとのふたつの命令実行状態を持つ中央処理
装置を使用したマルチOSシステムにおける割り込みの
制御について説明したが、本発明の方式は、システムに
対するノンマスカブル割り込みの制御にもまた適用でき
る。
第3図は、本実施例に対応した装置の構成を示す図であ
る。
第3図に示すように、この装置においては、2種のOS
を備えたC P U301 とメインメモリ302とが
、それぞれシステムバス303に接続されており、CP
 U301は、ノンマスカブル割り込み要求信号304
がどちらのOSに割り当てられているかを示すフラグ3
05を備えている。また、この装置では、ノンマスカブ
ル割り込み要求信号(以下、NMIと記す)304が、
CP U301に直接入力されるように構成されている
第4図は、上述のような装置におけるノンマスカブル割
り込みに対する各部動作のフローチャートである。尚、
以下に述べる動作フロー内で参照されるフラグ305は
、ネイティブOSの管理下で設定されているものとする
例えばシステムに異常が発生してノンマスカブル割り込
みが発生すると、第4図にステップ41として示すよう
に、CP U301がノンマスカブル割り込み信号30
4を受は付ける。
続いて、ステップ42として示すように、CPU301
は、ノンマスカブル割り込み要求信号304がネイティ
ブOSとエミュレーションOSのどちらのOSに割り当
てられているかを、フラグ305を参照して調べる。
ステップ42でノンマスカブル割り込み要求信号304
がネイティブOSに割り当てられていると判断した場合
は、ステップ43に示すように、メインメモリ302内
のネイティブOS用割り込みベクタテーブルからノンマ
スカブル割り込みハンドラアドレスを獲得するなどネイ
ティブOSでのノンマスカブル割り込みハンドラに制御
を渡せるように準備し、その後、ステップ44として示
すように、ネイティブOSでのノンマスカブル割り込み
ハンドラに制御を移す。
一方、ステップ42でノンマスカブル割り込み要求信号
304が工°ミ二し−ションOSに割り当てられている
と判断した場合は、ステップ45に示すように、エミュ
レーションOS用割り込みベクタテーブルからノンマス
カブル割り込みハンドラアドレスを獲得するなどエミュ
レーションOSでのノンマスカブル割り込みハンドラに
制御を渡せるよ)に準備し、その後、ステップ46に示
すように、エミュレーションOSでのノンマスカブル割
り込みハンドラに制御を移す。
発明の詳細 な説明したように、本発明に係る割込み処理方式では、
割り込みレベルがネイティブモードまたはエミュレーシ
ョンモードのいずれに割り当てられているかを示すフラ
グと、割り込みを制御している実行モードとは異なる実
行モードの割り込みハンドラをプロセッサから直接起動
して良いかどうかを示すフラグとを設け、プロセッサ内
部でそれらを参照しながら効率の良い割り込みを制御す
ることにより、実際の割り込み処理を実行するまでに必
要なオーバーヘッドを小さくすることができる。
【図面の簡単な説明】
第1図(a)は、本発明に係る割込み処理方式を実行す
る装置の構成を示すブロック図であり、第・1図(b)
は、本発明に係る割込み処理方式を実施する場合のマル
チOSシステムの構成を示す図であり、第2図は、本発
明に係る方式における割込み処理を説明するフローチャ
ートであり、 第3図は、本発明の他の実施例であるマルチOシステム
の構成を示すブロック図であり、第4図は、本発明に係
る割込み処理方式をノンマスカブル割り込みに適用した
場合の処理を説明するフローチャートであり、 第5図(a)は、従来のマルチOSシステムにおける装
置の構成を示すブロック図であり、第5図Q:1)は、
第5図(a)に示した装置における2種のOSの関係を
示す図であり、 第6図は、第5図(a)並びにら)に示したマルチOS
システムにおける割込み処理を説明するフローチャート
である。 110  、508 111 .509 N2.510 113 .511 304 ・ ・ ・ ・・・ネイティブOS1 ・・・エミュレーションOS1 ・・・ネイティブプロセス、 ・・・エミュレーションプロセス ノンマスカブル割り込み要求信号 (NMI) 〔主な参照番号〕 101.301.501 102.502  ・・・ 103.302.503 104.303.504 105.505  ・・・ 106.506  ・・・ 107 .507  ・ ・ ・ 108  ・ ・ ・ ・ ・ ・ 109 .305  ・ ・ ・ ・ ・cpu。 ・・割り込みコントローラ、 ・・メインメモリ (MS)、 ・・システムバス、 割り込み要求信号、 割り込み要求を伝える信号 (INT信号)、 割り込み受付を伝える信号 (rNTA信号)、 割り込みフラグレジスタ、 フラグ、 特許出願人  日本電気株式会社

Claims (1)

  1. 【特許請求の範囲】 中央処理装置固有の命令体系の下で処理を実行するネイ
    ティブモードと、該中央処理装置の命令体系以外の命令
    体系の下での処理を、該中央処理装置上で擬似的に実行
    するエミュレーションモードとの2種の命令実行モード
    を有する中央処理装置に対して、該ネイティブモード下
    で動作するネイティブOSと、該エミュレーションモー
    ド下で動作するエミュレーションOSとが搭載され、該
    ネイティブモードおよび該エミュレーションモードのそ
    れぞれに対して割込みレベルが設定され、且つシステム
    全体の割込み制御を該ネイティブOSが行っているマル
    チOSシステムにおいて、発生した割込み処理の割込み
    レベルが、前記ネイティブモードまたは前記エミュレー
    ションモードのいずれに割り当てられた割込みレベルで
    あるかを表示する第1フラグと、該エミュレーションO
    Sの具備する割込みハンドラを前記中央処理装置が直接
    起動することを許可する第2フラグとを具備し、 入力された割込み要求に対して、前記中央処理装置がま
    ず前記第1フラグを参照し、その結果該割込み処理が前
    記エミュレーションOSに割り当てられているものであ
    る場合は該第2フラグを参照し、許可を得た場合は該中
    央処理装置が前記エミュレーションOSの割込みハンド
    ラを直接起動して該割込み処理を実行することを特徴と
    する割込み制御方式。
JP671989A 1989-01-13 1989-01-13 割り込み制御方式 Pending JPH02187830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP671989A JPH02187830A (ja) 1989-01-13 1989-01-13 割り込み制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP671989A JPH02187830A (ja) 1989-01-13 1989-01-13 割り込み制御方式

Publications (1)

Publication Number Publication Date
JPH02187830A true JPH02187830A (ja) 1990-07-24

Family

ID=11646071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP671989A Pending JPH02187830A (ja) 1989-01-13 1989-01-13 割り込み制御方式

Country Status (1)

Country Link
JP (1) JPH02187830A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6785886B1 (en) 1998-05-15 2004-08-31 Vmware, Inc. Deferred shadowing of segment descriptors in a virtual machine monitor for a segmented computer architecture
US7516453B1 (en) 1998-10-26 2009-04-07 Vmware, Inc. Binary translator with precise exception synchronization mechanism
US8631066B2 (en) 1998-09-10 2014-01-14 Vmware, Inc. Mechanism for providing virtual machines for use by multiple users

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6785886B1 (en) 1998-05-15 2004-08-31 Vmware, Inc. Deferred shadowing of segment descriptors in a virtual machine monitor for a segmented computer architecture
US8631066B2 (en) 1998-09-10 2014-01-14 Vmware, Inc. Mechanism for providing virtual machines for use by multiple users
US9323550B2 (en) 1998-09-10 2016-04-26 Vmware, Inc. Mechanism for providing virtual machines for use by multiple users
US7516453B1 (en) 1998-10-26 2009-04-07 Vmware, Inc. Binary translator with precise exception synchronization mechanism

Similar Documents

Publication Publication Date Title
US7222203B2 (en) Interrupt redirection for virtual partitioning
US6892261B2 (en) Multiple operating system control method
JPS5841538B2 (ja) マルチプロセツサシステム ノ ユウセンセイギヨホウシキ
JPS63182749A (ja) 計算機システムのタイマ制御装置
JPH0594317A (ja) 仮想計算機の入出力割り込み処理方式
EP0290942B1 (en) Guest machine execution control system for virtual machine system
JPH06242987A (ja) コンピュータ装置においてマイクロプロセッサの正常な処理の引継ぎをホストプロセッサが実行する方法および装置
US7254733B2 (en) Method of shutting down virtual machines in an orderly manner
JPH0193830A (ja) 仮想計算機システムにおける割り込み制御方式
JPH02187830A (ja) 割り込み制御方式
JP2770797B2 (ja) マルチプロセッサシステムのページ記述子更新制御方式
JP2975094B2 (ja) I/o装置の制御装置
JPH07141210A (ja) 仮想計算機処理装置
JP2581327B2 (ja) 仮想計算機の入出力割込み処理方式
JPH06242975A (ja) 多重情報処理システムの仮想計算機ディスパッチ方式
JP2000029850A (ja) オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法
JPH0431421B2 (ja)
JPH05342021A (ja) マルチタスク計算機
JPS61240333A (ja) 入出力割込処理方式
JPH0447854B2 (ja)
JPS6041786B2 (ja) 割込制御システム
JPS6116338A (ja) 仮想計算機システムにおける割込み処理方式
JPH0744405A (ja) 仮想計算機システムの仮想計算機動作時間計測制御方式
JPS6159540A (ja) デイスパツチング処理方式
JPH03211687A (ja) データ転送回路