JPH0594317A - 仮想計算機の入出力割り込み処理方式 - Google Patents
仮想計算機の入出力割り込み処理方式Info
- Publication number
- JPH0594317A JPH0594317A JP3254021A JP25402191A JPH0594317A JP H0594317 A JPH0594317 A JP H0594317A JP 3254021 A JP3254021 A JP 3254021A JP 25402191 A JP25402191 A JP 25402191A JP H0594317 A JPH0594317 A JP H0594317A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- input
- output
- instruction
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【構成】 入出力プロセッサ３と、命令プロセッサ１，
２と、主記憶装置４を含む情報処理装置において、命令
プロセッサは、仮想計算機を起動する命令２０と、入出
力割り込み受け付け手段５２と、仮想計算機識別子を表
示する手段５３と、入出力割り込み受け付け時、入出力
割り込み受け付け手段に割り込みがあることを表示する
手段５１と、割り込み表示手段が割り込みの存在を表示
するとき起動される割り込みチェック手段５４とを持
ち、仮想計算機を起動する命令の実行時に、入出力割り
込み受け付け手段に割り込みの存在を表示する。 【効果】 全ての仮想計算機の起動時、またはすべての
割り込み受け付け時に保留中の割り込みがチェックされ
るため、保留された特定の仮想計算機に対する割り込み
の受け付けが長引くことが無いため、入出力の直接実行
を行っている仮想計算機の実行性能の向上が期待でき
る。
２と、主記憶装置４を含む情報処理装置において、命令
プロセッサは、仮想計算機を起動する命令２０と、入出
力割り込み受け付け手段５２と、仮想計算機識別子を表
示する手段５３と、入出力割り込み受け付け時、入出力
割り込み受け付け手段に割り込みがあることを表示する
手段５１と、割り込み表示手段が割り込みの存在を表示
するとき起動される割り込みチェック手段５４とを持
ち、仮想計算機を起動する命令の実行時に、入出力割り
込み受け付け手段に割り込みの存在を表示する。 【効果】 全ての仮想計算機の起動時、またはすべての
割り込み受け付け時に保留中の割り込みがチェックされ
るため、保留された特定の仮想計算機に対する割り込み
の受け付けが長引くことが無いため、入出力の直接実行
を行っている仮想計算機の実行性能の向上が期待でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、仮想計算機の入出力割
り込み処理方式に関する。
り込み処理方式に関する。
【０００２】
【従来の技術】仮想計算機（ＶＭ）とは、一台の計算機
ハードウエア上で、複数の計算機システムを仮想的に同
時に動作させる方法である。複数の仮想計算機を一台の
実計算機上で動作させるために、主に時分割の技術を用
いる。予め定められた持ち時間の中で、ある仮想計算機
が動作し、持ち時間を使いつくすと、後の実行の継続に
必要なハードウエアの状態をメモリに保存する。次に、
ハードウエアは仮想計算機モニタ（ＶＭＭ）と呼ばれる
プログラムが動作を開始する。ＶＭＭは、次にどの仮想
計算機を起動するかを決定し、新しい仮想計算機の起動
をハードウエアに指示する。ハードウエアは、メモリ上
の保存しておいた新しい仮想計算機のハードウエアの情
報を回復し、持時間を設定した後、新しい仮想計算機を
起動する。今述べた仮想計算機システムの一般的な例
が、IBM Virtual Machine Facility/370:Introduction
(GC-20-1800) に述べられている。
ハードウエア上で、複数の計算機システムを仮想的に同
時に動作させる方法である。複数の仮想計算機を一台の
実計算機上で動作させるために、主に時分割の技術を用
いる。予め定められた持ち時間の中で、ある仮想計算機
が動作し、持ち時間を使いつくすと、後の実行の継続に
必要なハードウエアの状態をメモリに保存する。次に、
ハードウエアは仮想計算機モニタ（ＶＭＭ）と呼ばれる
プログラムが動作を開始する。ＶＭＭは、次にどの仮想
計算機を起動するかを決定し、新しい仮想計算機の起動
をハードウエアに指示する。ハードウエアは、メモリ上
の保存しておいた新しい仮想計算機のハードウエアの情
報を回復し、持時間を設定した後、新しい仮想計算機を
起動する。今述べた仮想計算機システムの一般的な例
が、IBM Virtual Machine Facility/370:Introduction
(GC-20-1800) に述べられている。
【０００３】ＶＭＭは実計算機ハードウエアの資源に対
して、各仮想計算機間で一元的に管理しなくてはならな
い仕事も行なう。その代表的なものが、入出力動作であ
る。仮想計算機は、入出力動作を行なう時、ＶＭＭが仮
想計算機の代わりに実際の入出力動作を行なう。ＶＭＭ
は仮想計算機上の仮想入出力デバイスから実デバイスへ
の変換を行ない、実デバイスへの入出力動作の起動を行
なう。入出力動作の終了を通知する割り込みは仮想計算
機でなく、ＶＭＭが受け付ける。ＶＭＭは、割込みがど
の仮想計算機に対するものかを判別し、目的の仮想計算
機に対して割込みをシミュレートする。
して、各仮想計算機間で一元的に管理しなくてはならな
い仕事も行なう。その代表的なものが、入出力動作であ
る。仮想計算機は、入出力動作を行なう時、ＶＭＭが仮
想計算機の代わりに実際の入出力動作を行なう。ＶＭＭ
は仮想計算機上の仮想入出力デバイスから実デバイスへ
の変換を行ない、実デバイスへの入出力動作の起動を行
なう。入出力動作の終了を通知する割り込みは仮想計算
機でなく、ＶＭＭが受け付ける。ＶＭＭは、割込みがど
の仮想計算機に対するものかを判別し、目的の仮想計算
機に対して割込みをシミュレートする。
【０００４】ところが、この入出力方式は、ＶＭＭが入
出力動作をシミュレートするオーバヘッドが大きい。こ
のため、最近では仮想計算機が直接入出力を起動し、入
出力終了割り込みを受けつける、入出力の直接実行方式
が採用されている。
出力動作をシミュレートするオーバヘッドが大きい。こ
のため、最近では仮想計算機が直接入出力を起動し、入
出力終了割り込みを受けつける、入出力の直接実行方式
が採用されている。
【０００５】入出力の直接実行方式においては、命令プ
ロセッサ上で実行中のＶＭは、入出力プロセッサに入出
力動作の要求を行うときに、入出力プロセッサがどのＶ
Ｍから入力要求を受け取ったかを識別できるように、Ｖ
Ｍの識別名（ＶＭＩＤ）を入出力要求とともに入出力プ
ロセッサへ送付する。ＶＭＩＤは、システム内でactive
なＶＭの中から、特定のＶＭを指定するシステム内で一
意の名前である。入出力プロセッサは、ＶＭからの要求
に基づき入出力装置に入出力動作の開始を指示し、入出
力動作の終了後、要求を受けたときと同一のＶＭＩＤを
付加して、入出力終了割り込みを命令プロセッサへ要求
する。要求された命令プロセッサは、現在実行中のＶＭ
のＶＭＩＤと入出力プロセッサから割り込みとともに送
られてきたＶＭＩＤとを比較する。両者が一致すれば、
割り込みを受け付ける。
ロセッサ上で実行中のＶＭは、入出力プロセッサに入出
力動作の要求を行うときに、入出力プロセッサがどのＶ
Ｍから入力要求を受け取ったかを識別できるように、Ｖ
Ｍの識別名（ＶＭＩＤ）を入出力要求とともに入出力プ
ロセッサへ送付する。ＶＭＩＤは、システム内でactive
なＶＭの中から、特定のＶＭを指定するシステム内で一
意の名前である。入出力プロセッサは、ＶＭからの要求
に基づき入出力装置に入出力動作の開始を指示し、入出
力動作の終了後、要求を受けたときと同一のＶＭＩＤを
付加して、入出力終了割り込みを命令プロセッサへ要求
する。要求された命令プロセッサは、現在実行中のＶＭ
のＶＭＩＤと入出力プロセッサから割り込みとともに送
られてきたＶＭＩＤとを比較する。両者が一致すれば、
割り込みを受け付ける。
【０００６】ところが、ＶＭは命令プロセッサを時分割
で使用しているため、あるＶＭの入出力割り込みが命令
プロセッサに到来した時に、同一のＶＭＩＤを持つＶＭ
がその命令プロセッサで動作中でないことがある。する
と、その割り込みは無視されてしまう。このため、メモ
リ上に、割り込みがあったことを示すフラグを設定す
る。これを割り込みセルという。入出力プロセッサは、
命令プロセッサに入出力終了割り込み要求を行う前に、
割り込みセルに目的のＶＭに割り込みがあったこを記憶
させる。これにより、入出力プロセッサは入出力動作を
終了できるので、別の仕事を行うことができる。割り込
みセルに記憶された割り込みは、該当するＶＭが次に割
り込みを受け付けた時に認識される。命令プロセッサは
割り込みを受け付けると、割り込みセルから割り込みの
印を消す。
で使用しているため、あるＶＭの入出力割り込みが命令
プロセッサに到来した時に、同一のＶＭＩＤを持つＶＭ
がその命令プロセッサで動作中でないことがある。する
と、その割り込みは無視されてしまう。このため、メモ
リ上に、割り込みがあったことを示すフラグを設定す
る。これを割り込みセルという。入出力プロセッサは、
命令プロセッサに入出力終了割り込み要求を行う前に、
割り込みセルに目的のＶＭに割り込みがあったこを記憶
させる。これにより、入出力プロセッサは入出力動作を
終了できるので、別の仕事を行うことができる。割り込
みセルに記憶された割り込みは、該当するＶＭが次に割
り込みを受け付けた時に認識される。命令プロセッサは
割り込みを受け付けると、割り込みセルから割り込みの
印を消す。
【０００７】さて、無視された入出力割り込みは、次に
同一のＶＭＩＤをもつＶＭが命令プロセッサ上で実行さ
れ、かつ新たな割り込みが到来するまで待たされる。い
つＶＭが命令プロセッサ上で次に実行されるかは、ＶＭ
ＭのＶＭに対するスケジューリングの方式や、他のＶＭ
の動作状態による。また、新たな割り込みが到来するの
はある不確定な時間後である。このように、一度無視さ
れた割り込みが受け付けられるまでの時間には常に不確
実さがある。場合によっては入出力割り込みが長い時間
待たされることがある。
同一のＶＭＩＤをもつＶＭが命令プロセッサ上で実行さ
れ、かつ新たな割り込みが到来するまで待たされる。い
つＶＭが命令プロセッサ上で次に実行されるかは、ＶＭ
ＭのＶＭに対するスケジューリングの方式や、他のＶＭ
の動作状態による。また、新たな割り込みが到来するの
はある不確定な時間後である。このように、一度無視さ
れた割り込みが受け付けられるまでの時間には常に不確
実さがある。場合によっては入出力割り込みが長い時間
待たされることがある。
【０００８】
【発明が解決しようとする課題】無視された入出力割り
込みは、次に同一のＶＭＩＤをもつＶＭが命令プロセッ
サ上で実行され、かつ新たな割り込みが到来するまで待
たされる。いつＶＭが命令プロセッサ上で次に実行され
るかは、ＶＭＭのＶＭに対するスケジューリングの方式
や、他のＶＭの動作状態による。また、新たな割り込み
が到来するのはある不確定な時間後である。このよう
に、一度無視された割り込みが受け付けられるまでの時
間には常に不確実さがある。場合によっては入出力割り
込みが長い時間待たされることがある。
込みは、次に同一のＶＭＩＤをもつＶＭが命令プロセッ
サ上で実行され、かつ新たな割り込みが到来するまで待
たされる。いつＶＭが命令プロセッサ上で次に実行され
るかは、ＶＭＭのＶＭに対するスケジューリングの方式
や、他のＶＭの動作状態による。また、新たな割り込み
が到来するのはある不確定な時間後である。このよう
に、一度無視された割り込みが受け付けられるまでの時
間には常に不確実さがある。場合によっては入出力割り
込みが長い時間待たされることがある。
【０００９】
【課題を解決するための手段】前述の問題点を解決する
ため、本発明の５つの入出力割り込み処理方式は次の手
段および特徴を有する。
ため、本発明の５つの入出力割り込み処理方式は次の手
段および特徴を有する。
【００１０】１．入出力プロセッサ（３）と、命令プロ
セッサ（１）と、主記憶装置（４）を持ち、命令プロセ
ッサ（１）は、ＶＭを起動する命令（２０）と、入出力
割り込み受け付け手段（５２）と、ＶＭＩＤを表示する
手段（５３）と、入出力割り込み受け付け時入出力割り
込み受け付け手段（５２）に割り込みがあることを表示
する手段（５１）と、割り込み表示手段（５１）が割り
込みの存在を表示するとき、起動される割り込みチェッ
ク手段（５４）を持ち、ＶＭを起動する命令（２０）の
実行時に、入出力割り込み受け付け手段（５２）に割り
込みの存在を表示すること。
セッサ（１）と、主記憶装置（４）を持ち、命令プロセ
ッサ（１）は、ＶＭを起動する命令（２０）と、入出力
割り込み受け付け手段（５２）と、ＶＭＩＤを表示する
手段（５３）と、入出力割り込み受け付け時入出力割り
込み受け付け手段（５２）に割り込みがあることを表示
する手段（５１）と、割り込み表示手段（５１）が割り
込みの存在を表示するとき、起動される割り込みチェッ
ク手段（５４）を持ち、ＶＭを起動する命令（２０）の
実行時に、入出力割り込み受け付け手段（５２）に割り
込みの存在を表示すること。
【００１１】２．入出力プロセッサ（３）と、複数の命
令プロセッサ（１，２）と、主記憶装置（４）と、命令
プロセッサ（１）上で動作するＶＭＭ（１１）と、同じ
く命令プロセッサ（１）で動作する複数のＶＭ（８，
９）と、割り込みの保留を表示する手段と、命令プロセ
ッサ（１）から入出力プロセッサ（３）へ入出力動作の
起動を要求する手段と、入出力プロセッサ（３）または
命令プロセッサから命令プロセッサへ入出動作の終了の
割り込みを通知する手段と、入出力動作の起動または入
出力動作の終了の割り込みにともなって、ＶＭＩＤを通
知する手段を持ち、命令プロセッサ（１）は、ＶＭを起
動する命令（２０）と入出力プロセッサ（３）に入出力
動作の起動を指示する命令と、入出力割り込み受け付け
手段（５２）とＶＭＩＤを表示する手段（５３）と、入
出力割り込み受け付け時入出力受け付け手段（５２）に
割り込みがあることを表示する手段（５１）と、割り込
み表示手段（５１）が割り込みの存在を表示するとき起
動される割り込みチェック手段（５４）を持ち、ＶＭを
起動する命令（２０）の実行時に、前記入出力動作の終
了の割り込みを通知する手段を用いて、他の命令プロセ
ッサ（２）の入出力割り込み表示手段（６１）に割り込
みの存在を表示すること。
令プロセッサ（１，２）と、主記憶装置（４）と、命令
プロセッサ（１）上で動作するＶＭＭ（１１）と、同じ
く命令プロセッサ（１）で動作する複数のＶＭ（８，
９）と、割り込みの保留を表示する手段と、命令プロセ
ッサ（１）から入出力プロセッサ（３）へ入出力動作の
起動を要求する手段と、入出力プロセッサ（３）または
命令プロセッサから命令プロセッサへ入出動作の終了の
割り込みを通知する手段と、入出力動作の起動または入
出力動作の終了の割り込みにともなって、ＶＭＩＤを通
知する手段を持ち、命令プロセッサ（１）は、ＶＭを起
動する命令（２０）と入出力プロセッサ（３）に入出力
動作の起動を指示する命令と、入出力割り込み受け付け
手段（５２）とＶＭＩＤを表示する手段（５３）と、入
出力割り込み受け付け時入出力受け付け手段（５２）に
割り込みがあることを表示する手段（５１）と、割り込
み表示手段（５１）が割り込みの存在を表示するとき起
動される割り込みチェック手段（５４）を持ち、ＶＭを
起動する命令（２０）の実行時に、前記入出力動作の終
了の割り込みを通知する手段を用いて、他の命令プロセ
ッサ（２）の入出力割り込み表示手段（６１）に割り込
みの存在を表示すること。
【００１２】３．入出力プロセッサ（３）と、複数の命
令プロセッサ（１，２）と、主記憶装置（４）と、命令
プロセッサ（１）上で動作するＶＭＭ（１１）と、同じ
く命令プロセッサ（１）で動作する複数のＶＭ（８，
９）と、割り込みの保留を表示する手段と、命令プロセ
ッサ（１）から入出力プロセッサ（３）へ入出力動作の
起動を要求する手段と、入出力プロセッサ（３）または
命令プロセッサから命令プロセッサへ入出力動作の終了
の割り込みを通知する手段と、入出力動作の起動入出力
動作の終了の割り込みにともなって、ＶＭＩＤを通知す
る手段を持ち、命令プロセッサ（１）は、ＶＭを起動す
る命令（２０）と入出力プロセッサ（３）に入出力動作
の起動を指示する命令と、入出力割り込み受け付け手段
（５２）と、ＶＭＩＤを表示する手段（５３）と、入出
力割り込み手段（５１）と、割り込み表示手段（５１）
が割り込みの存在を表示するとき起動される割り込みチ
ェック手段（５４）を持ち、割り込みチェック手段（５
４）が起動されたとき、他のＶＭに対する割り込みが存
在をチェックして、他のＶＭに対する割り込みが存在す
るとき、入出力動作の終了割り込みを通知する手段を用
いて、他の命令プロセッサ（２）の入出力割り込み表示
手段（６１）に割り込みの存在を表示すること。
令プロセッサ（１，２）と、主記憶装置（４）と、命令
プロセッサ（１）上で動作するＶＭＭ（１１）と、同じ
く命令プロセッサ（１）で動作する複数のＶＭ（８，
９）と、割り込みの保留を表示する手段と、命令プロセ
ッサ（１）から入出力プロセッサ（３）へ入出力動作の
起動を要求する手段と、入出力プロセッサ（３）または
命令プロセッサから命令プロセッサへ入出力動作の終了
の割り込みを通知する手段と、入出力動作の起動入出力
動作の終了の割り込みにともなって、ＶＭＩＤを通知す
る手段を持ち、命令プロセッサ（１）は、ＶＭを起動す
る命令（２０）と入出力プロセッサ（３）に入出力動作
の起動を指示する命令と、入出力割り込み受け付け手段
（５２）と、ＶＭＩＤを表示する手段（５３）と、入出
力割り込み手段（５１）と、割り込み表示手段（５１）
が割り込みの存在を表示するとき起動される割り込みチ
ェック手段（５４）を持ち、割り込みチェック手段（５
４）が起動されたとき、他のＶＭに対する割り込みが存
在をチェックして、他のＶＭに対する割り込みが存在す
るとき、入出力動作の終了割り込みを通知する手段を用
いて、他の命令プロセッサ（２）の入出力割り込み表示
手段（６１）に割り込みの存在を表示すること。
【００１３】４．入出力プロセッサ（３）と、複数の命
令プロセッサ（１，２）と、主記憶装置（４）と、命令
プロセッサ（１）上で動作するＶＭＭ（１１）と、同じ
く命令プロセッサ（１）で動作する複数のＶＭ（８，
９）と、割り込みの保留を表示する手段と、命令プロセ
ッサ（１）から入出力プロセッサ（３）へ入出力動作の
起動を要求する手段と、入出力プロセッサ（３）または
命令プロセッサから命令プロセッサへ入出力動作の終了
の割り込みを通知する手段と、入出力動作の起動または
入出力動作の終了の割り込みにともなって、ＶＭＩＤを
通知する手段を持ち、命令プロセッサ（１）は、ＶＭを
起動する命令（２０）と入出力プロセッサ（３）に入出
力動作の起動を指示する命令と、入出力割り込み受け付
け手段（５２）と、ＶＭＩＤを表示する手段（５３）
と、入出力割り込み受け付け時入出力割り込み受け付け
手段（５２）に割り込みがあることを表示する手段（５
１）と、割り込み表示手段（５１）が割り込みの存在を
表示するとき起動される割り込みチェック手段（５４）
を持ち、ＶＭを起動する命令（２０）が実行されたと
き、他のＶＭに対する割り込みの存在をチェックして、
他のＶＭに対する割り込みが存在するとき、入出力動作
の終了の割り込みを通知する手段を用いて、他の命令プ
ロセッサ（２）の入出力割り込み表示手段（６１）に割
り込みの存在を表示すること。
令プロセッサ（１，２）と、主記憶装置（４）と、命令
プロセッサ（１）上で動作するＶＭＭ（１１）と、同じ
く命令プロセッサ（１）で動作する複数のＶＭ（８，
９）と、割り込みの保留を表示する手段と、命令プロセ
ッサ（１）から入出力プロセッサ（３）へ入出力動作の
起動を要求する手段と、入出力プロセッサ（３）または
命令プロセッサから命令プロセッサへ入出力動作の終了
の割り込みを通知する手段と、入出力動作の起動または
入出力動作の終了の割り込みにともなって、ＶＭＩＤを
通知する手段を持ち、命令プロセッサ（１）は、ＶＭを
起動する命令（２０）と入出力プロセッサ（３）に入出
力動作の起動を指示する命令と、入出力割り込み受け付
け手段（５２）と、ＶＭＩＤを表示する手段（５３）
と、入出力割り込み受け付け時入出力割り込み受け付け
手段（５２）に割り込みがあることを表示する手段（５
１）と、割り込み表示手段（５１）が割り込みの存在を
表示するとき起動される割り込みチェック手段（５４）
を持ち、ＶＭを起動する命令（２０）が実行されたと
き、他のＶＭに対する割り込みの存在をチェックして、
他のＶＭに対する割り込みが存在するとき、入出力動作
の終了の割り込みを通知する手段を用いて、他の命令プ
ロセッサ（２）の入出力割り込み表示手段（６１）に割
り込みの存在を表示すること。
【００１４】５．入出力プロセッサ（３）と、複数の命
令プロセッサ（１）と、主記憶装置（４）と、命令プロ
セッサ（１）上で動作するＶＭＭ（１１）と、同じく命
令プロセッサ（１）で動作する複数のＶＭ（８，９）
と、割り込みの保留を表示する手段と、命令プロセッサ
（１）から入出力プロセッサ（３）へ入出力動作の起動
を要求する手段と、入出力プロセッサ（３）または命令
プロセッサから命令プロセッサへ入出力動作の割り込み
を通知する手段と、入出力動作の起動または入出力動作
の終了の割り込みにともなって、ＶＭＩＤを通知する手
段を持ち、命令プロセッサ（１）は、ＶＭを起動する命
令（２０）と入出力プロセッサ（３）に入出力動作の起
動を指示する命令と、入出力割り込み受け付け手段（５
２）と、ＶＭＩＤを表示する手段（５３）と、入出力割
り込みを受け付け時入出力割り込み受け付け手段（５
２）に割り込みがあることを表示する手段（５１）と、
割り込み表示手段（５１）が割り込みの存在を表示する
とき起動される割り込みチェック手段（５４）を持ち、
ＶＭを起動する命令（２０）が実行されたとき、そのＶ
Ｍに対する割り込みをチェックし、もし割り込みが無け
れば他のＶＭに対する割り込みが存在をチェックして、
他のＶＭに対する割り込みが存在するとき、ＶＭＭに割
り込み、ＶＭＭは割り込みが存在するＶＭを前記ＶＭを
起動する命令（２０）を用いて実行させること。
令プロセッサ（１）と、主記憶装置（４）と、命令プロ
セッサ（１）上で動作するＶＭＭ（１１）と、同じく命
令プロセッサ（１）で動作する複数のＶＭ（８，９）
と、割り込みの保留を表示する手段と、命令プロセッサ
（１）から入出力プロセッサ（３）へ入出力動作の起動
を要求する手段と、入出力プロセッサ（３）または命令
プロセッサから命令プロセッサへ入出力動作の割り込み
を通知する手段と、入出力動作の起動または入出力動作
の終了の割り込みにともなって、ＶＭＩＤを通知する手
段を持ち、命令プロセッサ（１）は、ＶＭを起動する命
令（２０）と入出力プロセッサ（３）に入出力動作の起
動を指示する命令と、入出力割り込み受け付け手段（５
２）と、ＶＭＩＤを表示する手段（５３）と、入出力割
り込みを受け付け時入出力割り込み受け付け手段（５
２）に割り込みがあることを表示する手段（５１）と、
割り込み表示手段（５１）が割り込みの存在を表示する
とき起動される割り込みチェック手段（５４）を持ち、
ＶＭを起動する命令（２０）が実行されたとき、そのＶ
Ｍに対する割り込みをチェックし、もし割り込みが無け
れば他のＶＭに対する割り込みが存在をチェックして、
他のＶＭに対する割り込みが存在するとき、ＶＭＭに割
り込み、ＶＭＭは割り込みが存在するＶＭを前記ＶＭを
起動する命令（２０）を用いて実行させること。
【００１５】
【実施例】次に、本発明の実施例を図面を用いて説明す
る。
る。
【００１６】図１は、本発明の一実施例である。以下、
この図を参照して第１の発明から第５の発明までの実施
例を説明する。 （一般的な動作説明）まず、図１の実施例の一般的な動
作の説明を行う。
この図を参照して第１の発明から第５の発明までの実施
例を説明する。 （一般的な動作説明）まず、図１の実施例の一般的な動
作の説明を行う。
【００１７】図１は、二つの命令プロセッサＩＰ０およ
び１（１，２）と一つの入出力プロセッサＩＯＰ（３）
からなる情報処理装置である。なお、ここではＩＰが二
台からなるシステムであるが、三台以上のシステムにお
いてもこの実施例と同じ議論が成り立つ。それぞれの命
令プロセッサと入出力プロセッサはメモリＭＥＭ（４）
により結合されている。また、各々のプロセッサは二つ
のバス（５、６）によっても結合されている。バス
（５）は、各プロセッサで通信を行う場合に用いられ
る。通信には、ＩＰ０および１（１，２）からＩＯＰ
（３）への入出力動作起動の要求と、ＩＯＰ（３）また
はＩＰ０および１（１，２）からＩＰ０および１（１，
２）への入出力終了割り込み要求が含まれる。ＭＥＭ
（４）には、ＩＰ０および１のいずれかで動作する仮想
計算機モニタＶＭＭ（７）と複数の仮想計算機ＶＭ０お
よび１など（８，９）の制御情報や命令列（８，９）な
どが含まれる。ＶＭＭ（７）には仮想計算機の起動命令
ＳＶＭＯＳ（２０）が含まれるであろうし、ＶＭ０およ
び１には、入出力起動命令ＳＩＯ（２１）が含まれるで
あろう。従来のＳＶＭＯＳ命令の効果は、ＳＶＭＯＳ命
令が実行されたＩＰへＭＥＭ上の情報（８，９）をロー
ドして、その情報に従ってＩＰが動作することである。
情報のロード（８，９）には、ＶＭＩＤ（５３または６
３）の設定も含まれる。図９に従来のＳＶＭＯＳ命令の
動作を示す。
び１（１，２）と一つの入出力プロセッサＩＯＰ（３）
からなる情報処理装置である。なお、ここではＩＰが二
台からなるシステムであるが、三台以上のシステムにお
いてもこの実施例と同じ議論が成り立つ。それぞれの命
令プロセッサと入出力プロセッサはメモリＭＥＭ（４）
により結合されている。また、各々のプロセッサは二つ
のバス（５、６）によっても結合されている。バス
（５）は、各プロセッサで通信を行う場合に用いられ
る。通信には、ＩＰ０および１（１，２）からＩＯＰ
（３）への入出力動作起動の要求と、ＩＯＰ（３）また
はＩＰ０および１（１，２）からＩＰ０および１（１，
２）への入出力終了割り込み要求が含まれる。ＭＥＭ
（４）には、ＩＰ０および１のいずれかで動作する仮想
計算機モニタＶＭＭ（７）と複数の仮想計算機ＶＭ０お
よび１など（８，９）の制御情報や命令列（８，９）な
どが含まれる。ＶＭＭ（７）には仮想計算機の起動命令
ＳＶＭＯＳ（２０）が含まれるであろうし、ＶＭ０およ
び１には、入出力起動命令ＳＩＯ（２１）が含まれるで
あろう。従来のＳＶＭＯＳ命令の効果は、ＳＶＭＯＳ命
令が実行されたＩＰへＭＥＭ上の情報（８，９）をロー
ドして、その情報に従ってＩＰが動作することである。
情報のロード（８，９）には、ＶＭＩＤ（５３または６
３）の設定も含まれる。図９に従来のＳＶＭＯＳ命令の
動作を示す。
【００１８】図９は、実行されたＳＶＭＯＳ命令が、Ｖ
ＭＩＤ＝０のＶＭ（ＶＭ０）をＩＰ０（１）で実行する
ことを指定していると仮定している。まず、主記憶装置
（４）内のＶＭ０の情報をＩＰ０（１）にロードする
（１５１）。次に、ＶＭ０を起動する（１５２）。
ＭＩＤ＝０のＶＭ（ＶＭ０）をＩＰ０（１）で実行する
ことを指定していると仮定している。まず、主記憶装置
（４）内のＶＭ０の情報をＩＰ０（１）にロードする
（１５１）。次に、ＶＭ０を起動する（１５２）。
【００１９】ＩＰ０または１（１，２）の上で動作して
いるＶＭがＳＩＯ命令を実行すると、ＩＰ０または１
（１，２）はバス（５）を通じてＩＯＰ（３）に入出力
動作の起動を要求する。このとき、バス（６）にはＳＩ
Ｏ命令を実行したＶＭの識別子（ＶＭＩＤ）が送られ、
ＩＯＰ（３）は入出力動作要求の受付とともに、そのＶ
ＭＩＤを、後で入出力終了割り込みをＩＰに送出すると
きのために保存しておく。ＩＯＰ（３）により起動され
た入出力動作が終了すると、ＩＯＰ（３）は入出力終了
割り込みをバス（５）を通じて要求されたＩＰに送出す
る。このときバス（６）には要求時に付加されていたＶ
ＭＩＤが送出される。これより前に、ＩＯＰ（３）は割
り込みセルに割り込みが存在することを表示する。割り
込みセルは、ここではメモリ中のワードで実現されてい
るとし、そのワードのビット位置がＶＭＩＤに対応する
ように定義されている。さらに、このようなワードは入
出力デバイスごとに設定されている。即ち、ＩＯＰ
（３）は入出力動作が終了すると、デバイスに対応した
割り込みセル内の、入出力動作を要求したＶＭのＶＭＩ
Ｄに対応するビット位置に“１”をセットして割り込み
が存在することを表示する。バス（５）より入出力割り
込みを認識したＩＰ０および１（１，２）は、現在実行
中のＶＭＩＤをレジスタ５３または６３より知り、バス
（６）から送られてくるＶＭＩＤと比較して、一致を見
たら割り込み存在表示フラグＸＩＰ（５１，６１）をセ
ットする。ＸＩＰ（５１，６１）のセットによりＩＰ内
の割り込みチェック手段が適当なタイミングで起動され
る。割り込みチェック手段は割り込みセル（１０）を読
みだし割り込みが存在していることを確認した上で、割
り込みセルの該当するビットをクリアしてＶＭの割り込
み処理ルーチンの起動をおこなう。図１０に割り込みチ
ェック手段の動作を示す。
いるＶＭがＳＩＯ命令を実行すると、ＩＰ０または１
（１，２）はバス（５）を通じてＩＯＰ（３）に入出力
動作の起動を要求する。このとき、バス（６）にはＳＩ
Ｏ命令を実行したＶＭの識別子（ＶＭＩＤ）が送られ、
ＩＯＰ（３）は入出力動作要求の受付とともに、そのＶ
ＭＩＤを、後で入出力終了割り込みをＩＰに送出すると
きのために保存しておく。ＩＯＰ（３）により起動され
た入出力動作が終了すると、ＩＯＰ（３）は入出力終了
割り込みをバス（５）を通じて要求されたＩＰに送出す
る。このときバス（６）には要求時に付加されていたＶ
ＭＩＤが送出される。これより前に、ＩＯＰ（３）は割
り込みセルに割り込みが存在することを表示する。割り
込みセルは、ここではメモリ中のワードで実現されてい
るとし、そのワードのビット位置がＶＭＩＤに対応する
ように定義されている。さらに、このようなワードは入
出力デバイスごとに設定されている。即ち、ＩＯＰ
（３）は入出力動作が終了すると、デバイスに対応した
割り込みセル内の、入出力動作を要求したＶＭのＶＭＩ
Ｄに対応するビット位置に“１”をセットして割り込み
が存在することを表示する。バス（５）より入出力割り
込みを認識したＩＰ０および１（１，２）は、現在実行
中のＶＭＩＤをレジスタ５３または６３より知り、バス
（６）から送られてくるＶＭＩＤと比較して、一致を見
たら割り込み存在表示フラグＸＩＰ（５１，６１）をセ
ットする。ＸＩＰ（５１，６１）のセットによりＩＰ内
の割り込みチェック手段が適当なタイミングで起動され
る。割り込みチェック手段は割り込みセル（１０）を読
みだし割り込みが存在していることを確認した上で、割
り込みセルの該当するビットをクリアしてＶＭの割り込
み処理ルーチンの起動をおこなう。図１０に割り込みチ
ェック手段の動作を示す。
【００２０】図１０は、ＩＰ０（１）でＶＭ０が実行
中、ＩＯＰ（３）からの割り込みを受け付けた場合を仮
定している。まず、割り込みチェック手段は割り込みセ
ルを読みだす（１６１）。次に、割り込みセルのビット
０をチェックし、ＶＭ０に対する割り込みが存在するか
どうか判定する（１６２）。もし、割り込みが存在しな
ければ、割り込み処理は何もせずに終了する。割り込み
が存在すれば、今読み込んだ割り込みセルのビット０を
リセットし、ＶＭ０に対する割り込みをリセットする
（１６３）。
中、ＩＯＰ（３）からの割り込みを受け付けた場合を仮
定している。まず、割り込みチェック手段は割り込みセ
ルを読みだす（１６１）。次に、割り込みセルのビット
０をチェックし、ＶＭ０に対する割り込みが存在するか
どうか判定する（１６２）。もし、割り込みが存在しな
ければ、割り込み処理は何もせずに終了する。割り込み
が存在すれば、今読み込んだ割り込みセルのビット０を
リセットし、ＶＭ０に対する割り込みをリセットする
（１６３）。
【００２１】前述のように、もしバス（６）から送られ
てきたＶＭＩＤとＩＰで実行中のＶＭＩＤが異なれば、
割り込みは受け付けられない。このとき、割り込みセル
（１０）には割り込みがあったことが記憶されるため、
次の割り込みの受け付けで割り込みがあった事が認識さ
れる。
てきたＶＭＩＤとＩＰで実行中のＶＭＩＤが異なれば、
割り込みは受け付けられない。このとき、割り込みセル
（１０）には割り込みがあったことが記憶されるため、
次の割り込みの受け付けで割り込みがあった事が認識さ
れる。
【００２２】各ＩＰに対しＸＩＰを強制的に“１”にす
るために、ＶＭＩＤ＝０は特別な意味に使用される。バ
ス（５）に入出力終了割り込み要求があり、バス（６）
にＶＭＩＤ＝０があるとき、各ＩＰのＸＩＰは“１”に
なる。図２に、ＩＰ内の割り込み受け付けロジックの実
現例を示す。バス（５）から送られてくるデータの形式
を図３に示す。各ビットの意味は以下の通りである。
るために、ＶＭＩＤ＝０は特別な意味に使用される。バ
ス（５）に入出力終了割り込み要求があり、バス（６）
にＶＭＩＤ＝０があるとき、各ＩＰのＸＩＰは“１”に
なる。図２に、ＩＰ内の割り込み受け付けロジックの実
現例を示す。バス（５）から送られてくるデータの形式
を図３に示す。各ビットの意味は以下の通りである。
【００２３】 ｂｉｔ 意 味 ─────── ────────────────── ０（ＲＥＱ） 入出力動作起動要求 １（ＴＥＲＭ） 入出力動作終了割り込み要求 ２（ＩＰ０） 行き先（ＩＰ０宛） ３（ＩＰ１） 行き先（ＩＰ１宛） ４（ＩＯＰ） 行き先（ＩＯＰ宛） バス（５）から送られてきたデータはレジスタ（７１）
に格納される。また、バス（６）から送られてくるＶＭ
ＩＤはレジスタ（７２）に格納される。ＡＮＤゲート
（７３）により、このプロセッサ宛の入出力終了割り込
みである事を認識すると共に、レジスタ（７２）と現在
のＶＭＩＤが格納されているレジスタ（５３）とが比較
器（７４）で比較された出力とレジスタ（７２）と
“０”が比較器（７５）で比較された出力のＯＲがゲー
ト（７６）で取られる。両者の結果はＡＮＤゲート（７
７）を通り、ＯＲゲート（７８）を通じてＸＩＰをセッ
トする。ＸＩＰがセットされた事により、適当なタイミ
ングで割り込みチッエク手段（５４）が起動される。
に格納される。また、バス（６）から送られてくるＶＭ
ＩＤはレジスタ（７２）に格納される。ＡＮＤゲート
（７３）により、このプロセッサ宛の入出力終了割り込
みである事を認識すると共に、レジスタ（７２）と現在
のＶＭＩＤが格納されているレジスタ（５３）とが比較
器（７４）で比較された出力とレジスタ（７２）と
“０”が比較器（７５）で比較された出力のＯＲがゲー
ト（７６）で取られる。両者の結果はＡＮＤゲート（７
７）を通り、ＯＲゲート（７８）を通じてＸＩＰをセッ
トする。ＸＩＰがセットされた事により、適当なタイミ
ングで割り込みチッエク手段（５４）が起動される。
【００２４】以上が、各請求範囲の説明のベースとなる
一般的な動作説明である。 （第１の発明の実施例）図４は、第１の発明の実施例に
おけるＳＶＭＯＳ命令の動作を記述するフローチャート
である。ここでは、ＩＰ０でＶＭ０を起動しようとする
ＳＶＭＯＳ命令が実行されたと仮定している。まず、Ｍ
ＥＭ（４）内のＶＭ０に関する情報（８）がＩＰ０へロ
ードされる（１０１）。次にＸＩＰ（５１）をＯＲゲー
ト（７８）を通じて“１”とし（１０２）、最後に、さ
きにロードした情報にしたがって、ＶＭ０を起動する
（１０３）。ＸＩＰ（５１）がセットされていることに
より、ＶＭ０は起動直後割り込みを認識して、もしＶＭ
０に関する割り込み要因が割り込みセル（１０）に表示
されていれば、ＶＭ０は割り込み処理に入る。このプロ
セスは、前述の通りである。 （第２の発明の実施例）図５は、第２の発明の実施例に
おけるＳＶＭＯＳ命令の動作を記述するフローチャート
である。ここでも、ＩＰ０でＶＭ０を起動しようとする
ＳＶＭＯＳ命令が実行されたと仮定している。まず、Ｍ
ＥＭ（４）内のＶＭ０に関する情報（８）がＩＰ０へロ
ードされる（１１１）。次に、他のＩＰのＸＩＰをセッ
トするべく、バス（５）に入出力終了割り込み要求を乗
せる。同時に、バス（６）にはＩＰ０で実行中のＶＭの
ＶＭＩＤを乗せる（１１２）。そして最後にＩＰ０上
で、ＶＭ０が起動される。これにより、他のＩＰで、同
一のＶＭが実行中である場合には、割り込みチェック手
段が起動され、保留されている割り込みが処理される可
能性がある。この方式は、次の場合において有用であ
る。例えば、仮想計算機でマルチプロセッサをシミュレ
ートしている場合、特定の一つのプロセッサでしか入出
力終了割り込みを処理できない場合がある。このような
ときに、この方式は用いられる。 （第３の発明の実施例）図６は、第３の発明の実施例に
おける割り込みチェック手段（５２）の動作を記述する
フローチャートである。ここで、ＩＰ０はＶＭ０を実行
中で、そのときに割り込み選択手段（５２）が起動され
たとする。まず、割り込みセル（１０）がＭＥＭ（４）
から読み出される（１２１）。次に、読み出された割り
込みセルの内容から割り込みが存在するかチェックする
（１２２）。もし、割り込みが何もなければ処理は終了
し、ＶＭ０の実行が続けられる（１２３）。割り込みセ
ルに割り込みの表示があれば、つぎに他のＶＭに対する
割り込みがあるかをチェックする（１２４）。もし、割
り込み要因にＶＭ０以外に対するものがあれば、バス
（５）とバス（６）を通じてＶＭＩＤ＝０の入出力終了
割り込みが他のＩＰに向けて送出される（１２５）。最
後に、割り込みセル中（１０）のＶＭ０に対する割り込
み表示ビットを消し、ＶＭ０の割り込み処理ルーチンの
実行を開始する（１２６）。 （第４の発明の実施例）図７は、第４の発明の実施例に
おけるＳＶＭＯＳ命令の動作を記述するフローチャート
である。ここでも、ＩＰ０でＶＭ０を起動しようとする
ＳＶＭＯＳ命令が実行されたとする。まず、ＭＥＭ
（４）内のＶＭ０に関する情報（８）がＩＰ０へロード
される（１３１）。次に、割り込みセル（１０）をＭＥ
Ｍ（４）から読み出す（１３２）。読み出された割り込
みセルの内容から割り込みが存在するかチェックする
（１３３）。もし、割り込みが何もなければ、ＶＭ０の
起動が行われＳＶＭＯＳ命令の動作は終了する（１３
６）。割り込みが存在すれば、次に他のＶＭに対する割
り込みの有無をチェックする（１３４）。もし、割り込
み要因にＶＭ０以外に対するものがあれば、バス（５）
とバス（６）を通じてＶＭＩＤ＝０の入出力終了割り込
みが他のＩＰに向けて送出される（１３５）。最後に、
ＶＭ０の起動が行われＳＶＭＯＳ命令の動作は終了する
（１３６）。 （第５の発明の実施例）図８は、第５の発明の実施例に
おけるＳＶＭＯＳ命令の動作を記述するフローチャート
である。ここでも、ＩＰ０でＶＭ０を起動しようとする
ＳＶＭＯＳ命令が実行されたとする。まず、割り込みセ
ル（１０）をＭＥＭ（４）から読み出す（１４１）。読
み出された割り込みセルの内容から割り込みが存在する
かチェックする（１４２）。もし、割り込みが何もなけ
れば、ＭＥＭ（４）内のＶＭ０に関する情報（８）をＩ
Ｐ０へロードし（１４６）、ＶＭ０の起動を行ない（１
４７）ＳＶＭＯＳ命令の動作は終了する。もし、割り込
み要因にＶＭ０に対するものがなく、ＶＭ０以外に対す
るものがあれば、ＶＭＭに割り込んでＳＶＭＯＳ命令の
動作は終了する（１４３）。割り込み要因がＶＭ０に対
するものであれば、割り込みセル中（１０）のＶＭ０に
対する割り込み表示ビットを消し（１４４）、ＸＩＰ
（５１）をセットする（１４５）。最後に、ＭＥＭ
（４）内のＶＭ０に関する情報（８）をＩＰ０へロード
し（１４６）、ＶＭ０の起動を行い（１４７）、ＳＶＭ
ＯＳ命令の動作は終了する。
一般的な動作説明である。 （第１の発明の実施例）図４は、第１の発明の実施例に
おけるＳＶＭＯＳ命令の動作を記述するフローチャート
である。ここでは、ＩＰ０でＶＭ０を起動しようとする
ＳＶＭＯＳ命令が実行されたと仮定している。まず、Ｍ
ＥＭ（４）内のＶＭ０に関する情報（８）がＩＰ０へロ
ードされる（１０１）。次にＸＩＰ（５１）をＯＲゲー
ト（７８）を通じて“１”とし（１０２）、最後に、さ
きにロードした情報にしたがって、ＶＭ０を起動する
（１０３）。ＸＩＰ（５１）がセットされていることに
より、ＶＭ０は起動直後割り込みを認識して、もしＶＭ
０に関する割り込み要因が割り込みセル（１０）に表示
されていれば、ＶＭ０は割り込み処理に入る。このプロ
セスは、前述の通りである。 （第２の発明の実施例）図５は、第２の発明の実施例に
おけるＳＶＭＯＳ命令の動作を記述するフローチャート
である。ここでも、ＩＰ０でＶＭ０を起動しようとする
ＳＶＭＯＳ命令が実行されたと仮定している。まず、Ｍ
ＥＭ（４）内のＶＭ０に関する情報（８）がＩＰ０へロ
ードされる（１１１）。次に、他のＩＰのＸＩＰをセッ
トするべく、バス（５）に入出力終了割り込み要求を乗
せる。同時に、バス（６）にはＩＰ０で実行中のＶＭの
ＶＭＩＤを乗せる（１１２）。そして最後にＩＰ０上
で、ＶＭ０が起動される。これにより、他のＩＰで、同
一のＶＭが実行中である場合には、割り込みチェック手
段が起動され、保留されている割り込みが処理される可
能性がある。この方式は、次の場合において有用であ
る。例えば、仮想計算機でマルチプロセッサをシミュレ
ートしている場合、特定の一つのプロセッサでしか入出
力終了割り込みを処理できない場合がある。このような
ときに、この方式は用いられる。 （第３の発明の実施例）図６は、第３の発明の実施例に
おける割り込みチェック手段（５２）の動作を記述する
フローチャートである。ここで、ＩＰ０はＶＭ０を実行
中で、そのときに割り込み選択手段（５２）が起動され
たとする。まず、割り込みセル（１０）がＭＥＭ（４）
から読み出される（１２１）。次に、読み出された割り
込みセルの内容から割り込みが存在するかチェックする
（１２２）。もし、割り込みが何もなければ処理は終了
し、ＶＭ０の実行が続けられる（１２３）。割り込みセ
ルに割り込みの表示があれば、つぎに他のＶＭに対する
割り込みがあるかをチェックする（１２４）。もし、割
り込み要因にＶＭ０以外に対するものがあれば、バス
（５）とバス（６）を通じてＶＭＩＤ＝０の入出力終了
割り込みが他のＩＰに向けて送出される（１２５）。最
後に、割り込みセル中（１０）のＶＭ０に対する割り込
み表示ビットを消し、ＶＭ０の割り込み処理ルーチンの
実行を開始する（１２６）。 （第４の発明の実施例）図７は、第４の発明の実施例に
おけるＳＶＭＯＳ命令の動作を記述するフローチャート
である。ここでも、ＩＰ０でＶＭ０を起動しようとする
ＳＶＭＯＳ命令が実行されたとする。まず、ＭＥＭ
（４）内のＶＭ０に関する情報（８）がＩＰ０へロード
される（１３１）。次に、割り込みセル（１０）をＭＥ
Ｍ（４）から読み出す（１３２）。読み出された割り込
みセルの内容から割り込みが存在するかチェックする
（１３３）。もし、割り込みが何もなければ、ＶＭ０の
起動が行われＳＶＭＯＳ命令の動作は終了する（１３
６）。割り込みが存在すれば、次に他のＶＭに対する割
り込みの有無をチェックする（１３４）。もし、割り込
み要因にＶＭ０以外に対するものがあれば、バス（５）
とバス（６）を通じてＶＭＩＤ＝０の入出力終了割り込
みが他のＩＰに向けて送出される（１３５）。最後に、
ＶＭ０の起動が行われＳＶＭＯＳ命令の動作は終了する
（１３６）。 （第５の発明の実施例）図８は、第５の発明の実施例に
おけるＳＶＭＯＳ命令の動作を記述するフローチャート
である。ここでも、ＩＰ０でＶＭ０を起動しようとする
ＳＶＭＯＳ命令が実行されたとする。まず、割り込みセ
ル（１０）をＭＥＭ（４）から読み出す（１４１）。読
み出された割り込みセルの内容から割り込みが存在する
かチェックする（１４２）。もし、割り込みが何もなけ
れば、ＭＥＭ（４）内のＶＭ０に関する情報（８）をＩ
Ｐ０へロードし（１４６）、ＶＭ０の起動を行ない（１
４７）ＳＶＭＯＳ命令の動作は終了する。もし、割り込
み要因にＶＭ０に対するものがなく、ＶＭ０以外に対す
るものがあれば、ＶＭＭに割り込んでＳＶＭＯＳ命令の
動作は終了する（１４３）。割り込み要因がＶＭ０に対
するものであれば、割り込みセル中（１０）のＶＭ０に
対する割り込み表示ビットを消し（１４４）、ＸＩＰ
（５１）をセットする（１４５）。最後に、ＭＥＭ
（４）内のＶＭ０に関する情報（８）をＩＰ０へロード
し（１４６）、ＶＭ０の起動を行い（１４７）、ＳＶＭ
ＯＳ命令の動作は終了する。
【００２５】割り込まれたＶＭＭは、割り込みセル（１
０）の内容を読みだし（１７０）、割り込みをチェック
して（１７１）、割り込みが存在するＶＭに対するＶＭ
ＯＳ命令を実行する（１７２）。
０）の内容を読みだし（１７０）、割り込みをチェック
して（１７１）、割り込みが存在するＶＭに対するＶＭ
ＯＳ命令を実行する（１７２）。
【００２６】
【発明の効果】以上のように、本発明の入出力終了割り
込み方式によれば、全ての仮想計算機の起動時、または
すべての割り込み受け付け時に保留中の割り込みがチェ
ックされるため、保留された特定の仮想計算機に対する
割り込みの受け付けが長引くことが無いため、入出力の
直接実行を行っている仮想計算機の実行性能の向上が期
待できる。
込み方式によれば、全ての仮想計算機の起動時、または
すべての割り込み受け付け時に保留中の割り込みがチェ
ックされるため、保留された特定の仮想計算機に対する
割り込みの受け付けが長引くことが無いため、入出力の
直接実行を行っている仮想計算機の実行性能の向上が期
待できる。
【図１】本発明の仮想計算機の入出力割り込み処理方式
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
【図２】命令プロセッサ内の割り込み受け付けロジック
のブロック図である。
のブロック図である。
【図３】要求バス上のデータ形式を示す図である。
【図４】第１の発明の実施例におけるＳＶＭＯＳ命令の
動作フローチャートである。
動作フローチャートである。
【図５】第２の発明の実施例におけるＳＶＭＯＳ命令の
動作フローチャートである。
動作フローチャートである。
【図６】第３の発明の実施例における割り込みチェック
手段の動作フローチャートである。
手段の動作フローチャートである。
【図７】第４の発明の実施例におけるＳＶＭＯＳ命令の
動作フローチャートである。
動作フローチャートである。
【図８】第５の発明の実施例におけるＳＶＭＯＳ命令の
動作フローチャートである。
動作フローチャートである。
【図９】従来のＳＶＭＯＳ命令の動作フローチャートで
ある。
ある。
【図１０】従来の割り込みチェック手段の動作フローチ
ャートである。
ャートである。
１ 命令プロセッサ（ＩＰ０） ２ 命令プロセッサ（ＩＰ１） ３ 入出力プロセッサ（ＩＯＰ） ４ メモリ（ＭＥＭ） ５，６ バス ７ ＶＭＭ制御情報 ８ ＶＭ０制御情報 ９ ＶＭ１制御情報 １０ 割り込みセル ５１ 割り込み存在表示フラグ（ＸＩＰ） ５２ 割り込み選択手段 ５３ ＶＭＩＤ表示手段 ５４ 割り込みチェック手段 ７１，７２，７９ レジスタ ７３，７７ ＡＮＤゲート ７６，７８ ＯＲゲート ７４，７５ 比較器
Claims (5)
- 【請求項１】 入出力プロセッサと、命令プロセッサ
と、主記憶装置を含む情報処理装置において、前記命令
プロセッサは、仮想計算機を起動する命令と、入出力割
り込み受け付け手段と、仮想計算機識別子を表示する手
段と、入出力割り込み受け付け時、前記入出力割り込み
受け付け手段に割り込みがあることを表示する手段と、
前記割り込み表示手段が割り込みの存在を表示するとき
起動される割り込みチェック手段とを持ち、前記仮想計
算機を起動する命令の実行時に、前記入出力割り込み受
け付け手段に割り込みの存在を表示することを特徴とす
る仮想計算機の入出力割り込み処理方式。 - 【請求項２】 入出力プロセッサと、複数の命令プロセ
ッサと、主記憶装置と、前記命令プロセッサら前記入出
力プロセッサへ入出力動作の起動を要求する手段と、前
記入出力プロセッサまたは前記命令プロセッサから前記
命令プロセッサへ入出力動作の終了の割り込みを通知す
る手段と、入出力動作の起動または入出力動作の終了の
割り込みにともなって仮想計算機識別子を通知する手
段、とを含む情報処理装置において、前記命令プロセッ
サは、仮想計算機を起動する命令と、前記入出力プロセ
ッサに入出力動作の起動を指示する命令と、入出力割込
み受け付け手段と、仮想計算機識別子を表示する手段
と、入出力割り込み受け付け時、前記入出力割り込み受
け付け手段に割り込みがあることを表示する手段と前記
割り込み表示手段が割り込みの存在を表示するとき起動
される割り込みチェック手段とを持ち、仮想計算機を起
動する命令の実行時に、前記入出力動作の終了の割り込
みを通知する手段を用いて、他の命令プロセッサの前記
入出力割り込み表示手段に割り込みの存在を表示するこ
とを特徴とする仮想計算機の入出力割り込み処理方式。 - 【請求項３】 入出力プロセッサと、複数の前記命令プ
ロセッサと、主記憶装置と、前記命令プロセッサ上で動
作する仮想計算機モニタと、同じく前記命令プロセッサ
で動作する複数の仮想計算機と、割り込みの保留を表示
する手段と、前記命令プロセッサから前記入出力プロセ
ッサへ入出力動作の起動を要求する手段と、前記入出力
プロセッサまたは前記命令プロセッサから前記命令プロ
セッサへ入出力動作の終了の割り込みを通知する手段
と、入出力動作の起動または入出力動作の終了の割り込
みにともなって仮想計算機識別子を通知する手段とを含
む情報処理装置において、前記命令プロセッサは、仮想
計算機を起動する命令と、前記入出力プロセッサに入出
力動作の起動を指示する命令と、入出力割り込み受け付
け手段と、仮想計算機識別子を表示する手段と、入出力
割り込み受け付け時、前記入出力割り込み受け付け手段
に割り込みがあるこを表示する手段と前記割り込み表示
手段が割り込みの存在を表示するとき起動される割り込
みチェック手段とを持ち、前記割り込みチェック手段が
起動されたとき、他の仮想計算機に対する割り込みの存
在をチェックして、他の仮想計算機に対する割り込みが
存在するとき、前記入出力動作の終了の割り込みを通知
する手段を用いて、他の前記命令プロセッサの入出力割
り込み表示手段に割り込みの存在を表示することを特徴
とする仮想計算機の入出力割り込み処理方式。 - 【請求項４】 入出力プロセッサと、複数の命令プロセ
ッサと、主記憶装置と、前記命令プロセッサ上で動作す
る仮想計算機モニタと、同じく前記命令プロセッサで動
作する複数の仮想計算機と、割り込みの保留を表示する
手段と、前記命令プロセッサから前記入出力プロセッサ
へ入出力動作の起動を要求する手段と、前記入出力プロ
セッサまたは前記命令プロセッサから前記命令プロセッ
サへ入出力動作の終了の割り込みを通知する手段と、入
出力動作の起動または入出力動作の割り込みにともなっ
て前記仮想計算識別子を通知する手段、とを含む情報処
理装置において、前記命令プロセッサは、仮想計算機を
起動する命令と、前記入出力プロセッサに入出力動作の
起動を指示する命令と、入出力割り込み受け付け手段
と、仮想計算機識別子を表示する手段と、入出力割り込
み受け付け時、割り込みを受け付け表示手段に割り込み
があることを表示する手段と割り込み表示手段が割り込
みの存在を表示するとき起動される割り込みチェック手
段とを持ち、前記仮想計算機を起動する命令が実行され
たとき、他の仮想計算機に対する割り込みの存在をチェ
ックして、他の仮想計算機に対する割り込みが存在する
とき、前記入出力動作の終了の割り込みを通知する手段
を用いて、他の前記命令プロセッサの入出力割り込み表
示手段に割り込みの存在を表示することを特徴とする仮
想計算機の入出力割り込み処理方式。 - 【請求項５】 入出力プロセッサと、複数の命令プロセ
ッサと、主記憶装置と、前記命令プロセッサ上で動作す
る仮想計算機モニタと、同じく前記命令プロセッサで動
作する複数の仮想計算機と、割り込みの保留を表示する
手段と、前記命令プロセッサから前記入出力プロセッサ
へ入出力動作の起動を要求する手段と、前記入出力プロ
セッサまたは前記命令プロセッサから前記命令プロセッ
サへ入出力動作の終了の割り込みを通知する手段と、入
出力動作の起動または入出力動作の終了の割り込みにと
もなって仮想計算機識別子を通知する手段、とを含む情
報処理装置において、前記命令プロセッサは、仮想計算
機を起動する命令と、前記入出力プロセッサに入出力動
作の起動を指示する命令と、入出力割り込み受け付け手
段と、仮想計算機識別子を表示する手段と、入出力割り
込み受け付け時、割り込みを受け付け表示手段に割り込
みがあることを表示する手段と前記割り込み表示手段が
割り込みの存在を表示するとき起動される割り込みチェ
ック手段とを持ち、仮想計算機を起動する命令が実行さ
れたとき、その仮想計算機に対する割り込みをチェック
し、もし割り込みが無ければ他の仮想計算機に対する割
り込みが存在をチェックして、他の仮想計算機に対する
割り込みが存在するとき、前記仮想計算機モニタに割り
込み、前記仮想計算機モニタは割り込みが存在する仮想
計算機を実行させることを特徴とする仮想計算機の入出
力割り込み処理方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254021A JP2870254B2 (ja) | 1991-10-02 | 1991-10-02 | 仮想計算機の入出力割り込み処理方式 |
| FR9211702A FR2685106B1 (fr) | 1991-10-02 | 1992-10-02 | Systeme de commande d'interruption d'entree/sortie pour une machine virtuelle. |
| US07/955,442 US5371857A (en) | 1991-10-02 | 1992-10-02 | Input/output interruption control system for a virtual machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254021A JP2870254B2 (ja) | 1991-10-02 | 1991-10-02 | 仮想計算機の入出力割り込み処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0594317A true JPH0594317A (ja) | 1993-04-16 |
| JP2870254B2 JP2870254B2 (ja) | 1999-03-17 |
Family
ID=17259147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3254021A Expired - Fee Related JP2870254B2 (ja) | 1991-10-02 | 1991-10-02 | 仮想計算機の入出力割り込み処理方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5371857A (ja) |
| JP (1) | JP2870254B2 (ja) |
| FR (1) | FR2685106B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151445A (en) * | 1988-02-03 | 1992-09-29 | Washington University | Method of inhibiting parasitic activity |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06214969A (ja) * | 1992-09-30 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | 情報通信方法および装置 |
| US5572694A (en) * | 1992-11-25 | 1996-11-05 | Fujitsu Limited | Virtual system for detecting access paths belonging to same group from plurality of access paths to reach device designated by command with reference to table |
| US6269409B1 (en) * | 1997-09-02 | 2001-07-31 | Lsi Logic Corporation | Method and apparatus for concurrent execution of operating systems |
| JP2002251326A (ja) * | 2001-02-22 | 2002-09-06 | Hitachi Ltd | 耐タンパ計算機システム |
| US7191440B2 (en) * | 2001-08-15 | 2007-03-13 | Intel Corporation | Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor |
| US20040003018A1 (en) * | 2002-06-26 | 2004-01-01 | Pentkovski Vladimir M. | Method and system for efficient handlings of serial and parallel java operations |
| US7222203B2 (en) * | 2003-12-08 | 2007-05-22 | Intel Corporation | Interrupt redirection for virtual partitioning |
| US7853960B1 (en) | 2005-02-25 | 2010-12-14 | Vmware, Inc. | Efficient virtualization of input/output completions for a virtual device |
| CN100464295C (zh) * | 2006-05-17 | 2009-02-25 | 联想(北京)有限公司 | 一种基于虚拟机的安全输入方法 |
| US7730248B2 (en) * | 2007-12-13 | 2010-06-01 | Texas Instruments Incorporated | Interrupt morphing and configuration, circuits, systems and processes |
| US8234432B2 (en) * | 2009-01-26 | 2012-07-31 | Advanced Micro Devices, Inc. | Memory structure to store interrupt state for inactive guests |
| US9021233B2 (en) | 2011-09-28 | 2015-04-28 | Arm Limited | Interleaving data accesses issued in response to vector access instructions |
| US9009368B2 (en) | 2012-10-23 | 2015-04-14 | Advanced Micro Devices, Inc. | Interrupt latency performance counters |
| GB2529204A (en) * | 2014-08-13 | 2016-02-17 | Ibm | Suspending and resuming virtual machines |
| US9678901B2 (en) * | 2015-11-16 | 2017-06-13 | International Business Machines Corporation | Techniques for indicating a preferred virtual processor thread to service an interrupt in a data processing system |
| US11115324B2 (en) | 2019-08-27 | 2021-09-07 | Nokia Solutions Networks Oy | System and method for performing segment routing over an MPLS network |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02208740A (ja) * | 1989-02-09 | 1990-08-20 | Fujitsu Ltd | 仮想計算機制御方式 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190638A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Ltd | 仮想計算機のフアイル制御方式 |
| JPS61206043A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | 仮想計算機システムにおける割込制御方法 |
| JPS6258341A (ja) * | 1985-09-03 | 1987-03-14 | Fujitsu Ltd | 入出力割込処理方式 |
| US4742447A (en) * | 1986-01-16 | 1988-05-03 | International Business Machines Corporation | Method to control I/O accesses in a multi-tasking virtual memory virtual machine type data processing system |
| JPS63182749A (ja) * | 1987-01-26 | 1988-07-28 | Nec Corp | 計算機システムのタイマ制御装置 |
| JPH0198030A (ja) * | 1987-10-09 | 1989-04-17 | Nec Corp | 仮想計算機の主記憶制御方式 |
| US4912628A (en) * | 1988-03-15 | 1990-03-27 | International Business Machines Corp. | Suspending and resuming processing of tasks running in a virtual machine data processing system |
| JPH0293952A (ja) * | 1988-09-30 | 1990-04-04 | Hitachi Ltd | 仮想計算機システム |
| US4969092A (en) * | 1988-09-30 | 1990-11-06 | Ibm Corp. | Method for scheduling execution of distributed application programs at preset times in an SNA LU 6.2 network environment |
| US5062037A (en) * | 1988-10-24 | 1991-10-29 | Ibm Corp. | Method to provide concurrent execution of distributed application programs by a host computer and an intelligent work station on an sna network |
| JPH02171934A (ja) * | 1988-12-26 | 1990-07-03 | Hitachi Ltd | 仮想計算機システム |
| EP0419723B1 (de) * | 1989-09-29 | 1995-01-11 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Verfahren und Unterbrechungssteuerung zur Behandlung von Unterbrechungsanforderungen bei Ein-/Ausgabeoperationen in einem virtuellen Maschinensystem |
-
1991
- 1991-10-02 JP JP3254021A patent/JP2870254B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-02 US US07/955,442 patent/US5371857A/en not_active Expired - Fee Related
- 1992-10-02 FR FR9211702A patent/FR2685106B1/fr not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02208740A (ja) * | 1989-02-09 | 1990-08-20 | Fujitsu Ltd | 仮想計算機制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151445A (en) * | 1988-02-03 | 1992-09-29 | Washington University | Method of inhibiting parasitic activity |
Also Published As
| Publication number | Publication date |
|---|---|
| US5371857A (en) | 1994-12-06 |
| JP2870254B2 (ja) | 1999-03-17 |
| FR2685106A1 (fr) | 1993-06-18 |
| FR2685106B1 (fr) | 1995-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2870254B2 (ja) | 仮想計算機の入出力割り込み処理方式 | |
| EP0382505A2 (en) | Virtual computer system having improved input/output interrupt control | |
| EP0210640A2 (en) | Input-output control system in a virtual machine system | |
| JPH0695898A (ja) | 仮想計算機の制御方法および仮想計算機システム | |
| JPH02171934A (ja) | 仮想計算機システム | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPS63310051A (ja) | プログラム入出力命令を含む入出力プロセスの実行方法および装置 | |
| JPS6336023B2 (ja) | ||
| JP2003005987A (ja) | エミュレーション装置 | |
| JPH10260850A (ja) | 仮想計算機システム | |
| JPH0290331A (ja) | 仮想計算機システムのためのプロセツサ間通信命令処理装置 | |
| JPH0444131A (ja) | 複数ｏｓ走行システムにおけるプロセッサ間通信の実行装置および方法 | |
| JPH0754469B2 (ja) | 仮想計算機システムのための入出力命令実行装置 | |
| JPS62221041A (ja) | 仮想計算機システムにおけるデイスパツチ制御装置 | |
| JPH06242975A (ja) | 多重情報処理システムの仮想計算機ディスパッチ方式 | |
| JPH07141210A (ja) | 仮想計算機処理装置 | |
| JPH0447854B2 (ja) | ||
| JPH0424733B2 (ja) | ||
| JPH10312298A (ja) | 仮想計算機方式 | |
| JPS62217326A (ja) | 複数ｏｓ格納切替可能コンピユ−タ | |
| JPH0519174B2 (ja) | ||
| JPH03119429A (ja) | データ処理装置の割込制御方式 | |
| JPH01302448A (ja) | 情報処理装置 | |
| JPH05233366A (ja) | ソフトウェア検証方法およびソフトウェア検証装置 | |
| JPH05342021A (ja) | マルチタスク計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |