FR2685106A1 - Systeme de commande d'interruption d'entree/sortie pour une machine virtuelle. - Google Patents
Systeme de commande d'interruption d'entree/sortie pour une machine virtuelle. Download PDFInfo
- Publication number
- FR2685106A1 FR2685106A1 FR9211702A FR9211702A FR2685106A1 FR 2685106 A1 FR2685106 A1 FR 2685106A1 FR 9211702 A FR9211702 A FR 9211702A FR 9211702 A FR9211702 A FR 9211702A FR 2685106 A1 FR2685106 A1 FR 2685106A1
- Authority
- FR
- France
- Prior art keywords
- input
- output
- interruption
- virtual machine
- completion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
Le système de commande d'interruption d'entrée/sortie comprend une pluralité de processeurs d'instruction, une pluralité de machines virtuelles, un programme de commande pour l'activation et la commande des machines virtuelles, un processeur d'entrée/sortie qui active l'opération d'entrée/sortie, et des moyens d'enregistrement d'information d'interruption. Le processeur d'instruction comprend en outre des moyens d'enregistrement d'identificateurs pour identifier la machine virtuelle en cours de travail, des moyens d'acceptation d'interruption pour accepter les demandes d'interruption après achèvement d'entrée/sortie pour la machine virtuelle en cours de travail, et des moyens de vérification d'interruption qui reconnaissent l'existence d'une demande d'interruption après achèvement d'une entrée/sortie pour la machine virtuelle en cours de fonctionnement, et qui activent le traitement d'interruption après achèvement de l'entrée/sortie, et des moyens de notification pour envoyer la demande d'interruption après achèvement de l'entrée/sortie et l'identificateur de la machine virtuelle spécifique à un autre processeur d'instruction, lorsque la machine virtuelle spécifique est activée. Ces moyens d'acceptation d'interruption des processeurs d'instruction comprennent en outre des moyens pour forcer l'activation des moyens de vérification d'interruption après acceptation d'une interruption après achèvement d'une entrée/sortie et de l'identificateur de la machine virtuelle spécifique par un autre processeur d'instruction.
Description
1 -
SYSTEME DE COMMANDE D'INTERRUPTION D'ENTREE/SORTIE POUR
UNE MACHINE VIRTUELLE
Cette invention se rapporte à un système de commande d'interruption de l'entrée/sortie pour des machines
virtuelles travaillant dans une machine réelle.
Par système de machine virtuelle on entend un calculateur composé d'une pluralité de systèmes de calcu L
virtuels travaillant simultanément dans le calcu Lateur.
Une pluralité de machines virtuel Les travaillent sur une machine réel Le en utilisant principalement le principe du partage de temps Une machine virtue L Le travaille pendant une durée prédéterminée Lorsque cette durée est écou Lée, La machine enregistre dans sa mémoire L'état du matériel nécessaire pour la poursuite de l'exécution Lors du tour suivant Puis, un programme appe Lé contrôLe de machine virtue L Le ou programme de commande de machine virtuelle entre en fonction Le contr 6 le de machine virtuelle (CMV) détermine laquelle des machines virtuelles doit être activée ensuite et donne l'instruction au matériel d'activer cette machine virtuelle Le matériel remet à la mémoire l'information matériel pour la machine virtuelle nouvellement activée en utilisant les données enregistrées dans la mémoire, et fixe la durée d'utilisation, puis il active la nouve L Le machine virtue L Le Des exemp Les typiques de machines virtuelles tels que décrits ci-dessus sont donnés dans "IBM Virtual
Machine Facility/370: Introduction (GC-20-1800)".
Le co ntrôle de machine virtuelle a également pour objet de permettre que des opérations soient contrôlées collectivement dans les machines virtue L Les sur la base de la machine réelle (matériel) Un exemple typique est l'opération d'entrée/sortie Lorsqu'une machine virtuel Le émet ou reçoit, Le contrôle de machine virtue Lle émet ou reçoit en réalité en fonction de La machine virtue L Le Le contrôLe de machine virtuelle remplace un dispositif d'entrée/sortie virtuel de la machine virtuelle par un -2dispositif rée L et lance L'opération d'entrée/sortie par La machine réel Le Une opération signifiant l'achèvement de L'opération d'entrée/sortie est acceptée non par La machine virtue L Le, mais par Le contrale de machine virtue Lle Le contrôle de machine virtue L Le vérifie L'interruption pour achèvement de l'entrée/sortie afin de voir à Laque L Le des machines virtuel Les i L s'applique, et
simule L'interruption pour La machine virtue L Le visée.
Cependant, dans cette méthode, La simulation de L'opération d'entrée/sortie par Le contrôle de machine virtue L Le induit un coût éLevé C'est pourquoi Les systèmes récents adoptent la méthode d'exécution directe de L'entrée/sortie, dans laque L Le la machine virtuel Le active directement L'entrée/sortie et accepte
L'interruption d'achèvement de L'entrée/sortie.
Dans La méthode d'exécution de L'entrée/sortie directe, Lorsqu'une machine virtuel Le fonctionnant sur un processeur d'instruction (machine rée L Le) demande au processeur d'entrée/sortie de lancer l'opération d'entrée/s-ortie, i L envoie son ID (identificateur) de machine virtue L Le (VMID) au processeur d'entrée/sortie simu Ltaném-ent avec La demande d'entrée/sortie, de te Lle sorte que le système peut identifier La machine virtuelle qui est à l'origine de la demande d'entrée/sortie Un VMID est un dispositif d'identification qui désigne une machine virtue L Le spécifique parmi les machines virtuelles actives dans le système Le processeur d'entrée/sortie donne l'instruction au dispositif d'entrée/sortie de commencer L'opération d'entrée/sortie à La demande d'une machine virtue L Le, et après achèvement de L'-opération d'entrée/sortie, i L envoie au processeur d'instruction, une demande d'interruption après achèvement de L'entrée/sortie en même temps que le même VMID que ce Lui qui a été reçu avec la demande d'opération d'entrée/sortie Le processeur d'instruction recevant La demande compare le VMID envoyé par Le processeur d'entrée/sortie et L'interruption après achèvement de 3 - L'entrée/sortie avec Le VMID de La machine virtue L Le qui est en cours de fonctionnement S'i Ls sont identiques,
a Lors L'interruption est acceptée.
Cependant, dans la mesure o Les machines virtue L Les uti Lisent Le processeur d'instruction se Lon Le mode du partage de temps, Lorsqu'une interruption après achèvement de L'entrée/sortie pour une machine virtue L Le est envoyée au processeur d'instruction, i L est possible que La machine virtue L Le, avec Le même VMID ne soit pas en fonctionnement sur ce processeur d'instruction, d'o i L résu Lte que L'interruption est ignorée Dans un tel cas, un drapeau, appe Lé ce L Lu Le d'interruption, montrant qu'une interruption est intervenue, est p Lacé dans La mémoire Avant d'envoyer une demande d'interruption après achèvement de L'entrée/sortie au processeur d'instruction, Le processeur d'entrée/sortie enregistre L'information de survenue de L'interruption pour cette machine virtue L Le, dans La ce L Lu Le d'interruption Avec cette étape, Le processeur d'entrée/sortie peut terminer L'opératio-n d'entrée/sortie et continuer avec une autre opération L'interruption enregistrée dans La ce L Lu Le d'interruption est reconnue Lorsque La machine virtue L Le concernée accepte L'interruption suivante Après acceptation de L'interruption, Le processeur d'instruction efface L'information d'interruption dans La
ce L Lu Le d'interruption.
Ainsi, L'interruption d'entrée/sortie ignorée doit attendre Le moment o La machine virtue L Le avec Le même VMID travai L Le sur Le processeur d'instruction, et une autre interruption est émise Le moment o une machine virtu-et Le spécifique travai L Lera dépend de La méthode d'exp Loitation des machines virtue L Les, uti Lisée par Le contrôLe de machine virtue L Le et de L'état de fonctionnement d'autres machines virtue L Les De p Lus, toute nouve L Le interruption se produit toujours après une période incertaine Donc, La durée s'écou Lant jusqu'à ce que L'interruption ignorée auparavant ne soit acceptée 4 - est toujours incertaine et L'interruption après achèvement de L'entrée/sortie peut rester en attente pendant une période très Longue Ceci nuit aux résultats d'une machine virtue L Le uti Lisée pour L'exécution directe d'entrée/sortie. Un des objets de La présente invention est de fournir un système de commande d'interruption de L'entrée/sortie pour machines virtue L Les, qui empêche que L'interruption après achèvement de L'entrée/sortie pour un ca Lcu Lateur virtue L, ne soit Laissée Longtemps en attente pour acceptation, et qui améliore Les performances des machines virtue L Les utilisées pour
L'exécution directe de L'entrée/sortie.
Se Lon un mode de réa Lisation préféré de La présente invention, pour parvenir à cet objectif, un système de commande d'interruption d'entrée/sortie pour machines virtue L Les comprend un processeur d'instruction, une machine virtue L Le qui travai L Le sur Le processeur d'instruction, un programme de commande pour Le Lancement et La commande de La machine virtue L Le, un processeur d'entrée/sortie qui Lance L'opération d'entrée/sortie à La requête de La machine virtue L Le, et demande au processeur d'instruction d'émettre une interruption après achèvement de L'entrée/sortie pour La machine virtue L Le après achèvement de L'opération d'entrée/sortie, et des moyens d'enregistrement d'information d'interruption pour enregistrer comme information d'interruption Le fait qu'une interruption après achèvement de L'entrée/sortie existe po-ur La machine virtue L Le, envoyée par Le processeur d'entrée/sortie jusqu'à L'acceptation de L'interruption, Le processeur d'instruction comprenant en outre des moyens pour enregistrer des identificateurs, servant à identifier La machine virtue L Le actue L Lement en cours de travai L, des moyens d'acceptation d'interruption pour accepter Les demandes d'interruption après achèvement de L'entrée/sortie pour La machine virtue L Le actue L Lement en cours de fonctionnement, et des moyens de vérification d'interruption qui sont activés par L'acceptation d'une demande d'interruption après achèvement de L'entrée/sortie émise par Les moyens d'acceptation d'interruption, qui Lit Le contenu des moyens d'enregistrement d'information d'interruption, de manière à prendre connaissance de L'existence de toute demande d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de fonctionnement, et qui Lance Le traitement d'interruption après achèvement d'une entrée/sortie, et Les moyens d'acceptation d'interruption comprennent en outre des moyens de forçage de L'activation des moyens de vérification d'interruption, Lorsqu'une machine virtue L Le
spécifique est mise en marche.
Se Lon un autre mode de réalisation préféré, Les moyens d'acceptation d'interruption comprennent des moyens d'évaluation qui comparent L'identificateur enregistré dans Les moyens d'enregistrement des identificateurs pour La machine virtue L Le, avec L'identifi-cateur envoyé en même temps que L'interruption après achèvement d'une entrée/sortie, de manière à juger si La demande d'interruption après achèvement d'une entrée/sortie est adressée à La machine virtue L Le en cours de fonctionnement, et d'autres moyens d'évaluation qui comparent L'identificateur envoyé avec L'interruption après achèvement d'une entrée/sortie et L'identificateur pour une machine virtue L Le spécifique, de manière à juger Laque L Le des demandes d'interruption après achèvement d'une entrée/sortie est adressée à La machine virtue L Le
spécifique.
Selon encore un autre mode de réalisation préféré de La présente invention, un système de commande d'interruption de L'entrée/sortie pour machines virtue Lles comprend une p Lura Lité de processeurs d'instruction, une p Lura Lité de machines virtue L Les qui travail Lent sur Les processeurs d'instruction, un programme de commande pour Le Lancement et La commande -6- des machines virtue L Les, un processeur d'entrée/sortie qui Lance L'opération d'entrée/sortie à La demande de La machine virtue L Le et demande au processeur d'instruction d'émettre une interruption après achèvement d'une entrée/sortie pour La machine virtue L Le après achèvement de L'opération d'entrée/sortie, et des moyens d'enregistrement de L'information d'interruption pour enregistrer comme information d'interruption Le fait qu'une interruption après achèvement d'une entrée/sortie existe pour La machine virtue L Le, et a été envoyée par Le processeur d'entrée/sortie jusqu'à L'acceptation de L'interruption, Le processeur d'instruction comprenant en outre des moyens d'enregistrement d'identificateurs, pour identifier La machine virtue L Le en cours de fonctionnement, des moyens d'acceptation d'interruption pour accepter Les demandes d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de fonctionnement, et des moyens de vérification d'interruption qui sont activés par L'acceptation d'une demande d'interruption après achèvement d'une entrée/sortie émise par Les moyens d'acceptation d'interruption, qui Lit Le contenu des moyens d'enregistrement d'information d'interruption de manière à prendre connaissance de L'existence de toute demande d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de fonctionnement, et qui Lance Le traitement d'interruption après achèvement d'une entrée/sortie, et des moyens de notification pour envoyer une demar Tde d'interruption après achèvement d'une entrée/sortie et L'identificateur de La machine virtue L Le spécifique à un autre processeur d'instruction, Lorsque La machine virtue L Le spécifique est activée, et Les moyens d'acceptation d'interruption des processeurs d'instruction comprenant des moyens pour forcer L'activation des moyens de vérification d'interruption après acceptation de La demande d'interruption après achèvement d'une entrée/so rtie et de L'identificateur de 7 - La machine virtue L Le spécifique, par un autre processeur d'instruction. Se Lon un autre mode de réalisation préféré, Les moyens d'acceptation d'interruption comprennent des moyens d'évaluation qui comparent L'identificateur enregistré dans Les moyens d'enregistrement des identificateurs pour La machine virtue L Le, avec L'identificateur envoyé avec L'interruption après achèvement d'une entrée/sortie, de manière à juger si La demande d'interruption après achèvement de L'entrée/sortie est adressée à La machine virtue L Le en cours de fonctionnement, et d'autres moyens d'évaluation qui comparent L'identificateur envoyé avec L'interruption après achèvement de L'entrée/sortie et L'identificateur pour une machine virtue L Le spécifique, de manière à juger si La demande d'interruption après achèvement de L'entrée/sortie est adressée à La machine virtue L Le spécifique. Se Lon encore un autre mode de réalisation préféré de La présente invention pour parvenir à L'objectif, un système de commande d'interruption de L'entrée/sortie pour machines virtue L Les comprend une p Lura Lité de processeurs d'instruction, une p Lura Lité de machines virtue L Les qui travai L Lent sur Les processeurs d'instruction, un programme de commande pour le Lancement et La commande des machines virtue L Les, un processeur d'entrée/sortie qui Lance L'opération d'entrée/sorti-e à La requête de La machine virtue L Le, et demande au processeur-, d'instruction d'émettre une interruption après achèvement d'une entrée/sortie pour La machine virtue L Le après achèvement de L'opération d'entrée/sortie, et des moyens d'enregistrement d'information d'interruption pour enregistrer comme information d'interruption Le fait qu'une interruption après achèvement d'une entrée/sortie existe pour La machine virtue L Le, envoyée par Le processeur d'entrée/sortie jusqu'à L'acceptation de L'interruption, Le processeur d'instruction comprenant en 8 - outre des moyens pour enregistrer des identificateurs, servant à identifier La machine virtue L Le en cours de fonctionnement, des moyens d'acceptation d'interruption pour accepter Les demandes d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de fonctionnement, et des moyens de vérification d'interruption qui sont activés par L'acceptation d'une demande d'interruption après achèvement d'une entrée/sortie émise par Les moyens d'acceptation d'interruption, qui Lisent Le contenu des moyens d'enregistrement d'information d'interruption, de manière à prendre connaissance de L'existence de toute demande d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de fonctionnement, et qui Lancent Le traitement d'interruption après achèvement de L'entrée/sortie, et des moyens de notification pour envoyer La demande d'interruption après achèvement de L'entrée/sortie et L'identificateur de La machine virtue L Le spécifique à un autre processeur d'instruction, Lorsque La machine virtue L Le spécifique est activée, Les moyens d'acceptation d'interruption des processeurs d'instruction comprenant en outre des moyens de forçage de L'activation des moyens de vérification d'interruption, après acceptation de La demande d'interruption après achèvement d'une entrée/sortie et de L'identificateur pour La machine virtue L Le spécifique, par un autre processeur d'instruction, Les moyens de vérification d'interruption comprenant de p Lus des moyens pour Lire Le contenu des moyens d'enregistrement d'information d'interruption, après acceptation d'une demanrde d'interruption après achèvement d'une entrée/sortie, pendant Le fonctionnement d'une machine virtue L Le spécifique, des moyens d'éva Luation pour juger s'i L existe une demande d'interruption après achèvement d'une entrée/sortie pour d'autres machines virtue L Les dans L'information d'interruption Lue, et des moyens visant à ce que Les moyens de notification fassent La -9-_ notification Lorsqu'une demande d'interruption après achèvement d'une entrée/sortie survient pour une autre
machine virtue L Le.
Se Lon un autre mode de réalisation préféré, Les moyens d'acceptation d'interruption comprennent en outre des moyens d'évaluation qui comparent L'identificateur enregistré dans Les moyens d'enregistrement des identificateurs pour La machine virtue L Le, avec L'identificateur envoyé conjointement avec L'interruption après achèvement d'une entrée/sortie, de manière à juger si La demande d'interruption après achèvement d'une entrée/sortie est adressée à La machine virtue L Le en cours de fonctionnement, et d'autres moyens d'évaluation qui comparent L'identificateur envoyé avec L'interruption après achèvement d'une entrée/sortie et L'identificateur pour une machine virtue L Le spécifique, de manière à juger Laque L Le des demandes d'interruption après achèvement d'une entrée/sortie est adressée à La machine virtue L Le spécifique. Se Lon encore un autre mode de réalisation préféré de La présente invention pour atteindre cet objet, un système de commande d'interruption d'entrée/sortie pour machines virtue L Les comprend une p Lura Lité de processeurs d'instruction, une p Lura Lité de machines virtue L Les qui travai L Lent sur Les processeurs d'instruction, un programme de commande pour Le Lancement et La commande des machines virtue L Les, un processeur d'entrée/sortie qui Lance L'opération d'entrée/sortie à La demande de La machine virtue L Le et demande au processeur d'instruction d'émettre une interruption après achèvement d'une entrée/sortie pour La machine virtue L Le après achèvement de L'opération d'entrée/sortie, et des moyens d'enregistrement de L'information d'interruption pour enregistrer comme information Le fait qu'une interruption après achèvement d'une entrée/sortie existe pour La machine virtue L Le, et a été envoyée par Le processeur d'entrée/sortie jusqu'à acceptation de L'interruption, Le processeur d'instruction comprenant en outre des moyens d'enregistrement d'identificateurs, pour identifier La machine virtue L Le en cours de fonctionnement, des moyens d'acceptation d'interruption pour accepter Les demandes d'interruption après achèvement d'une entrée/sortie pour La machine virtuelle en cours de fonctionnement, et des moyens de vérification d'interruption qui sont activés par L'acceptation d'une demande d'interruption après achèvement d'une entrée/sortie émise par Les moyens d'acceptation d'interruption, qui Lisent Le contenu des moyens d'enregistrement d'information d'interruption de manière à reconnaître L'existence de toute demande d'interruption après achèvement d'une entrée/sortie pour La machine virtue Lle en cours de fonctionnement, et qui Lancent Le traitement d'interruption après achèvement d'une entrée/sortie, des moyens qui, Lorsque Le programme de commande pour activer une machine virtuel Le spécifique est activé, Lisent Le contenu des moyens d'enregistrement d'information d'interruption pour vérifier une interruption après achèvement d'une entrée/sortie pour La machine virtue L Le spécifique ou pour une autre machine virtue L Le, et des moyens qui, Lorsqu'existe une interruption après achèvement d'une entrée/sortie pour une autre machine virtue L Le, effectuent une interruption du programme de commande et activent La machine virtue L Le pour Laque Lle une interruption après achèvement
d'entrée/sortie existe.
Se Lon un autre mode de réalisation préféré, Les moyens d'acceptation d'interruption comprennent en outre des moyens d'évaluation qui comparent L'identificateur enregistré dans Les moyens d'enregistrement des identificateurs pour La machine virtue L Le, avec L'identificateur envoyé avec L'interruption après achèvement d'une entrée/sortie, de manière à juger si La demande d'interruption après achèvement d'une entrée/sortie est adressée à La machine virtue L Le en cours de fonctionnement, et d'autres moyens d'évaluation il - qui comparent L'identificateur envoyé avec L'interruption après achèvement d'une entrée/sortie et L'identificateur pour une machine virtue L Le spécifique, de manière à juger si La demande d'interruption après achèvement d'une entrée/sortie est adressée à La machine virtue L Le spécifique. Se Lon un autre mode de réalisation préféré, Les moyens de vérification d'interruption comprennent en outre des moyens de Lecture du contenu des moyens d'enregistrement d'information d'interruption après acceptation d'une demande d'interruption après achèvement d'une entrée/sortie, pendant Le fonctionnement d'une machine virtue L Le spécifique, des moyens d'évaluation pour vérifier La Lecture d'une information d'interruption, afin de voir s'i L existe une demande d'interruption après achèvement d'une entrée/sortie pour une autre machine virtue L Le, et des moyens pour que Les moyens de notification effectuent La notification Lorsqu'une demande d'interruption après achèvement d'une
entrée/sor-tie survient pour une autre machine virtue L Le.
D'autres objets, caractéristiques et effets de La
présente invention seront c Larifiés dans La description
détai LLée qui suit.
La Fig 1 est un diagramme synoptique montrant La configuration d'une unité de traitement d'information qui adopte Le système de commande d'interruption d'entrée/sortie pour Les machines virtue L Les, se Lon La présente invention; La Fig 2 est un diagramme synoptique qui i L Lustre L'acceptation d'interruption dans un processeur d ' i nstructi on; La Fig 3 est un diagramme qui montre Le format des données sur un bus de demande; La Fig 4 est un diagramme de circu Lation qui montre Le fonctionnement d'une instruction SVMOS dans un premier mode de réalisation; 12 - la Fig 5 est un diagramme de circulation qui montre le fonctionnement d'une instruction SVMOS dans un second mode de réa Lisation; la Fig 6 est un diagramme de circulation qui montre Le fonctionnement des moyens de vérification d'interruption dans un troisième mode de réalisation; La Fig 7 est un diagramme de circulation qui montre le fonctionnement d'une instruction SVMOS dans un quatrième mode de réalisation; La Fig 8 est un diagramme de circulation qui montre le fonctionnement d'une instruction SVMOS dans un cinquième mode de réalisation; la Fig 9 est un diagramme de circulation qui montre Le fonctionnement normal d'une instruction SVMOS; et la Fig 10 est un diagramme de circulation qui montre Le fonctionnement normal de moyens de vérification d'interruption. En se reportant aux Figures annexées, des modes de réalisation préférés d'un système de commande d'interrup-tion d'entrée/sortie pour machines virtuelles
se Lon La présente invention, vont être décrits ci-
dessous L a Fig 1 montre la configuration d'une unité de traitement d'information qui adopte Le système de commande d'interruption d'entrée/sortie pour Les
calculateurs virtuels, se Lon La présente invention.
Tout d'abord, en se référant à La Fig 1, sont décrits La configuration et Le fonctionnement généra L
d'une unité de traitement d'information.
Cette unité de traitement d'information comprend deux processeurs d'instruction IPO et I Pl (machines réelles) et un processeur d'entrée/sortie (I/O) IOP Il convient de noter ici, que bien que Le système comprenne
deux processeurs d'instruction, la description qui suit
est également applicable à un système doté de trois processeurs d'instruction ou plus Les processeurs d'instruction IPO et I Pl sont dotés de drapeaux indicateurs d'interruption 51 et 61, de moyens 13 d'acceptation d'interruption 52 et 62, de registres 53 et
63, et de moyens de vérification d'interruption 54 et 64.
Les processeurs d'instruction IPO et IP 1, de même que Le processeur d'entrée/sortie IOP sont connectés à une mémoire principa Le 4 Les processeurs sont mutue L Lement connectés par deux bus 5 et 6 Le bus 5 est utilisé pour L'envoi et La réception de données par les processeurs Les données envoyées inc Luent Les demandes d'activation d'opération d'entrée/sortie provenant des processeurs d'instruction IPO et I Pl vers Le processeur d'entrée/sortie IOP et Les demandes d'interruption après achèvement d'une entrée/sortie provenant du processeur d'entrée/sortie IOP ou des processeurs d'instruction IPO
et I Pl vers Les processeurs d'instruction IPO et IP 1.
La mémoire principale 4 a un contra Le de machine virtue L Le (CMV) 7 qui fonctionne sur L'un ou L'autre des processeurs d'instruction IPO et IP 1, et des informations de commande 8, 9, etc, pour une p Lura Lité de machines virtue L Les VMO, VM 1 etc (systèmes d'exécution pour fonctionne-ment de machines virtue L Les VMO et VM 1 par exemple) Le contra Le de machine virtue L Le 7 contient une instruction d'activation SVMOS ("Start Virtua L Machine Operating System" ou Activation du système d'exploitation de machine virtue L Le) 20, et Les informations de commande 8 et 9 pour Les machines virtue L Les VMO et VM 1 contiennent L'instruction d'activation d'entrée/sortie SIO (Start I/O) 21 Les informations de commande 8 et 9 dans La mémoire principale 4, sont transmises au processeur d'instruction Lorsque L'instruction SVMOS 20 est exécutée, et se Lon cette information, la machine virtuet Le est mise en fonctionnement La mémoire principale 4 est dotée d'autre part d'une ce L Lu Le
d'interruption 10, te L que décrit dans La suite du texte.
Lorsque les informations de commande 8 et 9 sont transmises, Les VMID sont positionnés pour Les registres 53 et 63 La Fig 9 montre Le fonctionnement après une instruction SVMOS A La Fig 9, on pose que L'instruction 14 SVMOS exécutée spécifie que La machine virtue L Le VMO avec
VMID=O est exécutée sur Le processeur d'instruction IPO.
En premier Lieu, L'information de commande 8 pour La machine virtue L Le VMO dans La mémoire principa Le 4 est transmise vers Le processeur d'instruction IPO (étape 151) Puis, la machine virtue L Le VMO est activée (étape 152). Lorsque La machine virtue L Le travai L Lant sur Le processeur d'instruction IPO ou I Pl exécute L'instruction SIO 21, le processeur d'instruction IPO ou I Pl demande au processeur d'entrée/sortie IOP de Lancer L'opération d'entrée/sortie par L'intermédiaire du bus 5 Ceci a pour conséquence que Le VMID de La machine virtue L Le qui exécute L'instruction SIO 21 est envoyé, par L'intermédiaire du bus 6, vers Le processeur d'entrée/sortie IOP Le processeur d'entrée/sortie IOP accepte la demande d'opération d'entrée/sortie, et en même temps, enregistre Le VMID envoyé, pour un envoi différé d'une interruption après achèvement de L'entrée/s-ortie vers Le processeur d'instruction IPO ou IP 1 Après achèvement de l'opération d'entrée/sortie Lancée par Le processeur d'entrée/sortie IOP, Le processeur d'entrée/sortie envoie une interruption après achèvement de l'entrée/sortie, par L'intermédiaire du bus 5, au processeur d'instruction demandeur IPO ou IP 1 Par L'intermédiaire du bus 6, Le VMID, donné avec la demande d'activation d'opération d'entrée/sortie, est envoyé pour
La machine virtue L Le.
Avant d'envoyer une interruption après achèvement d'entrée/sortie, Le processeur d'entrée/sortie IOP posit-ionne une ce L Lu Le d'interruption 10 dans La mémoire principa Le 4, de manière qu'e L Le indique L'existence de L'interruption La ce L Lu Le d'interruption 10 comprend, par exemp Le, un mot de donnée, et Les positions des bits pour Le mot de donnée sont définies de manière à correspondre au VMID des machines virtue L Les Ces mots de données sont donnés pour chacun des dispositifs composant - un ensemble de dispositifs d'entrée/sortie commandés par Le processeur d'entrée/sortie IOP En d'autres termes, chaque fois qu'i L termine une opération d'entrée/sortie, Le processeur d'entrée/sortie IOP positionne une va Leur Logique " 1 " à La position du bit du mot de donnée (dans Lace L Lu Le d'interruption correspondant au dispositif d'entrée/sortie) correspondant au VMID de La machine virtue L Le qui a demandé L'opération d'entrée/sortie, pour
indiquer L'existence de L'interruption.
Le processeur d'instruction IPO ou I Pl qui apprend L'existence de L'interruption après achèvement d'une entrée/sortie envoyée par L'intermédiaire du bus 5, obtient Le VMID de La machine virtue L Le en cours de fonctionnement, qui Lui est transmis par Le registre 53
ou 63, et i L Le compare avec Le VMID envoyé par le bus 6.
Si ces deux VMID sont identiques, Les drapeaux d'indication d'interruption 51 ou 61 sont positionnés (La valeur Logique " 1 " Leur est donnée) Le positionnement des drapeaux d'indication d'interruption 51 ou 61 active les moyens de vérification d'interruption 54 ou 64 dans Le processeur d'instruction IP à un moment donné Les moyens de-vérification d'interruption 54 ou 64 Lisent La ce L Lu Le d'interruption 10 pour apprendre qu'il existe une interruption pour la machine virtue L Le, puis i Ls effacent Le bit applicab Le à La ce L Lu Le d'interruption 10 Ceci active Le sous-programme de traitement d'interruption
pour La machine virtue L Le.
La Fi-g 10 montre Le fonctionnement des moyens de vérification d'interruption 54 ou 64 A La Fig 10, on pose qu'une interruption après achèvement d'une entré-elsortie provenant du processeur d'entrée/sortie IOP est acceptée a Lors que La machine virtue L Le VMO est active sur Le processeur d'instruction IPO En premier Lieu, Les moyens de vérification d'interruption 54 Lisent La ce L Lu Led'interruption 10 (étape 161) Puis, La position du bit (bit O) correspondant à La machine virtuel Le VMO dans La ce L Lu Le d'interruption 10 est 16 - vérifiée, pour voir s'i L existe une interruption après achèvement d'une entrée/sortie pour La machine virtue L Le VMO (étape 162) S'i L n'y a pas d'interruption après achèvement de L'entrée/sortie, Le traitement de L'interruption s'achève sans rien faire d'autre Si une interruption existe, Le bit correspondant dans La ce L Lu Le d'interruption 10 qui vient d'être Lue est remis à L'état initial, pour remise à L'état initial de L'interruption pour La machine virtuelle VMO (étape 163) Puis, Le
traitement de l'interruption est Lancé.
Si, comme cela est décrit plus haut, Le VMID envoyé par L'intermédiaire du bus 6, est différent du VMID pour La machine virtue L Le en cours de fonctionnement sur Le processeur d'instruction IPO ou IP 1, l'interruption n'est pas acceptée, mais sa survenue est enregistrée dans La cellule d'interruption 10 Ainsi, Lorsqu'une autre interruption sera acceptée ultérieurement, on reconnaitra
qu'il y avait une interruption.
Dans ce mode de réalisation, pour forcer le positionne- ment des drapeaux d'indication d'interruption 51 et 61, pour Les processeurs d'instruction IPO et IP 1,
VMID= O est utilisé dans un but particulier.
Spécifiquement, Lorsqu'une demande d'interruption après achèvement d'une entrée/sortie est envoyée par L'intermédiaire du bus 5, et que VMID=O est envoyé par L'intermédiaire du bus 6, Les drapeaux d'indication d'interruption 51 et 61 pour Les processeurs d'instruction IPO et I Pl sont positionnée sur " 1 " La Fig 2 montre un exemple d'acceptation d'interruption dans Les processeurs d'instruction IPO et IP 1 La Fig 3 montr-e le format des données pour exécuter la demande d'activation de l'opération d'entrée/sortie et La demande d'interruption après achèvement de l'entrée/sortie envoyée par L'intermédiaire du bus 5 Les bits ont La signification suivante: 17 - bit signification O(REQ) demande d'activation d'opération d'entrée/sortie 1 (TERM) demande d'interruption après achèvement d'une entrée/sortie 2 (IPO) Destination (vers IPO) 3 (IP 1) Destination (vers IP 1) 4 (IOP) Destination (vers IOP) Spécifiquement, avec Le format de donnée ci-dessus, Le positionnement de la va Leur Logique " 1 " pour Les bits 1 et 2, par exemple, signifie que Les données demandent l'interruption après achèvement d'une entrée/sortie au
processeur d'instruction IPO.
A la Fig 2, les moyens d'acceptation d'interruption 52 comprennent des registres 71 et 72, une porte ET 73, des comparateurs 74 et 75, une porte OU 76, une porte ET 77 et une porte OU 78 Le fonctionnement de ces moyens, Lorsque le processeur d'instruction IOP envoie une demande d'interruption après achèvement d'une entrée/sortie au processeur d'instruction IPO ou I Pl fait
L'objet de La description qui suit Les données envoyées
à partir du bus 5 sont enregistrées dans le registre 71 avec le format, tel qu'illustré à la Fig 3 Le VMID envoyé à partir du bus 6 est enregistré dans Le registre 72 En Lisant les données utilisant la porte ET 73, Les moyens reconnaissent qu'une donnée est une interruption après achèvement d'une entrée/sortie pour Le processeur d'instruction IPO ou IP 1 Le comparateur 74 compare La va Leur au registre 72 et la valeur au registre 53 ( 63) enregistrant le VMID de La machine virtue L Le en cours de fonctionnement Le comparateur 75 compare Le registre 72 et VMID=O Les sorties provenant des comparateurs 74 et sont positionnées sur OU à La porte OU 76 Si Les sorties provenant de la porte ET 73 et de La porte OU 76 sont toutes deux actives en même temps, le drapeau d'indication d'interruption 51 ( 61) est positionné par 18 -
L'intermédiaire de la porte ET 77 et de La porte OU 78.
Le positionnement du drapeau d'indication d'interruption 51 ( 61) active les -oyens de vérification d'interruption 54 à un moment donné A la Fig 2, une borne d'entrée 90 de la porte OU 78 est rendue active lorsque le drapeau d'indication d'interruption 51 est positionné de manière forcée Le registre 79 sert à enregistrer les données indiquant toute demande d'interruption après achèvement d'une entrée/sortie envoyée par un processeur d'instruction spécifique vers un autre processeur d'instruction (données à la Fig 3) Les données dans le registre 79 sont envoyées à L'autre processeur
d'instruction par l'intermédiaire du bus 5.
Le contenu du traitement d'interruption de l'entrée/sortie pour une unité de traitement d'information configurée tel que précédemment est ensuite décrit. En premier Lieu est décrit un premier traitement de
commande de La présente invention.
La Fig 4 est un diagramme de circulation pour illustrer le fonctionnement d'une instruction SVMOS 20 pour Le contrôLe de machine virtue L Le 7, qui réalise la
première méthode de traitement de La présente invention.
On pose ici que c'est l'instruction SVMOS 20 qui est utilisée pour L'activation de La machine virtue L Le VMO au processeur d'instruction IPO Premièrement, l'information de commande 8 pour La machine virtue L Le VMO, dans la mémeoire _principale 4, est transmise au processeur d'instruction IPO (étape 101) Puis, Le drapeau d'indication d'interruption 51 est positionné sur " 1 " par L'intermédiaire de La porte OU 78 (étape 102) Pour ce positionnement sur " 1 " du drapeau d'indication d'interruption 51 par l'intermédiaire de la porte OU 78, tel qu'illustré à La Fig 2, l'autre borne d'entrée 90 de la porte OU 78 est rendue active Enfin, La machine virtue L Le VMO est activée en fonction de l'information de commande transmise précédemment (étape 103) Le 19 - positionnement au niveau du drapeau d'indication d'interruption 51 provoque l'activation des moyens de vérification d'interruption 54, qui reconnaissent l'interruption immédiatement après l'activation de La machine virtue L Le VMO Si la demande d'interruption pour La machine virtue L Le VMO est positionnée au niveau de La cellule d'interruption 10, la machine virtue L Le VMO procède au traitement d'interruption Ce traitement est tel que décrit dans ce qui précède Ce mode de réa Lisation est app Licab Le non seu Lement à un système composé d'au moins deux processeurs d'instruction, te L qu'i L Lustré à la Fig 1, mais également à un système
composé d'un processeur d'instruction unique.
Le traitement selon Le premier mode de réalisation est app Licable et rentable dans un système de machine virtue L Le sur un processeur d'instruction unique ou dans un système sur un mu Ltiprocesseur, o Les machines
virtue L Les ne supportent pas Le multiprocesseur.
On va maintenant décrire un second traitement de
contrôLe s-elon La présente invention.
La Fig 5 est un diagramme de circulation qui i L Lustre Le fonctionnement d'une instruction SVMOS 20 pour Le contrôLe de machine virtue L Le 7 qui réa Lise La
seconde méthode de traitement de La présente invention.
C'est L'exécution de L'instruction SVMOS 20 pour activer La machine virtue L Le VMO au niveau du processeur d'instruction IPO qui est montrée ici En premier Lieu, L'informat-ion de commande 8 pour La machine virtue L Le VMO dans La mémoire principa Le 4 est transmise au processeur d'instruction IPO (étape 111) Ensuite, pour positionner le drapeau d'indication d'interruption 61 de L'autre processeur d'instruction IP 1, une demande d'interruption après achèvement d'une entrée/sortie est envoyée à l'autre processeur d'instruction IP 1, par L'intermédiaire du bus 5 En même temps, Le VMID de La machine virtue L Le VMO en cours de fonctionnement sur Le processeur d'instruction IPO est envoyé à L'autre processeur d'instruction I Pl par L'intermédiaire du bus 6 (étape 112) Enfin, La machine virtue L Le VMO est activée sur Le
processeur d'instruction IPO.
Ceci Lance Les moyens de vérification d'interruption 54 ou 64, si La même machine virtue L Le est en cours de travail sur L'autre processeur d'instruction IP, d'o i L
peut résu Lter un traitement d'interruption suspendu.
Cette méthode est efficace pour simuler l'utilisation par un microprocesseur de machines virtue L Les, o L'interruption après achèvement d'une entrée/sortie peut être traitée par exemp Le par un seu L processeur spécifique. Le traitement se Lon Le second mode de réa Lisation est applicable et rentable dans un système o des machines virtue L Les sur un mu Ltiprocesseur supportent le multiprocesseur. On va maintenant décrire un troisième traitement de
commande se Lon la présente invention.
La Fig 6 est un diagramme de circulation qui i L Lustre te fonctionnement des moyens de vérification d'interruption 54 ( 64), qui réalisent La troisième méthode de traitement selon La présente invention On pose ici que Les moyens de vérification d'interruption 54 sont activés Lorsque Le processeur d'instruction IPO est en train de faire travailler la machine virtuelle VMO En premier Lieu, Le contenu de La ce Llule d'interruption 10 est Lu dans La mémoire principale 4 (étape 121) Ensu-ite, Le contenu-ainsi Lu est vérifié pour voir s'il existe une interruption (étape 122) S'il n'y a aucune interruption, le traitement se termine et La machine virtue L Le VMO continue à travai L Ler (étape 123) Si une interruption existe dans La ce L Lu Le d'interruption 10, alors on vérifie de nouveau s'i L existe une interruption pour une autre machine virtue L Le VM (étape 124) Si n'importe Lequel des facteurs d'interruption s'applique à une machine virtue L Le autre que La machine virtue L Le VMO, La demande d'interruption après achèvement d'une 21 - entrée/sortie par L'intermédiaire du bus 5, et VMID=O par L'intermédiaire du bus 6 sont envoyés à L'autre processeur d'instruction IPO (étape 125) Enfin, Le bit d'indication d'interruption pour la machine virtue L Le VMO dans la cellule d'interruption 10 est effacé et l'exécution du sous-programme de traitement d'interruption pour la machine virtue L Le VMO commence
(étape 126).
Le traitement selon le troisième mode de réalisation est applicable et rentable dans un système de machine virtuelle ayant une mu Ltiplicité élevée (o un grand nombre de machines peuvent être mises en fonctionnement simultanément), et une grande fréquence d'entrée/sortie
pour les machines virtue L Les.
Un quatrième traitement de commande selon La
présente invention va maintenant être décrit.
La Fig 7 est un diagramme de circulation qui il Lustre Le fonctionnement d'une instruction SVMOS 20 pour Le contrôle de machine virtue L Le 7, qui réalise la quatrième méthode de traitement selon La présente invention On pose également ici que l'instruction SVMOS est exécutée pour activer La machine virtue L Le VMO au processeur d'instruction IPO Premièrement, L'information de commande 8 pour La machine virtue L Le VMO dans La mémoire principale 4 est transmise au processeur d'instruction IPO (étape 131) Ensuite, Le contenu de La ce L Luled'interruption 10 est lu dans la mémoire principa Le 4 (étape 132) Le contenu de La ce L Lu Le d'interruption 10 ainsi lu est vérifié pour voir s'il existe une interruption (étape 133) S'i L n'y a aucune interruption, La machine virtue L Le VMO est activée et Le fonctionnement de L'instruction SVMOS 20 se termine (étape 136) Si une interruption existe, alors on vérifie de nouveau s'i L existe une interruption pour une autre machine virtue L Le VM (étape 134) Si n'importe lequel des facteurs d'interruption s'app Lique à une machine virtue L Le autre que La machine virtue L Le VMO, alors La 22 - demande d'interruption après achèvement d'une entrée/sortie par l'intermédiaire du bus 5, et VMID=O par L'intermédiaire du bus 6 sont envoyés à L'autre processeur d'instruction I Pl (étape 135) Enfin, la machine virtue L Le VMO est activée et Le fonctionnement de l'instruction SVMOS 21 s'achève ( 136) L'interruption après achèvement d'une entrée/sortie pour la machine virtue L Le VMO est traitée se Lon La méthode c Lassique tel
que décrit précédemment.
Le traitement se Lon Le quatrième mode de réa Lisation est applicable et rentab Le dans un système uti Lisant des mu Ltiprocesseurs pour Les processeurs d'instruction et des processeurs uniques pour les machines virtue L Les, en particu Lier pour un système de machine virtue L Le ayant
une mu Ltiplicité éLevée.
Un cinquième traitement de commande selon la
présente invention va maintenant être décrit.
La Fig 8 est un diagramme de circulation qui i L Lustre Le fonctionnement d'une instruction SVMOS 20 pour le contrôLe de machine virtue L Le 7, qui réa Lise La cinquième méthode de traitement se Lon la présente invention On pose également ici que L'instruction SVMOS est exécutée pour activer La machine virtue L Le VMO sur Le processeur d'instruction IPO Premièrement, le contenu de la ce L Lu Le d'interruption 10 est Lu dans La mémoire principale 4 (étape 141) Le contenu de La ce L Lu Le d'interruption 10 ainsi Lu est vérifié pour voir s'il existe une interruption (étape 142) S'i L n'y a aucune interruption, L'information de commande 8 pour la machine virtuel Le VMO dans la mémoire principale 4 est transmise au pr-ocesseur d'instruction IPO (étape 146) de manière à activer La machine virtuelle VMO (étape 147) Ceci termine Le fonctionnement de l'instruction SVMOS 20 Si Les facteurs d'interruption n'incluent pas d'interruption pour La machine virtue L Le VMO, mais inc Luent Les interruptions pour une machine virtue L Le autre que La machine virtue Lle VMO, alors L'interruption est effectuée 23 - pour Le contrôLe de machine virtue L Le 7 qui achève Le dérou Lement de l'instruction SVMOS 20 (étape 143) Si n'importe lequel des facteurs d'interruption s'applique à la machine virtue L Le VMO, le bit d'indication d'interruption pour La machine virtue L Le VMO dans La cel Lule d'interruption 10 est effacé (étape 144) et le drapeau d'indication d'interruption 51 est positionné (étape 145) Enfin, l'information de commande 8 pour la machine virtue L Le VMO dans La mémoire principa Le 4 est transmise au processeur d'instruction IPO (étape 146), et La machine virtue L Le VMO est activée (étape 147), ce qui
met un terme au déroulement de L'instruction SVMOS 20.
Le contrôLe de machine virtue L Le 7 interrompu Lit le contenu de la cel Lu Le d'interruption 10 (étape 170) vérifie s'il existe une interruption (étape 171), puis exécute L'instruction SVMOS 20 pour la machine virtue Lle
VM pour laque L Le une interruption existe (étape 172).
Le traitement se Lon Le cinquième mode de réa Lisation est, comme dans Le cas du troisième mode de réalisation, app Licab Le et rentable dans un système de machine virtue L Le ayant une grande multiplicité (o un grand nombre de-machines peuvent être mises en fonctionnement simultanément), et avec une grande fréquence d'entrée/sortie pour les machines virtue L Les, en particulier dans Les cas o L'entrée/sortie en temps réel
est souhaitée.
Le troisième traitement de la présente invention il Lustré à-La Fig 6 peut être mis en application avec La première m-éthode de traitement à La Fig 4, La seconde méthode à La Fig 5, La quatrième méthode à la Fig 7 et
La ci'nquième méthode de La Fig 8.
Ainsi, avec la méthode d'interruption après achèvement d'une entrée/sortie te L Le que décrite précédemment, toute interruption suspendue peut être détectée dans La vérification Lors de toute activation d'une machine virtue L Le ou de toute acceptation d'interruption Ceci garantit L'acceptation rapide de 24 - L'interruption pour une machine virtue L Le spécifique ayant des interruptions suspendues, ce qui engendre de mei L Leurs résu Ltats pour Les machines virtue L Les o
l'entrée et la sortie sont exécutées directement.
Il est évident que diverses modifications peuvent être apportées aux modes de réalisation ci-dessus Les
revendications jointes entendent couvrir toutes
modifications qui entreraient dans l'esprit et le but de L'invention. -
Claims (4)
1.Système de commande d'interruption d'entrée/sortie pour machines virtue L Les comprenant un processeur d'instruction une machine virtuel Le qui travai L Le sur Ledit processeur d'instruction un programme de commande pour L'activation et La commande de Ladite machine virtue L Le un processeur d'entrée/sortie qui active L'opération d'entrée/sortie à La demande de Ladite machine virtue L Le et demande audit processeur d'instruction d'émettre une interruption après achèvement d'une entrée/sortie pour Ladite machine virtue L Le après achèvement de L'opération d'entrée/sortie, et des moyens d'enregistrement d'information d'interruption pour enregistrer comme interruption d'information Le fait qu'une interruption après achèvement d'une entrée/sortie existe pour Ladite machine virtue L Le, envoyée par Ledit processeur d'entrée/sortie jusqu'à L'acceptation de L'interrup-tion, Ledit processeur d'instruction comprenant en outre des moyens d'enregistrement d'identificateurs pour identifier La machine virtue L Le en cours de travai L, des moyens d'acceptation d'interruption pour accepter Les demandes d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de travai L, et des moyen S de vérification d'interruption qui sont activés par L'acceptation d'une demande d'interruption après achèvement de L'entrée/sortie émise par Lesdits moyens d'acceptation d'interruption, qui Lisent Le contenu desdits moyens d'enregistrement d'information d'interruption pour prendre connaissance de L'existence de toute demande d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de fonctionnement, et qui activent Ledit traitement d'interruption après achèvement d'une entrée/sortie, et 26 - Lesdits moyens d'acceptation d'interruption comprenant de plus des moyens pour forcer L'activation desdits moyens de vérification d'interruption lorsqu'une machine
virtue L Le spécifique est activée.
2 Système de commande d'interruption de l'entrée/sortie pour machines virtue L Les se Lon La revendication 1, dans leque L lesdits moyens d'acceptation d'interruption comprennent des moyens d'éva Luation qui comparent L'identificateur enregistré dans Lesdits moyens d'enregistrement d'identificateurs pour la machine virtue L Le avec L'identificateur envoyé en même temps que Ladite interruption après achèvement d'une entrée/sortie pour juger si La demande d'interruption après achèvement de L'entrée/sortie est adressée à La machine virtue L Le en cours de travail, et d'autres moyens d'évaluation qui comparent L'identificateur envoyé en même temps que Ladite interruption après achèvement d'une entrée/sortie avec L'identifi-cateur pour une machine virtue L Le spécifique pour juger si La demande d'interruption après achèvement de L'entrée/sortie est adressée à Ladite machine
virtue L Le spécifique.
3 Système de commande d'interruption d'entrée/sortie pour machines virtue L Les comprenant une p Lura Lité de processeurs d'instruction, une p Lura Lité de machines virtue L Les qui travai L Lent-sur Lesdits processeurs d'instruction un programme de commande pour L'activation et la commande desdites machines virtue L Les, un processeur d'entrée/sortie qui active l'opération d'entrée/sortie à La demande de Ladite machine virtue L Le et demande audit processeur d'instruction d'émettre une interruption après achèvement d'une entrée/sortie pour Ladite machine virtuel Le après achèvement de L'opération d'entrée/sortie, et 27 - des moyens d 'enregistrement d' information d interruption pour enregistrer comme information d'interruption Le fait qu'une interruption après achèvement d'une entrée/sortie existe pour Ladite machine virtue L Le, envoyée par Ledit processeur d'entrée/sortie jusqu'à L'acceptation de L' interruption, Ledit processeur d'instruction comprenant en outre des moyens d'enregistrement d'identificateurs pour identifier La machine virtue L Le en cours de travai L, des moyens d'acceptation d'interruption pour accepter Les demandes d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de travai L, et des moyens de vérification d'interruption qui sont activés par L'acceptation d'une demande d'interruption après achèvement d'une entrée/sortie émise par Lesdits moyens d'acceptation d'interruption, qui Lisent Le contenu desdits moyens d'enregistrement d'information d'interruption pour prendre connaissance de L'existence de toute -demande d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de fonctionnement, et qui activent Ledit traitement d'interruption après achèvement d'une entrée/sortie, et des moyens de notification pour envoyer une demande d'interruption après achèvement d'une entrée/sortie et L'identificateur de La machine virtue L Le spécifique à un autre processeur d'instruction Lorsque La machine virtue L Le spécifique est activée, et Lesdits moyens d'acceptation d'interruption desdits processeurs d'instruction comprenant des moyens pour forcer L'activation desdits moyens de vérification d'interruption après acceptation de Ladite demande d'interruption après achèvement d'une entrée/sortie et de L identificateur de Ladite machine virtue L Le spécifique
par un autre processeur d'instruction.
4 Système de commande d'interruption d'entrée/sortie pour machines virtue L Les selon La revendication 3, dans 28 - Leque L Lesdits moyens d'acceptation d'interruption comprennent des moyens d'évaluation qui comparent L'identificateur enregistré dans Lesdits moyens d'enregistrement d'identificateurs pour La machine virtuel Le avec L'identificateur envoyé en même temps que Ladite interruption après achèvement d'une entrée/sortie pour juger si La demande d'interruption après achèvement de L'entrée/sortie est adressée à La machine virtue L Le en cours de travai L, et d'autres moyens d'évaluation qui comparent L'identificateur envoyé en même temps que Ladite interruption après achèvement d'une entrée/sortie avec L'identificateur pour une machine virtue L Le spécifique pour juger si La demande d'interruption après achèvement de L'entrée/sortie est adressée à Ladite machine
virtue L Le spécifique.
Système de commande d'interruption d'entrée/sortie pour machines virtue L Les comprenant une p Lura Lité de processeurs d'instruction, une p Lura Lité de machines virtue L Les qui travai L Lent sur Lesdits processeurs d'instruction, un programme de commande pour L'activation et La commande desdites machines virtue L Les, un processeur d'entrée/sortie qui active L'opération d'entrée/sortie à La demande de Ladite machine virtue L Le et demande audit processeur d'instruction d'émettre-une interruption après achèvement d'une entrée/sortie pour Ladite machine virtue L Le après achèvement de L'opération d'entrée/sortie, et des m-oyens d'enregistrement d'information d'interruption pour enregistrer comme information d'interruption Le fait qu'une interruption après achèvement d'une entrée/sortie existe pour Ladite machine virtue L Le, envoyée par Ledit processeur d'entrée/sortie jusqu'à L'acceptation de L'interruption, Ledit processeur d'instruction comprenant en outre 29 - des moyens d'enregistrement d'identificateurs pour identifier La machine virtue L Le en cours de travai L, des moyens d'acceptation d'interruption pour accepter Les demandes d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de travai L, et des moyens de vérification d'interruption qui sont activés par L'acceptation d'une demande d'interruption après achèvement d'une entrée/sortie émise par Lesdits moyens d'acceptation d'interruption, qui Lisent Le contenu desdits moyens d'enregistrement d'information d'interruption pour prendre connaissance de L'existence de toute demande d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de fonctionnement, et qui activent Ledit traitement d'interruption après achèvement de L'entrée/sortie, et des moyens de notification pour envoyer La demande d'interruption après achèvement d'une entrée/sortie et L'identificateur de La machine virtue L Le spécifique à un autre processeur d'instruction Lorsque La machine virtue L Le spécifique est activée, et Lesdits moyens d'acceptation d'interruption des processeurs d'instruction comprenant en outre des moyens pour forcer L'activation desdits moyens de vérification d'interruption après acceptation de Ladite demande d'interruption après achèvement d'une entrée/sortie et dudit identificateur de Ladite machine virtue L Le spécifique par un autre processeur d'instruction, Lesdits moyens de vérification d'interruption comprenant de p Lus des moyens pour Lire Le contenu desdits moyens d'enregistrement d'information d'interruption après acceptation d'une demande d'interruption après achèvement d'une entrée/sortie pendant Le fonctionnement d'une machine virtue L Le spécifique, des moyens d'évaluation pour juger s'i L existe une demande d'interruption après achèvement d'une - entrée/sortie pour une autre machine virtue L Le dans l'information d'interruption lue, et des moyens pour que lesdits moyens de notification effectuent la notification lorsqu'une demande d'interruption après achèvement d'une entrée/sortie
existe pour une autre machine virtue L Le.
6 Système de commande d'interruption d'entrée/sortie pour machines virtue L Les se Lon la revendication 5, dans lequel lesdits moyens d'acceptation d'interruption comprennent de p Lus des moyens d'évaluation qui comparent L'identificateur enregistré dans lesdits moyens d'enregistrement d'identificateurs pour la machine virtue L Le avec l'identificateur envoyé en même temps que ladite interruption après achèvement d'une entrée/sortie pour juger si la demande d'interruption après achèvement de l'entrée/sortie est adressée à La machine virtue L Le en cours de travai L, et d'autres moyens d'évaluation qui comparent l'identifi-cateur envoyé en même temps que Ladite interruption après achèvement d'une entrée/sortie avec L'identificateur pour une machine virtuel Le spécifique pour juger si la demande d'interruption après achèvement de l'entrée/sortie est adressée à Ladite machine
virtue L Le spécifique.
7 Système de commande d'interruption d'entrée/sortie pour machines virtue L Les comprenant une p Lura L 4 té de processeurs d'instruction, une p Lura Lité de machines virtue L Les qui travai L Lent sur lesdits processeurs d'instruction, un programme de commande pour L'activation et la commande desdites machines virtue L Les, un processeur d'entrée/sortie qui active L'opération d'entrée/sortie à La demande de Ladite machine virtue L Le et demande audit processeur d'instruction d'émettre une interruption après achèvement d'une entrée/sortie pour 31 - Ladite machine virtue L Le après achèvement de L'opération d'entrée/sortie, et des moyens d'enregistrement d'information d'interruption pour enregistrer comme information Le fait qu'une interruption après achèvement d'une entrée/sortie existe pour Ladite machine virtue L Le, envoyée par Ledit processeur d'entrée/sortie jusqu'à L'acceptation de L'interruption, Ledit processeur d'instruction comprenant en outre des moyens d'enregistrement d'identificateurs pour identifier La machine virtue L Le en cours de travai L, des moyens d'acceptation d'interruption pour accepter Les demandes d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de travai L, et des moyens de vérification d'interruption qui sont activés par L'acceptation d'une demande d'interruption après achèvement d'une entrée/sortie émise par Lesdits moyens d'acceptation d'interruption, qui Lisent Le contenu d-esdits moyens d'enregistrement d'information d'interruption pour reconnaître L'existence de toute demande d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de fonctionnement, et qui activent Ledit traitement d'interruption après achèvement de L'entrée/sortie, des moyens de notification pour envoyer La demande d'interruption après achèvement d'une entrée/sortie et L'identificateur de La machine virtue L Le spécifique à un autre processeur d'instruction, des moyens pour Lire Le contenu desdits moyens d'enregistrement d'information d'interruption après acceptation d'une demande d'interruption d'entrée/sortie pendant Le fonctionnement d'une machine virtue L Le spécifique, des moyens d'évaluation pour juger s'i L existe une demande d'interruption après achèvement d'une 32 - entrée/sortie pour une autre machine virtue L Le dans L'information d'interruption Lue, et des moyens pour que Lesdits moyens de notification effectuent La notification lorsqu'i L se produit une demande d'interruption après achèvement d'une entrée/sortie pour une autre machine virtue L Le, Lesdits moyens d'acceptation d'interruption desdits processeurs d'instruction comprenant des moyens pour forcer L'activation desdits moyens de vérification d'interruption après acceptation de Ladite demande d'interruption après achèvement d'une entrée/sortie et de L'identificateur de Ladite machine virtue Lle spécifique
par un autre processeur d'instruction.
8 Système de commande d'interruption d'entrée/sortie pour machines virtue L Les se Lon La revendication 7, dans Leque L Lesdits moyens d'acceptation d'interruption comprennent en outre des moyens d'éva Luation qui comparent L'identificateur enregistré dans Les moyens d'enregistrement d'identificateurs pour La machine virtue L Le avec L'identificateur envoyé en même temps que Ladite interruption après achèvement d'une entrée/sortie, pour juger si La demande d'interruption après achèvement de L'entrée/sortie est adressée à La machine virtue L Le en cours de travail, et d'autres moyens d'évaluation qui comparent l'identificateur envoyé en même temps que Ladite interruption après achèvement d'une entrée/sortie avec l'identificateur d'une machine virtue L Le spécifique, pour juger si La demande d'interruption après achèvement de l'entrée/sortie est adressée à Ladite machine virtue L Le spécifique. 9 Système de commande d'interruption d'entrée/sortie pour machines virtue L Les se Lon La revendication 7, dans Lequel Lesdits moyens de vérification d'interruption comprennent en outre des moyens pour Lire Le contenu des moyens d'enregistrement d'information d'interruption 33 - après acceptation d'une demande d'interruption après achèvement d'une entrée/sortie, pendant Le fonctionnement d'une machine virtue L Le spécifique, des moyens d'évaluation pour vérifier L'information d'interruption Lue, pour voir s'il existe une demande d'interruption après achèvement d'une entrée/sortie pour une autre machine virtue L Le, et des moyens pour que Lesdits moyens de notification effectuent La notification Lorsqu'une demande d'interruption après achèvement d'une entrée/sortie
existe pour une autre machine virtue L Le.
Système de commande d'interruption d'entrée/sortie pour machines virtue L Les comprenant une p Lura Lité de processeurs d'instruction, une p Lura Lité de machines virtue L Les qui travai L Lent sur Lesdits processeurs d'instruction, un programme de commande pour L'activation et La commande desdites machines virtue L Les, un processeur d'entrée/sortie qui active L'opération d'entrée/s-ortie à La demande de Ladite machine virtue L Le et demande audit processeur d'instruction d'émettre une interruption après achèvement d'une entrée/sortie pour Ladite machine virtue L Le après achèvement de L'opération d'entrée/sortie, et des moyens d'enregistrement d'information d'interruption pour enregistrer comme information d'interruption Le fait qu'une interruption après achèvement d'une entrée/sortie existe pour Ladite machine virtue L Le, envoyée par Ledit processeur_ d'entrée/sortie jusqu'à L'acceptation de L'interruption, Ledit- processeur d'instruction comprenant en outre des moyens d'enregistrement d'identificateurs pour identifier La machine virtue L Le en cours de travai L, des moyens d'acceptation d'interruption pour accepter Les demandes d'interruption après achèvement d'une entrée/sortie pour La machine virtue L Le en cours de travai L, et 34 - des moyens de vérification d'interruption qui sont activés par l'acceptation d'une demande d'interruption après achèvement d'une entrée/sortie émise par lesdits moyens d'acceptation d'interruption, qui Lisent Le contenu desdits moyens d'enregistrement d'information d'interruption pour prendre connaissance de L'existence de toute demande d'interruption après achèvement d'une entree/sortie pour la machine virtue L Le en cours de fonctionnement, et qui activent ledit traitement d'interruption après achèvement de l'entrée/sortie, des moyens qui Lisent le contenu desdits moyens d'enregistrement d'information d'interruption pour vérifier toute interruption après achèvement d'une entrée/sortie pour La machine virtue L Le spécifique ou pour toute autre machine virtue L Le, Lorsque ledit programme de commande pour L'activation de La machine virtue L Le spécifique est activé, et des moyens qui, après avoir appris l'existence d'une interruption après achèvement d'une entrée/sortie pour toute autr-e machine, effectue une interruption sur Ledit programme de commande, de manière à activer la machine virtuelle- Lorsqu'une interruption après achèvement d'une
entrée/sortie surviendra.
11 Système de commande d'interruption d'entrée/sortie pour machines virtue L Les se Lon La revendication 10, dans lequel Lesdits moyens d'acceptation d'interruption comprennent en outre des moyens d'évaluation qui comparent L'identificateur enregistré_ dans Les moyens d'enregistrement d'identificateurs pour la machine virtue L Le avec L'identificateur envoyé en même temps que ladite interruption après achèvement d'une entrée/sortie, pour juger si la demande d'interruption après achèvement de L'entrée/sortie est adressée à La machine virtue L Le en cours de travail, et d'autres moyens d'éva Luation qui comparent L'identificateur envoyé en même temps que ladite - interruption après achèvement d'une entrée/sortie avec L'identificateur de La machine virtue L Le spécifique, pour juger si La demande d'interruption après achèvement de L'entrée/sortie est adressée à Ladite machine virtue L Le spécifique. 12 Méthode de traitement d'interruption d'entrée/sortie pour machines virtue L Les se Lon La revendication 10, dans Laque L Le Lesdits moyens de vérification d'interruption comprennent en outre des moyens pour Lire Le contenu des moyens d'enregistrement d'information d'interruption après acceptation d'une demande d'interruption après achèvement d'une entrée/sortie, pendant Le fonctionnement de La machine virtue L Le spécifique, des moyens d'évaluation pour vérifier L'information d'interruption Lue, pour voir s'i L existe une demande d'interruption après achèvement d'une entrée/sortie pour une autre machine virtue L Le, et des moyens pour que Lesdits moyens de notification effectuent La notification Lorsqu'une demande d'interruption après achèvement d'une entrée/sortie
existe pour une autre machine virtue L Le.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254021A JP2870254B2 (ja) | 1991-10-02 | 1991-10-02 | 仮想計算機の入出力割り込み処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2685106A1 true FR2685106A1 (fr) | 1993-06-18 |
| FR2685106B1 FR2685106B1 (fr) | 1995-12-01 |
Family
ID=17259147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9211702A Expired - Fee Related FR2685106B1 (fr) | 1991-10-02 | 1992-10-02 | Systeme de commande d'interruption d'entree/sortie pour une machine virtuelle. |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5371857A (fr) |
| JP (1) | JP2870254B2 (fr) |
| FR (1) | FR2685106B1 (fr) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151445A (en) * | 1988-02-03 | 1992-09-29 | Washington University | Method of inhibiting parasitic activity |
| JPH06214969A (ja) * | 1992-09-30 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | 情報通信方法および装置 |
| US5572694A (en) * | 1992-11-25 | 1996-11-05 | Fujitsu Limited | Virtual system for detecting access paths belonging to same group from plurality of access paths to reach device designated by command with reference to table |
| US6269409B1 (en) * | 1997-09-02 | 2001-07-31 | Lsi Logic Corporation | Method and apparatus for concurrent execution of operating systems |
| JP2002251326A (ja) * | 2001-02-22 | 2002-09-06 | Hitachi Ltd | 耐タンパ計算機システム |
| US7191440B2 (en) * | 2001-08-15 | 2007-03-13 | Intel Corporation | Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor |
| US20040003018A1 (en) * | 2002-06-26 | 2004-01-01 | Pentkovski Vladimir M. | Method and system for efficient handlings of serial and parallel java operations |
| US7222203B2 (en) * | 2003-12-08 | 2007-05-22 | Intel Corporation | Interrupt redirection for virtual partitioning |
| US7853960B1 (en) | 2005-02-25 | 2010-12-14 | Vmware, Inc. | Efficient virtualization of input/output completions for a virtual device |
| CN100464295C (zh) * | 2006-05-17 | 2009-02-25 | 联想(北京)有限公司 | 一种基于虚拟机的安全输入方法 |
| US7730248B2 (en) * | 2007-12-13 | 2010-06-01 | Texas Instruments Incorporated | Interrupt morphing and configuration, circuits, systems and processes |
| US8055827B2 (en) * | 2009-01-26 | 2011-11-08 | Advanced Micro Devices, Inc. | Guest interrupt controllers for each processor to aid interrupt virtualization |
| US9021233B2 (en) | 2011-09-28 | 2015-04-28 | Arm Limited | Interleaving data accesses issued in response to vector access instructions |
| US9009368B2 (en) | 2012-10-23 | 2015-04-14 | Advanced Micro Devices, Inc. | Interrupt latency performance counters |
| GB2529204A (en) * | 2014-08-13 | 2016-02-17 | Ibm | Suspending and resuming virtual machines |
| US9792232B2 (en) * | 2015-11-16 | 2017-10-17 | International Business Machines Corporation | Techniques for queueing interrupts in a data processing system |
| US11115324B2 (en) | 2019-08-27 | 2021-09-07 | Nokia Solutions Networks Oy | System and method for performing segment routing over an MPLS network |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0382505A2 (fr) * | 1989-02-09 | 1990-08-16 | Fujitsu Limited | Système ordinateur virtuel avec commande d'interruptions entrée/sortie |
| EP0419723A1 (fr) * | 1989-09-29 | 1991-04-03 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Méthode et commande d'interruptions pour traitement de demandes d'interruptions d'opérations d'entrée-sortie dans un système à machine virtuelle |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190638A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Ltd | 仮想計算機のフアイル制御方式 |
| JPS61206043A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | 仮想計算機システムにおける割込制御方法 |
| JPS6258341A (ja) * | 1985-09-03 | 1987-03-14 | Fujitsu Ltd | 入出力割込処理方式 |
| US4742447A (en) * | 1986-01-16 | 1988-05-03 | International Business Machines Corporation | Method to control I/O accesses in a multi-tasking virtual memory virtual machine type data processing system |
| JPS63182749A (ja) * | 1987-01-26 | 1988-07-28 | Nec Corp | 計算機システムのタイマ制御装置 |
| JPH0198030A (ja) * | 1987-10-09 | 1989-04-17 | Nec Corp | 仮想計算機の主記憶制御方式 |
| US4912628A (en) * | 1988-03-15 | 1990-03-27 | International Business Machines Corp. | Suspending and resuming processing of tasks running in a virtual machine data processing system |
| US4969092A (en) * | 1988-09-30 | 1990-11-06 | Ibm Corp. | Method for scheduling execution of distributed application programs at preset times in an SNA LU 6.2 network environment |
| JPH0293952A (ja) * | 1988-09-30 | 1990-04-04 | Hitachi Ltd | 仮想計算機システム |
| US5062037A (en) * | 1988-10-24 | 1991-10-29 | Ibm Corp. | Method to provide concurrent execution of distributed application programs by a host computer and an intelligent work station on an sna network |
| JPH02171934A (ja) * | 1988-12-26 | 1990-07-03 | Hitachi Ltd | 仮想計算機システム |
-
1991
- 1991-10-02 JP JP3254021A patent/JP2870254B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-02 FR FR9211702A patent/FR2685106B1/fr not_active Expired - Fee Related
- 1992-10-02 US US07/955,442 patent/US5371857A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0382505A2 (fr) * | 1989-02-09 | 1990-08-16 | Fujitsu Limited | Système ordinateur virtuel avec commande d'interruptions entrée/sortie |
| EP0419723A1 (fr) * | 1989-09-29 | 1991-04-03 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Méthode et commande d'interruptions pour traitement de demandes d'interruptions d'opérations d'entrée-sortie dans un système à machine virtuelle |
Also Published As
| Publication number | Publication date |
|---|---|
| US5371857A (en) | 1994-12-06 |
| JPH0594317A (ja) | 1993-04-16 |
| FR2685106B1 (fr) | 1995-12-01 |
| JP2870254B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2685106A1 (fr) | Systeme de commande d'interruption d'entree/sortie pour une machine virtuelle. | |
| BE1007932A7 (fr) | Procede et circuit de memorisation et de hierarchisation d'ordres d'effacement dans un dispositif de memoire. | |
| EP0030504B1 (fr) | Dispositif de synchronisation et d'affectation de processus entre plusieurs processeurs dans un système de traitement de l'information | |
| FR2632096A1 (fr) | Systeme de microcalculateur a bus multiple avec arbitrage d'acces aux bus | |
| CN103348333B (zh) | 用于分级高速缓存设计中的高速缓存之间的高效通信的方法和装置 | |
| FR2598835A1 (fr) | Cache de blocs de donnees empiles sur une puce de microprocesseur | |
| RU2137182C1 (ru) | Выполнение инструкции обработки данных | |
| FR2728364A1 (fr) | Interface d'entree-sortie connectee a une memoire d'ordinateur et capable de controler les vitesses d'entree-sortie de donnee | |
| FR2680891A1 (fr) | Interruptions transparentes pour le systeme avec adressage de la memoire etendue integree. | |
| EP0552077A1 (fr) | Carte à mémoire de masse pour microordinateur avec facilités d'exécution de programmes internes | |
| US20060041740A1 (en) | Boot methods, computer systems, and production methods thereof | |
| FR2613097A1 (fr) | Conversion du mode de signaux de commande pour ordinateurs | |
| US7644222B2 (en) | Low latency event communication system and method | |
| EP2325747A2 (fr) | Plateforme virtuelle pour le prototypage de designs de systèmes sur puce | |
| EP0580727B1 (fr) | Circuit coupleur et son utilisation dans une carte et procede | |
| JP3475130B2 (ja) | ローカル・メモリにパケット化した操作情報を記憶することによる入出力パフォーマンスの向上 | |
| EP1630668A1 (fr) | Méthode d'initialisation basé sur des fichiers d'hibernation pour protéger contre des modifications non autorisées | |
| FR2681963A1 (fr) | Interruptions transparentes pour le systeme avec redemarrage automatique d'une sequence d'entree/sortie. | |
| WO2000051087A1 (fr) | Dispositif d'acces securise a des applications d'une carte a puce | |
| US6587898B1 (en) | Universal serial bus PC synchronization algorithm for peripheral devices | |
| CA2043829C (fr) | Procede de dialogue entre les processeurs d'un systeme, systeme pour sa mise en oeuvre et utilisation pour la repartition des processus aux processeurs | |
| FR2513778A1 (fr) | Dispositif et procede d'informatique | |
| FR2601163A1 (fr) | Systeme de commande arithmetique de donnees scalaires pour un processeur arithmetique vectoriel. | |
| US20090049204A1 (en) | Virtualization aware hard drive | |
| US20240281150A1 (en) | Memory reads based with a limited response time |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |