FR2613097A1 - Conversion du mode de signaux de commande pour ordinateurs - Google Patents
Conversion du mode de signaux de commande pour ordinateurs Download PDFInfo
- Publication number
- FR2613097A1 FR2613097A1 FR8716749A FR8716749A FR2613097A1 FR 2613097 A1 FR2613097 A1 FR 2613097A1 FR 8716749 A FR8716749 A FR 8716749A FR 8716749 A FR8716749 A FR 8716749A FR 2613097 A1 FR2613097 A1 FR 2613097A1
- Authority
- FR
- France
- Prior art keywords
- mode
- control
- signal
- software
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Abstract
DISPOSITIF D'ORDINATEUR PERSONNEL COMPORTANT UNE UNITE DE COMMANDE D'INTERRUPTION ASSOCIEE ET QUI EST DE PREFERENCE CONCU POUR FONCTIONNER AVEC DES PROGRAMMES ET REPONDRE A DES SIGNAUX DE COMMANDE RELATIFS AUX INTERRUPTIONS DANS UN MODE TEL QUE LE MODE SENSIBLE AUX NIVEAUX, MAIS COMPORTE DES CIRCUITS QUI PERMETTENT AU SYSTEME DE CONVERTIR ET DE REPONDRE A DES SIGNAUX DE COMMANDE DE LOGICIEL RELATIFS A DES INTERRUPTIONS DANS UN AUTRE MODE TEL QUE LE MODE SENSIBLE AUX FRONTS, LE SYSTEME, DANS CE CAS, TRAITANT LES SIGNAUX EN MODE SENSIBLE AUX FRONTS EXACTEMENT COMME S'IL S'AGISSAIT DE SIGNAUX EN MODE SENSIBLE AUX NIVEAUX.
Description
CONVERSION DU MODE DE SIGNAUX DE COMMANDE
POUR ORDINATEURS
Art antérieur La présente invention concerne les systèmes de calcul comportant des unités de commande d'interruption et plus particulièrement des systèmes plus efficaces qui sont conditionnés pour convertir et répondre à des signaux de commande de logiciel concernant des interruptions, ces signaux de commande étant
normalement incompatibles avec le système.
On connaît des systèmes de ce type dans l'art antérieur comme par exemple les ordinateurs personnels IBM XT et AT, qui comportent une ou plusieurs unités de commande d'interruption programmables interconnectées dans le système et qui traitent les interruptions dans ledit système et ainsi réduisent le temps consacré par l'unité centrale de traitement (CPU) au logiciel et au traitement. On peut citer à titre d'exemple d'unité de commande d'interruption de ce type, l'unité de commande d'interruption programmable (PIC) 8259A Intel qui peut manipuler jusqu'à huit interruptions de priorité * vectorisées pour l'unité CPU. ( Intel est une marque de Intel Corporation). Les caractéristiques de l'unité 8259A sont décrites par exemple dans le manuel Intel intitulé "Microsystem Components Handbook", 1984, pages 2-120 à 2-137. L'unité PIC 8259A peut être programmée par des signaux de commande de logiciel pour répondre à des modes d'interruption déclenchée par un front ou un niveau. Il est souhaitable avec certains systèmes de calcul de fonctionner principalement avec du logiciel qui n'utilise que des signaux de commande de logiciel relatifs aux interruptions dans un seul mode mais de répondre à des signaux de commande de logiciel relatifs aux interruptions issus d'autres configurations de
système ou programmes basés sur un mode différent.
Résumé de l'invention Selon les enseignements de la présente invention, un système de calcul personnel comportant une unité de commande d'interruption associée, est de préférence conçu pour fonctionner avec des programmes et répondre à des signaux de commande de logiciel relatifs aux interruptions dans un mode tel que le mode sensible aux niveaux, mais comprend des circuits qui permettent au système de convertir et de répondre à des signaux de commande de logiciel relatifs à des interruptions dans un autre mode comme le mode sensible aux ou déclenché par les fronts, le système traitant ainsi les signaux en mode sensible aux fronts d'une manière compatible comme s'il s'agissait de signaux en mode sensible aux niveaux. La pratique de la présente invention offre un avantage significatif étant donné que le logiciel, y compris les programmes d'applications, qui serait autrement incompatible, est rendu compatible et qu'un grand nombre de ces programmes peuvent être utilisés dans le système. Dans la réalisation préférée décrite ici, le système de calcul personnel utilise du logiciel qui ne délivre normalement que des signaux de commande d'interruption sensibles aux niveaux en permanence. Il est souhaitable de pouvoir utiliser du logiciel qui serait autrement incompatible, délivrant des signaux de commande d'interruption sensibles aux fronts. Une logique de circuits est ajoutée au système sensible aux niveaux et intercepte tous les signaux de commande d'interruption sensibles aux fronts et les traite de la même manière
que des signaux de commande sensibles aux niveaux.
Les principes de réponse et de conversion peuvent être appliqués à la situation inverse, c'est à dire signaux de commande sensibles aux fronts contre signaux de commande sensibles aux niveaux ainsi qu'au traitement de types de signaux de commande autres que des signaux
de commande d'interruption.
Pour une meilleure compréhension de la présente invention ainsi que d'autres caractéristiques et
avantages de celle ci, on se reportera à la description
qui va suivre faite à l'aide des dessins ci joints et
aux revendications annexées à ce document et qui
délimitent le cadre de la présente invention.
Brève description des dessins
En se reportant aux dessins, on voit que: La figure 1 représente un système de calcul comprenant une unité CPU, une unité de commande d'interruption programmable et une logique de commande de mémoire intermédiaire et décodage pour traiter des signaux de
commande d'interruption selon la présente invention.
Les figures 2A et 2B illustrent respectivement le format d'un mot de commande d'initialisation représentatif (ICW1) et d'un mot de commande d'opération (OCW1) utilisés dans le système de la
figure 1.
La figure 3 montre des détails de la logique de commande de mémoire intermédiaire de la figure 1 comprenant une ligne de conditionnement d'écriture et
une ligne de conditionnement de lecture.
La figure 4 est un schéma chronologique montrant les formes d'ondes des signaux générés pendant l'initialisation de l'unité de commande d'interruption programmable, et montrant plus particulièrement
l'utilisation du mot de commande ICW1.
Les figures 5A, 5B et 5C illustrent la logique et les conditions particulières au fonctionnement de la ligne
de conditionnement de lecture de la figure 3.
Les figures 6A, 6B et 6C montrent la logique et les conditions de fonctionnement du circuit de
conditionnement de lecture de la figure 3.
Description détaillée
Le système de calcul de la figure 1 comprend une unité centrale de traitement (CPU) 1 interconnectée avec une unité de commande d'interruption programmable (PIC) 2 et au moyen du bus 3 (comprenant le bus d'adresse 14 et le bus de données 17) avec d'autres éléments comprenant les dispositifs d'entrée/sortie (E/S) 6-8, une mémoire à accès aléatoire (RAM) 10 et une mémoire permanente
(ROM) 11.
Des signaux d'adresse sont dirigés par le bus 14 au bloc de décodage d'adresses et de décodage d'instructions 15 et des signaux de données sont dirigés par le bus de données 17 au bloc 15 et à la logique de commande de mémoire intermédiaire 20. Divers signaux de données, de statuts et de commande sont délivrés comme le signal de sélection microplaquette sur la ligne 25, le signal d'adresse "0" sur la ligne 26 et le signal de résultat décodage sur la ligne 27, ce qui représente un signal -conditionnement écriture (ligne 27a, Figure 3) ou un signal - conditionnement lecture (ligne 27b, Figure 3). L'unité de commande de mémoire intermédiaire délivre des données au moyen du
bus 17a à l'unité de commande d'interruption 2.
L'unité de commande d'interruption programmable 2 manipule jusqu'à huit interruptions de priorité vectorisées pour l'unité CPU 1 au moyen des huit lignes IRO, IR1, IR2, etc. à IR7 par le bus 30. Trois dispositifs E/S 6-8 seulement sont représentés connectés dans le système de la figure 1 aux lignes
IRO, IR1 et IR2.
L'unité de commande d'interruption 2 fonctionne comme une unité de gestion générale. Elle accepte des requêtes des dispositifs E/S, détermine laquelle des requêtes à l'entrée a l'importance la plus élevée (priorité), détermine si une requête à l'entrée a une valeur de priorité plus élevée que le niveau couramment servi et délivre une interruption par la ligne (INT) 31
à l'unité CPU en se fondant sur cette détermination.
Chaque dispositif E/S a généralement un programme spécial ou "routine" qui est associé à ses exigences fonctionnelles ou opérationnelles spécifiques et est appelé "routine de service". L'unité de commande d'interruption 2, après avoir délivré une interruption à l'unité CPU 1, délivre des informations à l'unité CPU 1 qui peuvent "indiquer" le compteur programme à la routine de service associée au dispositif demandeur. Ce "pointeur" est une adresse d'une table de vectorisation
et elle est considérée comme une donnée vectorisée.
Une sélection de modes de priorité est disponible pour le programmeur si bien que la manière suivant laquelle les requêtes sont traitées par l'unité de commande d'interruption 2 peut être configurée pour répondre aux exigences du système. Les modes de priorité peuvent être dynamiquement changes ou reconfigurés n'importe quand pendant le programme principal. Ainsi, la structure d'interruption peut être définie comme requis. La séquence d'interruption est entièrement décrite dans le manuel "Microsystem Components Handbook" indiqué précédemment. Programmation de l'unité 8259A L'unité de commande d'interruption 2 accepte deux types
de mots de commande générés par l'unité CPU 1.
(1) Mots de commande d'initialisation (ICW): Le
format de ICWl est représenté à la figure 2A.
Avant de pouvoir commencer une opération normale, l'unité de commande d'interruption 2 doit être amenée à un point de début par une séquence de 2 à
4 multiplets synchronisés par des impulsions WR.
(2) Mots de commande d'opération (OCW): Le format de OCWl est représenté à la figure 2B. Ce sont les mots de commande qui commande le fonctionnement de
l'unité 8259A dans divers modes d'interruption.
Ces modes sont décrits dans le manuel indiqué précédemment et sont: a) Le mode entièrement imbriqué b) Le mode à priorité tournante c) Le mode à masque spécial d) Le mode sélectif Les mots OCW peuvent être écrits dans l'unité 8259A
n'importe quand après l'initialisation.
Chaque fois qu'un signal de commande est délivré avec A0=0 et D4=l, ceci est interprété comme le mot de
Z613097
commande d'initialisation i (ICWl). ICWl commence la séquence d'initialisation pendant laquelle ce qui suit
se déroule automatiquement.
a) Le circuit de détection de front est restauré, ce qui signifie qu'à la suite de l'initialisation, une entrée de requête d'interruption (IR) doit assurer une transition niveau bas à niveau haut
pour générer une interruption.
b) Le registre de masques d'interruptions est effacé.
c) La priorité 7 est attribuée à l'entrée IR7.
d) L'adresse de mode asservi est établie à 7.
e) Le mode à masque spécial est effacé et le
signal de lecture statut est conditionné à IRR.
f) Si IC=0, toutes les fonctions sélectionnées sur
ICW4 sont alors conditionnées à zéro.
Les modes déclenchés par les fronts et les niveaux sont programmés en utilisant le bit 3 dans ICWl. Voir la
figure 2A.
Si LTIM="O", une requête d'interruption sera reconnue par une transition niveau bas à niveau haut sur une entrée IR. L'entrée IR peut rester au niveau haut sans
générer une autre interruption.
Si LTIM="1", une requête d'interruption sera reconnue par un niveau "haut" sur une entrée IR et il n'y a pas besoin de détection de front. La requête d'interruption doit être retirée avant la délivrance du signal de commande EOI ou avant le conditionnement de l'interruption CPU pour éviter l'apparition d'une
seconde interruption.
Le système de calcul de la figure 1 est configuré pour fonctionner normalement avec du logiciel comme des programmes d'applications qui délivrent des signaux de commande relatifs à des interruptions (ICW1) au moment de l'initialisation qui établit principalement un mode sensible aux niveaux pour l'unité de - commande d'interruptions 2. Il est souhaitable de maintenir l'unité de commande d'interruptions 2 dans un tel mode sensible aux niveaux pour améliorer les performances et réduire les problèmes de bruit qui résultent en une fausse détection d'une interruption. Cependant, lorsque ceci est assuré, le logiciel qui délivre des signaux de commande sensibles aux fronts comme le signal ICW1 en mode sensible aux fronts, au moment de l'initialisation, devient incompatible. Si l'unité de commande d'interruptions 2 est programmée en mode sensible aux fronts par du logiciel écrit pour d'autres systèmes de calcul, le système ne terminera pas la séquence d'interruption. De la logique est ajoutée pour éviter l'initialisation de l'unité de commande en mode sensible aux fronts. Cette caractéristique assure la compatibilité du programme avec d'autres systèmes. Un système ne présentant pas cette caractéristique est susceptible d'être moins compatible avec les applications de logiciel de calculateur personnel pré-existant. A la figure 1, chaque fois qu'un signal de commande déclenché par un front, est décodé par le bloc 15, le bloc logique de commande de mémoire intermédiaire 20 piège les signaux de commande et l'unité de commande est conditionnée pour répondre de la même manière que si un signal de commande sensible à un niveau était reçu. Le mode sensible aux fronts est actif pendant le
premier mot de commande d'initialisation (ICW1).
L'apparition de cette condition est détectée et le bit de données LTIM pour le mode établi sur le bus 17a, est passé dans un mode sensible aux niveaux. La logique requise pour cette fonction au bloc 20 comprend des mémoires intermédiaires à trois états pour transférer les données bidirectionnelles avec un peu de logique de support pour effectuer le décodage. Des détails sont
représentés à la figure 3.
A la figure 3, on voit une mémoire intermédiaire de données 35 qui délivre des données par le bus 17a à l'unité de commande d'interruption (PIC) 2. Une autre unité PIC 2a peut être prévue, si on le désire, avec la sélection appropriée de l'une des deux pendant le fonctionnement. La logique de commande de mémoire intermédiaire 20 comprend les blocs 40 et 47 et une résistance 52. Comme indiqué, le résultat du décodage 27 représente soit un signal -conditionnement écriture sur la ligne 27a, soit un signal -conditionnement lecture sur la ligne 27b issue d'un port dans 15a du bloc de décodage d'adresse et d'instruction 15. Un signal conditionnement écriture au bloc 40 commande des opérations d'écriture impliquant des unités de commande d'interruption 2 ou 2a. Une autre logique d'écriture comprend les blocs 43-45. Un signal -conditionnement lecture au bloc 47 commande des opérations de lecture impliquant les unités de commande d'interruption 2 et 2a. Une autre logique de lecture
comprend les blocs 48 et 49.
A la figure 3, lorsqu'un mot de commande est écrit à l'une des unités de commande d'interruption 2 ou 2a,le signal -conditionnement écriture sur la ligne 27a est actif sauf pendant une écriture pour le mot de commande ICW1. En n'activant pas le signal -conditionnement écriture pendant une écriture pour ICW1, le bit de donnée 3 du signal de commande est maintenu au niveau haut par la résistance 52. Lorsque le bit de donnée 3=1 pendant une écriture à ICW1, l'unité de commande d'interruption sélectionnée est conditionnée à ou reste en mode sensible aux niveaux. Les statuts et états des diverses lignes de commande et de données pour les opérations de lecture et d'écriture, mais plus particulièrement pour ICW1 écriture, sont représentés à
la figure 4.
Le développement de la logique pour la commande des opérations d'écriture est illustré aux figures 5A-5C et est fondé sur les paramètres suivants: Conditionnement écriture Fonction Ne permet pas aux données issues du bus XDATA d'être dirigées vers l'unité 8259 lorsque le premier mot de commande d'initialisation (ICW1)
est en cours d'écriture.
ICW1 = Ecriture E/S lorsque (AO=0 et D4=l) { piège) Le développement logique pour la commande des opérations de lecture est illustré aux figures 6A-6C et est fondé sur les paramètres suivants: Conditionnement lecture Fonction Permet aux données issues de l'unité 8259 d'être dirigées vers le bus XDATA pendant un cycle de lecture à la microplaquette ou pendant un cycle
INTA à la microplaquette.
Donc, que les unités de commande soient prévues pour être programmées en mode sensible aux niveaux ou en mode sensible aux fronts, le circuit modifie toujours
le signal de commande au mode sensible aux niveaux.
En outre, il est évident que les principes inventifs énoncés ici peuvent être appliqués à la conversion du mode de commande sensible aux niveaux au mode de commande sensible aux fronts et à la conversion de types de signaux de commande autres que des signaux de commande d'interruption et dans d'autres circonstances o il est souhaitable d'établir une compatibilité entre plusieurs systèmes, programmes ou logiciels autrement incompatibles. De plus ou en alternance, le signal de conditionnement d'écriture peut être utilisé pour signaler à l'unité de traitement qu'un signal de commande déclenché par un front a été détecté. Cette information peut être utilisée par le processeur pour indiquer d'autres défauts (code dépendant du temps, décodages E/S incomplets, essais de transfert de données avec un équipement non connecté) qui peuvent être associés à
des signaux de commande déclenchés par un front.
L'unité de traitement peut alors décider de discontinuer l'opération, de modifier l'opération ou de
poursuivre avec les défauts.
Bien qu'une réalisation préférée de la présente invention ait été décrite et illustrée ici, il est évident qu'il n'est pas question de limiter ladite invention à la réalisation précise décrite ici et que tous nos droits sont réservés en ce qui concerne tous les changements et modifications qui pourraient y être apportés dans le cadre de celle ci tel que défini par
les revendications ci jointes.
Claims (13)
1. Système de calcul normalement conçu pour fonctionner avec des signaux de commande de logiciel dans un premier mode de commande, caractérise en ce qu'il comprend: un dispositif programmable capable de fonctionner sous la commande d'un signal de commande soit dans ledit premier mode, soit dans un second mode, et des moyens de détection pouvant fonctionner avant la transmission d'un signal de commande audit dispositif programmable, pour détecter des signaux de commande de logiciel dans l'un ou l'autre mode et si un signal de commande dans ledit second mode est détecté avant la transmission dudit signal de commande dans ledit second mode audit dispositif programmable, pour convertir ledit signal de commande dans ledit second mode en signal de
commande dans ledit premier mode.
2. Système selon la revendication 1 dans lequel lesdits signaux de commande de logiciel sont délivrés par ledit calculateur pendant une période d'initialisation permettant de conditionner ledit
dispositif programmable.
3. Système selon la revendication 1 ou 2 dans lequel lesdits moyens de détection comprennent des circuits présentant une logique de commande d'écriture et de lecture pour commander le transfert des données vers et depuis ledit dispositif programmable pendant le déroulement des opérations effectuées par le système, lesdits circuits pouvant fonctionner sous la commande de signaux de commande issus du calculateur pour décoder tout signal de commande de logiciel dans le second mode et le transformer en un signal de
commande dans ledit premier mode.
4. Système selon la revendication 1, 2 ou 3 dans lequel lesdits moyens de détection dirigent un signal vers ledit calculateur pour indiquer une conversion de mode, ce qui fait que ledit calculateur détermine en outre si le logiciel qui a généré ledit signal de commande de logiciel est
compatible avec le système de calcul.
5. Système selon l'une quelconque des revendications
précédentes dans lequel lesdits signaux de commande comprennent un nombre prédéterminé de bits de données et de commande et dans lequel la distinction entre un signal de commande dans le premier mode et un signal de commande dans le second mode est assurée par l'inspection logique d'un emplacement de bit particulier dans lesdits mots de commande et dans lequel lesdits circuits convertissent ledit emplacement de bit particulier en un bit de commande dans le premier mode avant
transmission audit dispositif programmable.
6. Système de calcul normalement conçu pour fonctionner avec des signaux de commande de logiciel dans un mode sensible aux niveaux, caractérisé en ce qu'il comprend: une unité de commande d'interruption programmable capable de fonctionner soit en mode sensible aux fronts, soit en mode sensible aux niveaux, et des moyens de détection pouvant fonctionner avant la transmission du signal de commande à ladite unité de commande d'interruption pour détecter des signaux de commande de logiciel dans l'un ou l'autre mode et si un signal de commande en mode sensible aux fronts est détecté, pour convertir ledit signal de commande en mode sensible aux fronts en signal de commande en mode sensible aux niveaux.
7. Système selon la revendication 6 dans lequel lesdits signaux de commande de logiciel sont délivrés par ledit calculateur pendant une période d'initialisation pour conditionner ladite unité de
commande d'interruption programmable.
8. Système selon la revendication 6 ou 7 dans lequel lesdits moyens de détection comprennent une logique de commande de mémoire intermédiaire présentant des éléments de commande d'écriture et de lecture pour commander le transfert des données vers et depuis ladite unité de commande d'interruption programmable pendant le déroulement des opérations du système, ladite logique de commande de mémoire intermédiaire pouvant fonctionner sous la commande de signaux du calculateur pour décoder tout signal de commande de logiciel dans le second mode et pour passer
ledit signal de commande dans ledit premier mode.
9. Système selon la revendication 8, 9 ou 10 dans lequel lesdits signaux de commande comprennent un nombre prédéterminé de bits de données et dans lequel la distinction entre un signal de commande dans un premier mode et un signal de commande dans un second mode est assurée par l'inspection logique d'un emplacement de bit particulier dans lesdits mots de commande et dans lequel ladite logique de commande de mémoire intermédiaire convertit ledit emplacement de bit particulier en un bit de statut de premier mode avant transmission à ladite unité de commande
d'interruption programmable.
10. Système selon l'une quelconque des revendications
6 à 9 dans lequel lesdits moyens de détection dirigent un signal vers ledit calculateur, indiquant une conversion de mode dudit signal de commande en mode sensible aux fronts en un signal de commande en mode sensible aux niveaux, ce qui fait que ledit calculateur détermine en outre si le logiciel qui a généré ledit signal de commande en mode sensible aux fronts est compatible avec
ledit système de calcul.
11. Système de calcul normalement conçu pour fonctionner avec des signaux de commande de logiciel dans un mode sélectionné et préféré choisi entre le mode sensible aux niveaux et le mode sensible aux fronts, caractérisé en ce qu'il comprend: une unité de commande d'interruption programmable capable de fonctionner soit dans un mode sensible aux fronts, soit dans un mode sensible aux niveaux,et des moyens de détection pouvant fonctionner avant la transmission d'un signal de commande de logiciel à ladite unité de commande d'interruption pour détecter des signaux de commande de logiciel dans l'un ou l'autre mode et si un signal de commande de logiciel qui n'est pas dans le mode sélectionné et préféré, est détecté, pour convertir ledit signal de commande de mode en un dit signal de commande dans le mode sélectionné et préféré.
12. Système selon la revendication 11 dans lequel lesdits moyens de détection comprennent une logique de commande de mémoire intermédiaire présentant des éléments de commande d'écriture et de lecture pour commander le transfert des données vers et depuis ladite unité de commande d'interruption programmable pendant le déroulement des opérations assurées par le système, ladite logique de commande de mémoire intermédiaire pouvant fonctionner sous la commande de signaux du calculateur pour décoder tout signal de commande de logiciel non sélectionné et préféré et passer ledit signal de commande à traiter dans un statut
de signal de commande sélectionné et préféré.
13. Système selon la revendication 11 ou 12 dans lequel lesdits moyens de détection dirigent un signal vers ledit calculateur, indiquant une conversion de mode d'un signal de commande de logiciel qui n'est pas dans le mode sélectionné et préféré en un signal de commande dans le mode sélectionné et préféré, ce qui fait que ledit calculateur détermine en outre si le logiciel qui a généré le signal de commande de logiciel qui n'est pas dans le mode sélectionné et préféré, est
compatible avec ledit système de calcul.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/029,511 US4890219A (en) | 1987-03-24 | 1987-03-24 | Mode conversion of computer commands |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2613097A1 true FR2613097A1 (fr) | 1988-09-30 |
Family
ID=21849411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8716749A Pending FR2613097A1 (fr) | 1987-03-24 | 1987-11-27 | Conversion du mode de signaux de commande pour ordinateurs |
Country Status (22)
| Country | Link |
|---|---|
| US (1) | US4890219A (fr) |
| EP (1) | EP0283581B1 (fr) |
| JP (1) | JPS63241640A (fr) |
| KR (1) | KR950001417B1 (fr) |
| CN (1) | CN1012537B (fr) |
| AR (1) | AR243693A1 (fr) |
| AT (1) | ATE74455T1 (fr) |
| BE (1) | BE1001065A3 (fr) |
| BR (1) | BR8800736A (fr) |
| CA (1) | CA1290069C (fr) |
| DE (3) | DE3778010D1 (fr) |
| ES (1) | ES2031489T3 (fr) |
| FR (1) | FR2613097A1 (fr) |
| GB (1) | GB2202658B (fr) |
| GR (1) | GR3004854T3 (fr) |
| HK (1) | HK33392A (fr) |
| IT (1) | IT1216131B (fr) |
| MY (1) | MY102292A (fr) |
| NL (1) | NL185964C (fr) |
| PH (1) | PH24865A (fr) |
| SG (1) | SG5692G (fr) |
| SU (1) | SU1637672A3 (fr) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1319441C (fr) * | 1988-09-09 | 1993-06-22 | Paul R. Culley | Controleur d'interruption programmable |
| US5101497A (en) * | 1988-09-09 | 1992-03-31 | Compaq Computer Corporation | Programmable interrupt controller |
| US5412800A (en) * | 1989-05-25 | 1995-05-02 | Cirrus Logic, Inc. | System for running incompatible graphics programs |
| JPH0375937A (ja) * | 1989-08-18 | 1991-03-29 | Nec Corp | 割込制御回路 |
| GB9012950D0 (en) * | 1989-11-03 | 1990-08-01 | Ibm | Programmable interrupt controller |
| US5261107A (en) * | 1989-11-03 | 1993-11-09 | International Business Machines Corp. | Programable interrupt controller |
| US5379404A (en) * | 1990-03-16 | 1995-01-03 | Motorola, Inc. | Plug code for automatically recognizing and configuring both non-microprocessor and microprocessor based radio frequency communication devices |
| CA2115210C (fr) * | 1993-04-21 | 1997-09-23 | Joseph C. Andreshak | Ordinateur interactif reconnaissant les instructions vocales |
| US6145047A (en) * | 1994-05-19 | 2000-11-07 | Vlsi Technology Inc. | Circuit and method for converting interrupt signals from level trigger mode to edge trigger mode |
| BR9508189A (pt) * | 1994-06-28 | 1997-08-12 | Intel Corp | Conversor de protocolo de interrupção de pci para isa e mecanismo de seleção |
| US5619703A (en) * | 1995-06-06 | 1997-04-08 | Cirrus Logic, Inc. | Apparatus and method for supporting multiple interrupt protocols with unequal number of interrupt request signals |
| US5848277A (en) * | 1996-02-12 | 1998-12-08 | Ford Motor Company | Method for providing both level-sensitive and edge-sensitive interrupt signals on a serial interface between a peripheral and host |
| US5740452A (en) * | 1996-03-29 | 1998-04-14 | Vlsi Technology, Inc. | System for passing Industry Standard Architecture (ISA) legacy interrupts across Peripheral Component Interconnect (PCI) connectors and methods therefor |
| US6735655B1 (en) * | 1999-09-29 | 2004-05-11 | Emc Corporation | Interrupt request controller |
| US20030018842A1 (en) * | 2001-07-19 | 2003-01-23 | Donald Harbin | Interrupt controller |
| JP2008257549A (ja) * | 2007-04-06 | 2008-10-23 | Nec Electronics Corp | マイクロコンピュータの制御回路及び制御方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3938101A (en) * | 1973-12-26 | 1976-02-10 | International Business Machines Corporation | Computer system with post execution I/O emulation |
| EP0169565A2 (fr) * | 1984-07-25 | 1986-01-29 | Nec Corporation | Microprocesseur compatible avec chaque logiciel représenté par différents types de formats d'instructions |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4127896A (en) * | 1977-08-10 | 1978-11-28 | Bunker Ramo Corporation | Bidirectional interface utilizing read-only memory, decoder and multiplexer |
| US4236204A (en) * | 1978-03-13 | 1980-11-25 | Motorola, Inc. | Instruction set modifier register |
| US4425618A (en) * | 1981-11-23 | 1984-01-10 | Bell Telephone Laboratories, Incorporated | Method and apparatus for introducing program changes in program-controlled systems |
| US4590556A (en) * | 1983-01-17 | 1986-05-20 | Tandy Corporation | Co-processor combination |
| US4695945A (en) * | 1985-02-28 | 1987-09-22 | International Business Machines Corporation | Processor I/O and interrupt filters allowing a co-processor to run software unknown to the main processor |
| JP2609220B2 (ja) * | 1985-03-15 | 1997-05-14 | ソニー株式会社 | マルチ・プロセツサ・システム |
| US4779187A (en) * | 1985-04-10 | 1988-10-18 | Microsoft Corporation | Method and operating system for executing programs in a multi-mode microprocessor |
| JPS6228838A (ja) * | 1985-07-31 | 1987-02-06 | Nec Corp | 割込制御回路 |
| JPS63141134A (ja) * | 1986-12-04 | 1988-06-13 | Mitsubishi Electric Corp | 割込制御装置 |
| JP2001118629A (ja) * | 1999-10-18 | 2001-04-27 | Jst Mfg Co Ltd | コネクタ及びコネクタに装着された電子モジュールの冷却方法 |
-
1985
- 1985-02-05 PH PH36463A patent/PH24865A/en unknown
-
1987
- 1987-03-24 US US07/029,511 patent/US4890219A/en not_active Expired - Lifetime
- 1987-11-26 BE BE8701347A patent/BE1001065A3/fr not_active IP Right Cessation
- 1987-11-27 FR FR8716749A patent/FR2613097A1/fr active Pending
- 1987-12-10 GB GB8728925A patent/GB2202658B/en not_active Revoked
- 1987-12-15 ES ES198787118543T patent/ES2031489T3/es not_active Expired - Lifetime
- 1987-12-15 AT AT87118543T patent/ATE74455T1/de not_active IP Right Cessation
- 1987-12-15 DE DE8787118543T patent/DE3778010D1/de not_active Expired - Fee Related
- 1987-12-15 EP EP87118543A patent/EP0283581B1/fr not_active Expired - Lifetime
- 1987-12-25 JP JP62327582A patent/JPS63241640A/ja active Granted
-
1988
- 1988-02-04 CA CA000558104A patent/CA1290069C/fr not_active Expired - Fee Related
- 1988-02-23 BR BR8800736A patent/BR8800736A/pt not_active Application Discontinuation
- 1988-02-23 CN CN88100756A patent/CN1012537B/zh not_active Expired
- 1988-02-24 KR KR1019880001892A patent/KR950001417B1/ko not_active IP Right Cessation
- 1988-02-24 MY MYPI88000183A patent/MY102292A/en unknown
- 1988-03-15 AR AR88310305A patent/AR243693A1/es active
- 1988-03-17 NL NLAANVRAGE8800652,A patent/NL185964C/xx not_active IP Right Cessation
- 1988-03-18 IT IT8819826A patent/IT1216131B/it active
- 1988-03-23 SU SU4355584A patent/SU1637672A3/ru active
- 1988-03-23 DE DE8803950U patent/DE8803950U1/de not_active Expired
- 1988-03-23 DE DE3809831A patent/DE3809831A1/de active Granted
-
1992
- 1992-01-22 SG SG56/92A patent/SG5692G/en unknown
- 1992-05-07 HK HK333/92A patent/HK33392A/xx unknown
- 1992-06-10 GR GR920401207T patent/GR3004854T3/el unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3938101A (en) * | 1973-12-26 | 1976-02-10 | International Business Machines Corporation | Computer system with post execution I/O emulation |
| EP0169565A2 (fr) * | 1984-07-25 | 1986-01-29 | Nec Corporation | Microprocesseur compatible avec chaque logiciel représenté par différents types de formats d'instructions |
Non-Patent Citations (2)
| Title |
|---|
| IBM TDB, vol. 29, no. 6, novembre 1986, pages 2380-2381, New York, US; "Interrupt sharing for personal computer" * |
| NEW ELECTRONICS, vol. 29, no. 6, novembre 1986, page 24, London, GB; MILLAR: "Interfacing the ADCO808" * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3778010D1 (de) | 1992-05-07 |
| EP0283581B1 (fr) | 1992-04-01 |
| ES2031489T3 (es) | 1992-12-16 |
| SG5692G (en) | 1992-03-20 |
| HK33392A (en) | 1992-05-15 |
| DE3809831A1 (de) | 1988-10-06 |
| NL8800652A (nl) | 1988-10-17 |
| NL185964C (nl) | 1990-08-16 |
| GR3004854T3 (fr) | 1993-04-28 |
| EP0283581A3 (en) | 1989-03-22 |
| JPS63241640A (ja) | 1988-10-06 |
| ATE74455T1 (de) | 1992-04-15 |
| BR8800736A (pt) | 1988-10-11 |
| CN1012537B (zh) | 1991-05-01 |
| GB2202658B (en) | 1991-07-31 |
| DE3809831C2 (fr) | 1989-09-07 |
| AR243693A1 (es) | 1993-08-31 |
| BE1001065A3 (fr) | 1989-06-27 |
| KR950001417B1 (ko) | 1995-02-24 |
| NL185964B (nl) | 1990-03-16 |
| GB8728925D0 (en) | 1988-01-27 |
| MY102292A (en) | 1992-05-15 |
| PH24865A (en) | 1990-12-26 |
| JPH0512736B2 (fr) | 1993-02-18 |
| IT1216131B (it) | 1990-02-22 |
| GB2202658A (en) | 1988-09-28 |
| IT8819826A0 (it) | 1988-03-18 |
| CN88100756A (zh) | 1988-10-19 |
| EP0283581A2 (fr) | 1988-09-28 |
| US4890219A (en) | 1989-12-26 |
| KR880011652A (ko) | 1988-10-29 |
| CA1290069C (fr) | 1991-10-01 |
| DE8803950U1 (fr) | 1988-06-30 |
| SU1637672A3 (ru) | 1991-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BE1001065A3 (fr) | Conversion du mode de signaux de commande pour ordinateurs. | |
| TW393599B (en) | Method and apparatus for controlling access to a register mapped an I/O address space of a computer system | |
| FR2632096A1 (fr) | Systeme de microcalculateur a bus multiple avec arbitrage d'acces aux bus | |
| FR2668274A1 (fr) | Circuit integre a securite d'acces amelioree. | |
| FR2989801A1 (fr) | Procede de gestion securisee d'un espace memoire pour microcontroleur | |
| FR2539239A1 (fr) | Systeme d'ordinateur a taches multiples a gestion de memoire | |
| FR2907932A1 (fr) | Systeme et procede de gestion des interruptions de gestion systeme dans un systeme informatique multiprocesseur | |
| FR2739702A1 (fr) | Commutateur de peripheriques d'ordinateur | |
| FR2632092A1 (fr) | Circuit de conditionnement d'ecriture d'antememoire retarde pour un systeme de microcalculateur a bus double comprenant une unite 80386 et une unite 82385 | |
| CN108334779A (zh) | 一种应用的处理方法、设备和计算存储介质 | |
| US5822620A (en) | System for data alignment by using mask and alignment data just before use of request byte by functional unit | |
| EP0102278A1 (fr) | Dispositif de couplage universel pour la mise en communication d'ensembles de traitement d'informations et d'au moins une unité périphérique | |
| EP0395749A1 (fr) | Procede et dispositif de protection et d'universalisation d'un logiciel | |
| US5734844A (en) | Bidirectional single-line handshake with both devices driving the line in the same state for hand-off | |
| US11163644B2 (en) | Storage boost | |
| FR2902254A1 (fr) | Pilotage d'un dispositif multifonctions | |
| EP4187393A1 (fr) | Gestion dynamique d'un pare-feu de mémoire | |
| JPH08241199A (ja) | データ処理システム | |
| KR100388961B1 (ko) | 정보처리시스템의 플래쉬 롬의 데이터 복구 제어장치 | |
| JPH1097491A (ja) | 周辺要素相互接続リセット手段を有するコンピュータ・システム | |
| TWI557577B (zh) | 用於防止地址衝突之系統及其方法 | |
| FR2696561A1 (fr) | Micro-calculateur pouvant fonctionner en mode d'émulation avec des périphériques internes et externes. | |
| EP3531419A1 (fr) | Procédé de gestion du routage de transactions entre des équipements sources, au moins un équipement cible, par exemple une mémoire multiports, et système sur puce correspondant | |
| KR950005214B1 (ko) | 퍼스널 컴퓨터 시스템 | |
| EP1202181A1 (fr) | Contrôle d'accès à une mémoire intégrée avec un microprocesseur |