DE8803950U1

DE8803950U1 - Digitalrechner mit Befehlsmodusumwandlung

Info

Publication number: DE8803950U1
Application number: DE8803950U
Authority: DE
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1987-03-24
Filing date: 1988-03-23
Publication date: 1988-06-30
Also published as: JPS63241640A; JPH0512736B2; HK33392A; CN88100756A; NL185964B; NL8800652A; GR3004854T3; ATE74455T1; BE1001065A3; US4890219A; FR2613097A1; AR243693A1; GB8728925D0; EP0283581A2; DE3809831A1; EP0283581A3; GB2202658A; NL185964C; CN1012537B; IT1216131B

Description

ti 4 · t * · · · t

BESCHREIBUNG Digitalrechner mit Befehlsmodueumwandlung

Die Erfindung betrifft einen Digitalrechner nach dem Oberbegriff des Anspruch 1.

i Die Erfindung wird hier in Zusammenhang mit einem J

Personal Computer System beschreiben. Systeme dieser '

Art wurden zuvor bereits beschrieben, so der IBM Personal Computer XT und AT* (* Warenzeichen der International Business Machines Corporation, kurz IBM), die ein oder mehrere programmierbare Unterbrechungs-Steuereinheiten im System untereinander verbunden haben, um die Unterbrechungen im System handhaben und dadurch die Zentraleinheit eines Rechners (CPU) von Software- und Verarbeitungsballast zu entlasten. Eine repräsentative Unterbrechungs-Steuereinheit dieser Art ist die INTEL* 8259A programmierbare Unterbrechungs-Steuereinheit (PIC), die bis zu acht vektorisierte Priorititätsunterbrechungen für die Zentraleinheit verarbeitet. (* INTEL ist ein eingetragenes Warenzeichen der INTEL Corporation.) Die 8259A Merkmale sind z. B. im INTEL "Micro System Components Handbook", 1984, auf den Seiten 2-120 und 2-137 beschrieben. Die 8259A PIC kann mittels Software-Befehlen so programmiert werden, daß sie entweder im Flankenoder Pegel-Unterbrechungsmodus reagiert* Bei bestimmten Computersystemen ist es wünschenswert, im wesentlichen mit Software zu arbeiten, die nur unterbrechungsbezogene Softwarebefehle eines Modus benutzt, aber auf unterbrechungsbezogene Softwarebefehle anderer Systemkonfigurationen oder auf Programme, die sich auf einen | andersartigen Modus stützen, anspricht. |

BC 986 006 I

Il I··· * t * *

Die vorliegende Erfindung stellt eich daher die Aufgabe, einen Digitalrechner der eingangs genannten Art anzugeben, in dem unterbrechungsbezogene Befehle, die für den Digitalrechner unverträglich sind, ausgeführt werden können.

Die Aufgabe wird durch die in Anspruch 1 gegebene Erfindung gelöst; Ausgestaltungen der Erfindung sind in den Unteransprtichen angegeben.

Gemäß einem Ausführungsbeispiel vorliegender Erfindung ist ein Personal Computersystem mit zugehörigen Unterbrechungs-Steuereinheiten vorzugsweise dazu bestimmt, mit Programmen zu arbeiten und auf unterbrechungsbezogene Software-Befehle in einem ersten Modus zu reagieren, z. B. im Pegel-Modus; es ist gemäß der Erfindung darüber hinaus aber mit Schaltungen ausgestattet, die das System in die Lage versetzen, zu konvertieren und auf unterbrechungsbezogene Software-Befehle in einem anderen Modus zu reagieren, z. B. im Flanken-Modus; das System versucht dabei die Flanken-Modus-Signale kompatibel zu behandeln, als wenn es Pegelwert-Modus-Signale wären.

Ein wesentlicher Vorteil der vorliegenden Erfindung besteht darin,sonst inkompatible Software mit Einschluß von Anwendungsprogrammen, kompatibel zu machen,so daß eine große Anzahl solcher Programme auf dem System eingesetzt werden können und das Spektrum der Anwendungen des Digitalrechners vergrößert wird..

In der beschriebenen, bevorzugten Ausführungsform macht das Personal Computersystem von Software Gebrauch, die normalerweise zu allen Zeiten nur Pegel-Unterbrechungsbefehle liefert. Es besteht aber der Wunsch, andererseits in der Lage zu sein, inkompatible Software

BC 986 006

I It» t · 4

III t &diams; * · · ·

zu benutzen, die Flanken-getriggerte UnterbrechungsbefehA-s liefert. Dem Pegel-getriggerte System ist eine Schaltkreislogik hinzugefügt, die alle ankommenden Flanken-getriggerte Unterbrechungsbefehle unterdrückt und sie in der gleichen Weise wie Pegel-getriggerte Befehle behandelt.

Diese Prinzipien des Antwortens und der Konvertierung gelten auch für den umgekehrten Fall, d.h.für die Umsetzung von Pegel- in Flanken-getriggerte Befehle und andere als Unterbrechungsbefehle.

Ausführungsbeispiele werden nun anhand von Zeichnungen im Einzelnen beschrieben;es zeigen:

Figur 1 ein Computersystem mit einer

Zentraleinheit (CPU), einer programmierbaren Unterbrechungs-Steuereinheit und einer Dekodier- und Puffersteuerlogik für das Verarbeiten von Unterbrechungs-Befehl-Signalen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.

Figuren

2A und 2B das Format eines repräsentativen Initialisierungsbefehlswortes (ICWl) bzw. eines Ausführungsbefehlswort (OCWl), wie es im System der Figur 1 verwendet wird.

Figur 3 Einzelheiten der Puffersteuerungslogik der Figur 1, die ein Schreib- und Lese-Schaltglied beinhaltet.

BC 986 006

I I ·

I ·

Figur 4

Zeitdiagranun der Signale, die während der Initialisierung der programmierbaren Ünterbrechunge-Öteuereinheit erscheinen,

insbesondere ist der Gebrauch des ICWl-Befehlswortee erkennbar.

Figuren
3A, 5B, 5C

die Logik und die Bedingungen, die zum Betrieb des Schreib-Schaltglieds der Figur 3 gehören.

Figuren
6A, 6B, 6C

die Logik und die Bedingungen, die zum Betrieb des Lese-Schaltglieds der Figur 3 gehören.

Das Computersystem in Figur 1 enthält eine Zentraleinheit (CPU) 1, die mit einer programmierbaren Unterbrechungs-Steuereinheit (PIC) 2 verbunden ist und über die Sammelleitung 3 (BUS) (die einen Adress-BUS und einen Daten-BUS 17 umfaßt) mit anderen Elementen, z.B. Ein-/Ausgabeeinheiten (I/O) 6-8, einen Speicher mit wahlfreiem Zugriff (RAM) 10 und einen Fest(wert)speicher 11 (ROM).

Adress-Signale werden über die Sammelleitung 14 (BUS) dem Adress-Dekodier und Instruktions-Dekodierblock 15 und Datensignale über den Datenbus 17 dem Block 15 und der iuffer-Steuerungs-Logik 20 zugeführt. Verschiedene Daten, Status- und Steuerungssignale werden abgegeben, z. B. Chipauswahl auf Leitung 25, Adresse 'Null' auf Leitung 26 und Dekodierergebnis auf Leitung 27, df?^ «*f Signal SCHREIBE SCHALTGLIED (Leitung 27a, Figur 3) oder ein Signal LESE SCHALTGLIED (Leitung 27b, Figur 3)

BC 986 006

darstellt. Die Puffersteueruiig liefert Daten über die Sammelleitung 17a zur Unterbrechungs-Steuereinheit 2.

Die programmierbare Unterbrechungs-Steuereinheit 2 verarbeitet bis zu acht vektorisierte Prioritäts-Unterbrechungen für die CPU I, mittels der acht Leitungen IRO, IRl, IR2 usw. bis IR7 über den BUS 30. Nur drei Ein-/ Ausgabeeinheiten 6-8 sind in der Darstellung 1 über die Leitungen IRO, IRl und IR2 angeschlossen.

Die Unterbrechungs-Steuereinheit 2 arbeitet als ein Gesamtverantwortlicher (Manager). Sie akzeptiert Anfor derungen der Ein-/Ausgabeeinheiten, entscheidet welche der ankommenden Anforderungen die höchste Bedeutung (Priorität) zukommt , stellt fest, ob eine ankommende Anforderung einen höheren Prioritätswert ausweist als die Unterbrechungsebene,die gerade bedient wird, und veranlaßt eine Unterbrechung der Zentraleinheit über die Leitung 31 (IMT) aufgrund dieser Entscheidung.

Jede Ein-/Auegabeeinheit hat gewöhnlich ein spezielles ! Programm oder "Routine", welches ihren spezifischen ■

funktionalen oder betrieblichen Anforderungen entspricht und als eine "Service-Routine" bezeichnet wird. Die Unterbrechungs-Steuereinheit 2 versorgt, nachdem sie eine Unterbrechung der CPU 1 veranlaßt hat, die CPU 1 mit Informationen, die den Frogrammzähler auf die Service-Routine stellt, die der anfordernden Einheit zugeordnet ist. Dieser Zeiger ist eine Adresse in einer Vektortabelle und wird daher üblicherweise als Vektorisierungsdaten bezeichnet.

Eine Auswahl an Prioritätsmodl steht dem Programmierer f zur Verfügung, so daß die Art und Weise, in der die r|

BC 986 006 I

Anforderungen durch die Unterbreehungs-Steuereinheit bearbeitet werden, entsprechend den Systemanforderungen angepaßt werden kann. Die Prioritätsmodi können während des Hauptprogramms jederzeit dynamisch geändert oder wiederhergestellt werden. Auf diese Art und Weise kann die unterbreehungsstruktur der Anforderung entsprechend definiert werden. Die Unterbreehungsfolge ist im obenerwähnten "Micro System Components Handbook" vollständig beschrieben.

Programmierung des 8259A

Die Dnterbrechungs-Steuereinheit 2 akzeptiert zwei Arten von Befehlsworten, die in der Zentraleinheit 1 erzeugt werden:

1. Initialisierungs-Befehlsworte (ICHe):

Das Format dee ICHl ist in Figur 2A dargestellt. Ehe die normale Arbeit beginnen kann, muß die Unterbrechungs-Steuereinheit 2 in eine Startposition gebracht werden, und zwar durch eine Folge von zwei bis vier Bytes,deren Zeitsteuerung durch WR-Pulse erfolgt.

2. Operations-Befehlsworte (OCHe):

Das Format dee OCHl let in Figur 2B dargestellt. Dies sind die Befehleworte, die den 8259A dazu führen, in den verschiedenen Unterbrechungemodi zu arbeiten. Die Modi eind im angegebenen Handbuch beschrieben und lauten:

a) voll verschachtelter Modus,

b) rotierender Prioritätemodue,

c) spezieller Maekenmodus,

BC 986 006

d) Abfragemodus,

Die OCWs können nach der Initialisierung jederzeit in den 8259A geschrieben werden.

Immer dann, wenn ein Befehl mit AO=O und D4=l gegeben wird , wird das als Initialisiertmgs-Befehlswort interpretiert (ICWl, Figur 2A). ICWl löst die Initialisierungs-Sequenz aus, bei der folgendes automatisch abläuft:

a) Der F lankeri-ge trigger te Schaltkreis wird zurückgesetzt; dies bedeutet, daß nach der Initialisierung eine Eingabe einer Unterbrechungsanforderung (IR) einen Obergang vom niedrigen Pegel zum hohen Pegel durchführen muß, um eine Unterbrechung zu erzeugen.

b) Das Unterbrechungsmaskenregister wird gelöscht.

c) Der IR7 wird die Priorität 7 zugewiesen.

d) Die Adresse des untergeordneten Modus (Slave mode) wird auf 7 gesetzt.

e) Der besondere Haskenmodus ist gelöscht und der Lesestatus ist auf IRR gesetzt.

f) Wenn IC4=0 ist, werden alle Funktionen, die durch ICW4 ausgewählt wurden, auf 0 gesetzt.

Die Flanken- und Pegel-Trigger-Modi werden durch das Bit 3 im ICWl programmiert (siehe hierzu Figur 2A).

Für LTIM-¹O¹ wird eine Unterbrechungeanforderung dadurch erkannt, daß in einem IR-Eingangseignal der übergang vom niedrigen zum hohen Pegel erfolgt. Das IR-Bingangseignal kann im hohen Pegel verbleiben, ohne eine weitere Unterbrechung zu erzeugen.

Für LT1M»1 wird eine Unterbrechungsanforderung durch einen hohen Pegel des IR-Eingangssignale erkannt, und

BC 996 006

• *

• &igr;

lit! ·· f* -

- 10 -

es ist nicht notwendig eine Planke zu erkennen. Die ünterbrechungsanforderung muß zurückgesetzt sein, ehe der "Ende-der-Unterbrechung (EOI)"-Befehl abgegeben oder die Unterbrechung der Zentraleinheit freigeschaltet ist, um zu verhindern, daß eine zweite Unterbrechung erfolgt.

Das Computersystem in Figur 1 ist so konfiguriert, daß es normalerweise mit Software, z. B. Anwendungssoftware arbeitet, die unterbrechungsbezogene Befehle zum Zeitpunkt der Initialisierung (ICWl) abgibt und damit einen Pegel-getriggerten Modus als Hauptbetriebsart für die Unterbrechungs-Steuereinheit 2 einrichtet. Es besteht der Wunsch, die UnterbrechungsSteuereinheit 2 in solch einem Pegel-getriggerten Modus beizubehalten, um ihre Leistungsfähigkeit zu erhöhen und die "Rauschenproblerne" zu verringern, die zu einer Falscherkennung einer Unterbrechung führen würde. Wenn das der Fall ist, dann wird jedoch die Software unverträglich, die Flanken-getriggerte Signal-Befehle liefert, wie z. B. ein Flankenmodus ICWl zum Initialisierungszeitpunkt. Wonn die Unterbrechungs-Steuereinheit 2 auf Flanken-getriggerten-Modus durch Software programmiert ist, die für andere Computersysteme geschrieben wurde, wird da* System die Unterbrechungssequenz nicht beenden. Daher wurde eine Logik hinzugefügt, die eine Initialisierung der Steuereinheit in den Flanken-getriggerten-Modus verhindert. Diese Zusatzeinrichtung ermöglicht Programmvertraglichkeit mit anderen Systemen. Ein System ohne diese Zusatzeinrichtung ist wahrscheinlich su bereite existierenden Softwareanwendungen für Personal Computer weniger kompatibel.

BC 98f 006

- 11 -

Figur 1 zeigt &igr; Immer, wann ein

Flanken-getriggerter-Befehl durch Block 15 dekodiert wird, fängt die Puffer-Steuer-Logik Block 20 die Befehle ab, und die Steuereinheit wird dann so eingestellt, daß sie in der gleichen Art und Weise reagiert, als wenn sie einen Pegel-getriggerten-Befehi empfangen hätte.

Der Flanken-getriggerte-Modus erscheint während des ersten Initialisierungs-Befehlswortes (ICWl). Das Erscheinen dieses Zustande wird festgestellt und das LTIM Datenbit für das Setzen des Modus auf dem BUS 17a wird auf Pegel-getriggerten-Modus gezwungen. Die für diese Funktion notwendige Logik im Block 20 enthält Drei-Zustands (tri-state)-Puffer, um die Daten, die in beiden Richtungen fließen, passieren zu lassen (-&ldquor;inter Zuhilfenahme einer kleinen Unterstützungslogik für die Dekodierung). Details finden Sie hierzu in Figur 3.

Figur 3 zeigt einen Datenpuffer 35, der Daten über den BUS 17a zur Unterbrechungssteuereinheit (PIC) 2 liefert. Falls es gewünscht wird, kann ein weiterer PIC 2a vorgesehen werden, wobei während des Betriebs eine geeignete Auswahl der beiden erfolgt. Die Puffersteuerungslogik 20 enthält die Blöcke 40 und 47 und einen Potential-bestimmenden Widerstand (pull-up resistor) 52. Wie bereits erwähnt, stellt das Dekodierergebnis 27 entweder ein Signal SCHREIB SCHALTGLIED auf der Leitung 27a oder ein Signal LBSE SCflALTGLIED auf der Leitung 27b dar, die jeweils von einem Anschluß 15a des Adressdekodierers und Instuktionsblocks 15 ausgehen. Ein Signal SCHREIB SCHALTGLIED zum Block 40 steuert die Schreiboperation, indem es die

Unterbrechungs-Steuereinheit 2 und 2a miteinbezieht. Eine andere Schreiblogik enthält die Blöcke 43 - 45.

BC 986 006

- 12 -

Ein Signal LESE SCHALTGLIED zum Block 47 steuert Leseoperationen/ indem es die Unterbrechungs-Steuereinheit 2 und 2a miteinbezieht. Eine weitere Leselogik enthält die Blöcke 48 und 49.

In der Figur 3 ist das Siganal SCHREIB SCHALTGLIED auf der Leitung 27a aktiv, wenn ein Befehlswort zu einer der beiden Unterbrechungs-Steuereinheiten 2 oder 2a geschrieben wird; dies gilt nicht für einen Schreibvorgang für den Befehl ICWl. Indem das Signal SCHREIB SCHALTGLIED während eines Schreibvorgangs für das ICWl nicht aktiviert wird, bleibt das Datenbit 3 im Befehl durch den Potential-bestimmenden Widerstand 52 auf hohem Pegel gehalten. Ist das Datenbit 3=1 beim Schreiben zum ICWl gesetzt, wird die ausgewählte Unterbrechungs-Steuereinheit in den Pegel-getriggerten-Modus gesetzt oder sie verbleibt in diesem. Die Stati und Bedingungen der verschiedenen Steuerungs- und Datenleitungen für die Lese- und Schreiboperation, insbesondere das Schreiben des ICWl, sind in Figur 4 dargestellt.

Die Logik für die Steuerung der Schreiboperationen ist in den Figuren 5A bis 5C veranschaulicht, sie beruht auf den folgenden Parametern:
- Schreib-Schaltglied

Zweck:

Erlaubt keinen Datenfluß vom XDATA Bus zum

8259A, während das erste

Initialisierungs-Befehlswort ICWl geschrieben wird.

ICWl = Ein-/Ausgabeschreiben, wenn

(AO=O und D4=l)

(... Abfangen ...)

BC 986 006

- 13 -

Die Logik für dag Steuern der Leseoperationen ist in de;. Figuren 6Ä bis 6C dargestellt/ sie beruht auf den folgenden Parameternt

- Lese-Schaltglied
Zweck

Erlaubt den DatenfluB vom 8259A zum Bus XDATA während eines Lesezyklus des Chips oder während eines INTA-Zyklus zum Chip.

Es ist daher unerheblich, ob die Steuereinheiten für den Pegel- oder Flankenmodus programmiert wurden, die Schaltkreise wandeln die Befehle immer in den Pegelmodus um.

Weiterhin ist es offensichtlich, daß die hier beschriebenen Prinzipien der Erfindung auch zur Konversion von Pegel-zu-Flanken-Befehlen eingesetzt werden können oder tür Konversion von anderen Befehlstypen als Unterbrechungsbefehle und unter anderen Umständen, wo es wünschenswert ist, Kompatibilität unter verschiedenen sonst nichtkompatiblen Systemen, Programmen oder Software herzustellen.

Zusätzlich oder alternativ dazu kann das Signal SCHREIB SCHALTGLIED dazu benutzt werden, der ausführenden Einheit mitzuteilen, daß ein

Flanken-getriggerter-Befehl festgestellt wurde. Diese Information kann vom Prozessor benutzt werden, um andere Fehler zu erkennen (zeitabhängiger Code, unvollständige Ein-/Ausgäbedekodierung, Versuche Datentransfers mit nicht angeschlossenen Einheiten aufzubauen), die im Zusammenhang mit Flanken-getriggerten-Befehlen stehen. Die Ausführungseinheit kann dann auswählen, ob sie die Operation nicht ausführt, verändert oder mit diesem Fehler weiterarbeitet.

BC 986 006

Es wurde hier *war eine bevorzugte Au&bgr;führung&bgr;form ä&t Erfindung veranschaulicht und besahrieben, aber es versteht eich von selbst, daß keine Beschreibung der Erfindung auf die hier dargestellte genaue Auebildung beabsichtigt ist, sondern das Recht auf alle Abwandlungen und Änderungen vorbehalten wird, die im Schutzbereich dieser Erfindung liegen, wie er in den beigefügten Ansprüchen definiert ist.

BC 986 006

Claims

ANSPRÜCHE

1. Digitalrechner mit einer Zentraleinheit (CPU) (1) und mindestens einer programmierbaren Unterbrechungs-Steuereinheit (2), die für unterbrechungsbezogene Befehle in zwei verschiedenen Modi ausgelegt ist, dadurch gekennzeichnet,

daß eine mit mindestens einem ausgewählten Eingang der Unterbrechungs-Steuereinheit verbundene Schaltung (20) vorgesehen ist, die der Unterbrechungs-Steuereinheit zugeführte, unterbrechungsbezogene Befehle eines Erst-Mor3us in einen Zweit-Modus konvertiert, so daß die Zweit-Modus-Befehle in der Unterbrechungs-Steuereinheit wie Erst-Modus-Befehle verarbeitet werden.

2. Digitalrechner nach Anspruch 1, dadurch gekennzeichnet,

daß die Schaltung (20) Befehle vom Flankengetriggerten-Modus in Befehle des Pegelgetriggerten-Modus konvertiert oder umgekehrt.

3. Digitalrechner nach Anspruch 1 oder 2, dadurch gekennzeichnet,

daß die Eingänge der Schaltung (20) mit einem Datenpuffer (35) und über eine Schreib- und Lese-Steuerungslogik (27) mit einer Dekodiervorrichtung (15,15a) verbunden sind und daß der Auegang der Schaltung mit der programmierbaren Unterbrechunge-Steuereinheit (2) verbunden ist, um den Datentransfer zur programmierbaren Unterbrechunge-Steuereinheit (2) hin und von dieser zurück zu steuern.

BC §86 OCo

• »&igr;&igr;,&igr; , t ■ >

4. Digitalrechner nach einem der Ansprüche 1-3, dadurch gekennzeichnet,

daß die Schaltung (20) den digitalen Signalpegel eines Eingangssignals für die Unterbrechungs-Steuereinheit ändert, das einer Bit-Stelle in einem Unterbrechungs-Befehl entspricht.

'

5. Digitalrechner nach einem der Ansprüche 1-4,

dadurch gekennzeichnet,

< daß die Schaltung <20) über Signalleitungen ini'r

der CPU (I) verbunden ist.

SC 586 006