DE2648229C2 - - Google Patents

Info

Publication number
DE2648229C2
DE2648229C2 DE2648229A DE2648229A DE2648229C2 DE 2648229 C2 DE2648229 C2 DE 2648229C2 DE 2648229 A DE2648229 A DE 2648229A DE 2648229 A DE2648229 A DE 2648229A DE 2648229 C2 DE2648229 C2 DE 2648229C2
Authority
DE
Germany
Prior art keywords
memory
bus
address
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2648229A
Other languages
English (en)
Other versions
DE2648229A1 (de
Inventor
Robert A. Stow Mass. Us Armstrong Jun.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of DE2648229A1 publication Critical patent/DE2648229A1/de
Application granted granted Critical
Publication of DE2648229C2 publication Critical patent/DE2648229C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4403Processor initialisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Retry When Errors Occur (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Power Sources (AREA)
  • Multi Processors (AREA)

Description

Die Erfindung bezieht sich auf einen Einschaltkreis nach dem Oberbegriff des Patentanspruchs 1.
Übliche Datenverarbeitungssyteme enthalten eine Digitalrechner zur Verarbeitung der Daten abhängig von einer Folge von Befehlen eines Programms, einen Arbeitsspeicher, welcher die Daten und Befehle speichert und periphere Geräte, von welchen zu und von dem Rechner, dem Speicher und anderen Einheiten Informationen übertragen werden. Zusätzlich enthält der Digitalrechner üblicherweise eine Bedienungskonsole. Die Konsole enthält üblicherweise Schalter zum Einspeichern von Adressen und Datensignalen in den Digitalrechner und auch zur Steuerung der Daten- und Adressenübertragung zwischen der Konsole und dem Digitalrechner. Es enthält auch Anzeigelämpchen zur Anzeige des Inhaltes in verschiedenen Registern, Plätzen usw. und zur Anzeige anderer Informationen, welche den Zustand des Rechners kennzeichnen.
Beim Einschalten eines üblichen Datenverarbeitungssystems sind im allgemeinen zunächst keine Befehle in dem RAM-Speicher, um den Digitalrechner zu steuern. Der Inhalt des Speichers kann ferner gelöscht werden, wenn die Stromversorgung abgeschaltet ist. In jedem dieser Fälle betätigt der Operator des Systems die Konsolenschalter, um manuell ein Urladeprogramm (Bootstrap) in dem Speicher einzugeben. Das Urladeprogramm enthält üblicherweise einige Befehle, welche dann von dem digitalen Rechner verarbeitet werden können, um andere Befehle und Daten in einem zweiten Programm einzugeben. Das zweite Programm kann ein Urlader sein, welcher Befehle zum Lesen von Informationen von einem einzelnen speziellen Eingabegerät, wie beispielsweise einem Tastenfeld oder einen Bandleser enthält. Sobald der RAM- Speicher diese Informationen erhalten hat, kann der Digitalrechner anschließend mit peripheren Geräten zusammenarbeiten, um andere Programme in den Speicher von diesen peripheren Geräten zu übernehmen.
Der Operator verwendet die Schalter und Leuchtanzeigen auch zum Erkennen des Arbeitsablaufes des Rechners. Bestimmte Steuerschalter veranlassen den Operator zur Prüfung und zur Veränderung von Daten an gekennzeichneten Stellen. Andere Schalter ermöglichen es dem Operator, eine Analyse des Rechenprogramms schrittweise durchzuführen.
Obwohl Konsolen allgemein bei allen digitalen Rechenanlagen vorhanden sind, stellen sie doch einige Nachteile für die Benutzer der Datenverarbeitungssyteme dar. Z. B. muß ein Operator am Ort des Rechners physisch anwesend sein, um den Rechner zu initialisieren oder um Überwachungsfunktionen über die Konsole durchzuführen. Sofern ein Stromausfall oder andere Arbeitsprobleme auftreten, kann nur ein anwesender Operator eingreifen und das Problem beseitigen.
Das Konsolenpult weist eine große Anzahl von Schaltern und Kontrollampen als Konsolenelemente auf. Diese Elemente erhöhen die Herstellkosten eines Digitalrechners, weil die Konsole entsprechend gefertigt werden muß, um diese Elemente vorzusehen, und weil diese Elemente mit den Rechnerschaltkreisen geeignet verdrahtet werden müssen. Da die Kosten von elektronischen Schaltkreisen eines Digitalrechners mit der Einführung weitgehender Normierung und einer weitgehenden integrierten Herstelltechnik gesenkt wurden, können die Konsolenherstellpreise einen wesentlichen Teil der Gesamtkosten eines Digitalrechners darstellen.
Es ist Aufgabe der Erfindung, einen Einschaltkreis zum Laden von Urinformationen in einem Digitalrechner anzugeben, mit dem das Initialisieren vereinfacht wird. Hierbei sollen insbesondere die Einschaltung des Digitalrechners und Überwachungsoperationen auch von einer Stelle durchgeführt werden können, welche entfernt von dem Aufstellort des Rechners ist. Dabei sollen komplexe Schalter- und Leuchtanzeigeanordnungen üblicher Digitalrechnerkonsolen möglichst weitgehend vermieden werden.
Diese Aufgabe wird durch einen Einschaltkreis gemäß dem Gegenstand des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Im einzelnen bestehen Vorteile der Erfindung darin, daß die Signale, welche eine freiwillige oder unfreiwillige Stromunterbrechung und die darauffolgende Wiederanschaltung anzeigen, einen Ladeschaltkreis veranlassen, Adressensignale zu übertragen, welche den Digitalrechner von seinem normalen Ansprechen auf das Anschalten der Stromversorgung umschalten auf ein Einschaltunterprogramm, welches dauerhaft in diesem Kreis gespeichert ist. Diese Einschaltroutine kann Diagnose- und Urladeprogramme für mögliche anschließende Verfahrensschritte umfassen, um diese ohne die Notwendigkeit der Betätigung von Handschaltern und die Beobachtung von Kontrollampen auf üblichen Konsolen durchzuführen, um andere periphere Geräte an entfernten Plätzen in den Stand zu setzen, die Konsole zu emulieren.
Sobald der Operator die Spannungssversorgung für den Digitalrechner anschaltet, oder einen Konsoleschalter betätigt, überträgt ein Einschaltkreis vorgehende Adreßsignale. Diese Signale steuern den Digitalrechner von einem normalen Urladezustand zu einem Unterprogramm, welches durch den Einschaltkreis bestimmt ist. Das Unterprogramm in dem Einschaltkreis enthält eine Befehlsfolge zur Durchführung erster Überwachungsfunktionen und zum Übertragen von Befehlen von einem Hauptspeicher eines vorbestimmten peripheren Gerätes. Wenn das Unterprogramm vollständig abgearbeitet ist, ist der Rechner vorbereitet, um andere Programme abzuwickeln und mit anderen peripheren Geräten zusammenzuarbeiten.
Ein Ausführungsbeispiel der Erfindung soll unter Bezugnahme auf die folgende Beschreibung in Verbindung mit den anliegenden Zeichnungen näher erläutert werden. In diesen Zeichnungen zeigt
Fig. 1 ein schematisches Diagramm eines Digitalrechners mit einem Einschaltkreis nach der Erfindung,
Fig. 2 ein detailliertes schematisches Diagramm eines Teiles des Einschaltkreises nach Fig. 1 und
Fig. 3 ein Flußdiagramm zur Darstellung des Arbeitsablaufes. Abhängig von Befehlen, welche in dem Festwertspeicher in dem Einschaltkreis der Fig. 1 und 2 enthalten sind.
Das in Fig. 1 dargestellte Datenverarbeitungssystem enthält einen Digitalrechner 10 und einen Einschaltkreis 11, die mit einem Bus 12 miteinander verbunden sind, der im folgenden Vielfachleitung genannt wird. Speichereinheiten 13 und periphere Geräte 14 sind ebenfalls über die Vielfachleitung 12 verbunden, um einen Daten- und Befehlstransport zwischen ihnen zu ermöglichen. Ein Datenverarbeitungssystem entsprechend der Darstellung in Fig. 1 ist z. B. ein PDP11 Datenverarbeitungssytem der Anmelderin. Aufbau und Konstruktion eines PDP11 Datenverarbeitungssystems sind aus US-PS 36 14 740, 36 14 741 und 37 10 324 bekannt.
Bei der in den vorgenannten Patenten beschriebenen Ausführungsform besitzt die den Digitalspeicher 10 verbindende Vielfachleitung 12 eine Vielzahl von Anschlüssen. Die erste Verbindung führt zu einer Anpaßeinheit 15, bestehend aus einem Busadreßregister 16, einer Busanpaßeinheit 17 und Unterbrechungsprioritätseinheit 18. Informationen in Form von Daten oder Befehlen werden zu Plätzen übertragen oder von diesen übernommen, welche in der Speichereinheit 13 und in den peripheren Einheiten 14 vorgesehen sind. Jeder Platz ist durch eine Adresse in dem Busadreßregister 16 festgelegt, und die Daten oder Befehle werden über die Vielfachleitung 12 übertragen.
Üblicherweise kann das Busadreßregister 16 Informationen zu einer Konsoleneinheit übertragen, welche mit der Vielfachleitung 12 für Zwecke einer Anzeige verbunden ist. Andererseits kann eine Adresse übertragen werden von der Konsoleneinheit. Eine konventionelle Konsoleneinheit wird jedoch nicht benötigt, wenn ein Einschaltkreis gemäß der Erfindung vorgesehen wird, wie er in Fig. 1 gezeigt ist. Bei der in Fig. 1 dargestellten Konsoleneinheit 20 handelt es sich um eine einfache und billige Einheit, wie im einzelnen noch erläutert wird, welche mit dem Einschaltkreis 11 verbunden ist.
Ein Registerspeicher 21 enthält einen Steuerteil und eine Vielzahl von Speicherregistern. Lediglich das Register R 7 (PC-Register 22) ist in Fig. 1 dargestellt. Dieses Register ist der Programmzähler, und er wird entweder als das R 7 oder PC-Register entsprechend seiner Funktion bezeichnet. Eine Arithmetik- und Logikeinheit 23 übernimmt Eingangssignale von dem Register in dem Registerspeicher 21 über eine Vielfachleitung 24 und von der Sammelanpaßeinheit 17 über eine Vielfachleitung 25. Die Ausgangssignale dieser Einheit 23 werden über eine Vielfachleitung 26 zurück an den Registerspeicher 21, das Sammeladreßregister 16, die Sammelanpaßeinheit 17, die Unterbrechungsprioritätseinheit 18 und an eine Statuseinheit 27 übertragen. Die Statuseinheit 27 enthält ein Statuswortregister 28 und ist innerhalb eines Steuerkreises 30 angeordnet. Das Statuswortregister 28 in Fig. 1 speichert eine Anzahl von Bits, welche die Priorität der Zentraleinheit definieren, vorhergehende Abläufe, ob der Digitalrechner 10 nach einem Befehl angehalten werden oder springen ("trapped") kann, sowie andere Informationen. Zum Beispiel können die Bits 5, 6 und 7 eine von acht Betriebsprioritäten bestimmen. T, N, Z, V und C-Bits bezeichnen Traps, negative Ergebnisse, Nullresultate, Überlaufbedingungen usw. die Anwesenheit eines Übertragbits. Der Steuerkreis 30 überwacht den Informationstransfer innerhalb des Digitalrechners 10. Befehle werden allgemein von der Busanpaßeinheit 17 mit einem Befehlsregister 31 in dem Steuerkreis 30 über die Vielfachleitung 25 zugeführt. Andere Elemente im Steuerkreis 30, die jedoch nicht dargestellt sind, dekodieren die Befehle und erzeugen dabei Signale zur zeitlichen Steuerung, um die Übertragung der Daten innerhalb des Digitalrechners 10 zu steuern. Der Digitalrechner 10 führt einen Befehl in einer Folge von Arbeitszyklen aus. Während eines "Abruf"-Zyklus überträgt der Steuerkreis 30 den Programmzählerstand in das PC-Register 22 über die Arithmetik- und Logikeinheit 23 zu dem Busadreßregister 16 ohne Änderungen. Der Programmzähler wird auch inkrementiert und zu dem PC-Register 22 zurückgeführt. Zusätzlich führt der Steuerkreis 30 eine Leseoperation durch, um den Inhalt von dem Speicherplatz, welcher durch das Register 16 adressiert wird, über die Vielfachleitung 12 und über die Einheit 17 in das Befehlsregister 31 als einen Befehl zu übertragen. Nachdem der Steuerkreis 30 den Befehl dekodiert hat, führt er zusätzliche Lesevorgänge durch, um irgend einen Operanden in den Registerspeicher 21 oder in die Arithmetik- und Logikeinheit 23 zu übertragen, wenn Operanden benötigt werden. Nach Beendigung des Abrufzyklus führt der Digitalrechner 10 einen "Ausführungs-"("execute")-Zyklus durch. Während des Ausführungszyklus spricht der Digitalrechner 10 auf den Operationscode an und führt, sofern notwendig, eine Einschreiboperation durch, um Daten zu der bezeichneten Stelle zu übertragen. Während eines folgenden "Term"- oder "Bedienungs"-Zyklus bestimmt der Steuerkreis 30, ob irgend eine Bedingung existiert, welche eine Umlenkung zu einer Unterbrechungsroutine oder einer Trap-Routine erfordert. Schreib- und Leseoperationen können während eines solchen Unterprogramms durchgeführt werden. Anschließend setzt der Digitalrechner 10 die Abarbeitung weiterer Befehle fort. Während eines Lese- oder Schreibvorganges wird eine "Master"- Einheit, um den Ablauf zu steuern, sowie eine "Slave"- Einheit bestimmt, um abhängig von den Signalen von der Master-Einheit zu arbeiten. Der Digitalrechner 10 und die peripheren Einheiten 14 sind grundsätzlich geeignet, als Master-Einheit oder als Slave-Einheit zu arbeiten, während die Speichereinheiten 13 normalerweise nur als Slave-Einheiten arbeiten. Während eines Lese- oder Schreibvorganges erzeugt die festgelegte Mastereinheit ein "Belegt-Signal" ("BUSY-Signal") und überträgt Adressensignale, um einen Platz in der Slave-Einheit zu identifizieren, Richtungssteuersignale um festzulegen, ob eine Lese- oder Schreiboperation durchgeführt wird, sowie ein Master-Synchronisationssignal. Wenn sich ein Schreibvorgang abspielt, überträgt die Mastereinheit die Daten gleichzeitig mit den Adreß- und Steuersignalen. Alle Einheiten, welche über die Vielfachleitung 12 miteinander verbunden sind, empfangen die Adreßsignale, aber nur die Einheit, welche die Adreßsignale geeignet dekodiert, arbeitet anschließend mit der Mastereinheit als Slave-Einheit zusammen. Wenn die Slave-Einheit die Master-Synchronisationssignale empfängt, übernimmt sie die Daten von der Vielfachleitung 12 in den bezeichneten Platz oder holt die Daten von dem bezeichneten Platz und überträgt diese über die Leitung in Antwort auf die Richtungssteuersignale. Dann überträgt die Slave-Einheit ein Synchronisationssignal, welches die Mastereinheit veranlaßt, das Mastersynchronisationssignal zu beenden. Die Slave-Einheit tastet die Beendigung des Master-Synchronisationssignales ab und beendet das Slave- Synchronisationssignal zur Vervollständigung des Lese- oder Schreibvorganges. Die Steuereinheit 30 enthält auch einen Vektor-Generator 32 oder äquivalente Mittel, einen Wechselstromversorgungskreis 33 und einen Gleichstromversorgungskreis 34. Der Wechselstromversorgungskreis 33 überwacht die Wechselstromspannung, welche dem Digitalrechner 10 zugeführt wird, und überträgt ein BUS-AC- LO-Signal, wenn die Wechselstromspannung unter einen vorbestimmten Wert absinkt. Entsprechend überträgt der Gleichstromversorgungskreis 34 ein BUS-DC-LO-Signal wenn die Gleichstromspannung, mit welcher die verschiedenen Logiksignale gebildet werden, unter einen sicheren Signalpegel absinkt. Sobald ein Operator den Digitalrechner in Fig. 1 einschaltet, treten die beiden Signale BUS-AC-LO und BUS-DC-LO auf. Sobald die Stromversorgung stabilisiert ist, zeigt die Beendigung des BUS-DC-LO-Signals an, daß die Gleichspannung einen Arbeitspegel erreicht hat. Dann zeigt die Beendigung des BUS-AC-LO-Signals an, daß die Wechselstromspannung einen Arbeitspegel erreicht hat und die Kapazitäten dieser Stromversorgung ausreichend aufgeladen sind. Der Steuerkreis 30 initiiert dann eine "Einschalt"-Operation (Stromversorgung), während welcher zwei aufeinanderfolgende Leseabläufe zwei Datenworte von zwei aufeinanderfolgenden Plätzen bewegen, welche durch den Vektor-Generator 32 identifiziert sind, und lädt diese zwei Datenworte in das PC-Register 22 und das Statuswortregister 28. Bei einem PDP-11 Digitalrechner sind dies die zwei Plätze 24₈ und 26₈. Dies veranlaßt den Digitalrechner 10 zu arbeiten und der Steuerkreis 30 führt einen "Term"- oder Bedienungsablauf durch. Normalerweise ruft der Steuerkreis 30 einen nächsten Befehl (d. i. der erste Befehl in dem "Einschalt"-Unterprogramm) von dem Platz ab, welcher durch den Inhalt des Platzes 24₈ identifiziert ist. Bei dem Ausführungsbeispiel gemäß der Erfindung reagiert jedoch der Einschaltkreis 11 ebenfalls auf die BUS-AC-LO- und BUS-DC-LO- Signale. Wenn diese enden, überträgt ein Steuerkreis 35 ein ENB-ADR-Signal. Ein Adreßgenerator 36 reagiert durch Übertragung von vorgehender Adressenbits hoher Ordnung über Adreßleiter in der Vielfachleitung 12. Diese Adreßsignale von dem Adreßgenerator 36 erscheinen auf den Adreßleitern der Leitung 12 gleichzeitig mit den Signalen von dem Vektor-Generator 32. Beide Sätze von Adreßsignalen werden dabei kombiniert in einer inklusiven ODER-Verknüpfung. Da nur eine Slave-Einheit, welche durch die Adreßsignale auf dem Bus identifiziert ist, während Leseoperationen antworten kann, wird die gespeicherte Information an den Plätzen, die nur durch die Adresse von dem Generator 32 identifiziert sind, nicht abgerufen. In diesem Fall reagiert ein Adreßkreis 37 auf die kombinierten Adreßsignale durch Geltendmachen eines VALID-ADR-Signals zur Bezeichnung des Einschaltkreises 11 als die Slave-Einheit. Wenn der Steuerkreis 35 die Master-Synchronisationssignale über die Vielfachleitung 12 empfängt und das VALID-ADR- Signal anliegt, führt der Einschaltkreis 11 einen Lesevorgang durch. Deshalb erhält der Digitalrechner 10 während dieser Einschaltoperation neue Daten für den Programmzähler 22 und das Statuswortregister 28 von dem Festwertspeicher 40 über einen Datenortkreis 41 und nicht von den normalerweise bezeichneten Plätzen "24₈" und "26₈". Danach steuern die Befehle in dem Festspeicher 40 den Digitalrechner 10 bis das Programm oder die Programme, welche in dem Speicher gespeichert sind, durchgeführt wurden. Der Festwertspeicher 40 enthält eine Zahl von diskreten Routinen oder Unterprogrammen, welche verschiedene Funktionen während des Einschaltvorganges durchführen. Z. B. existiert ein Unterprogramm zur Diagnose der Arbeitsweise des Digitalrechners 10. Dieses Unterprogramm testet den Digitalrechner in Antwort auf alle Befehle in der Folge. Wenn ein Fehler auftritt, löst das Unterprogramm einen Alarm aus, beispielsweise durch den Ausdruck einer Mitteilung. Wenn alle Überprüfungstests durchgeführt sind, kann der Einschaltkreis 11 ein anderes Unterprogramm zur "Emulation" einer üblichen Konsoleneinheit mit üblichen peripheren Eingabe/Ausgabeeinheiten durchführen, beispielsweise mit einem Eingabe/ Ausgabe-Fernschreiber oder einer Bildschirmeinheit und einem Tastenfeld. Obwohl die beschriebene Arbeitsweise die Emulation einer üblichen Konsoleneinheit mit einer peripheren Eingabe/Ausgabe-Einheit betrifft, ist es auch möglich, Bootstrap für andere Typen von peripheren Einheiten vorzusehen, wie beispielsweise Plattenspeicher, Magnetbandspeicher oder Belegleser. Diese peripheren Einheiten können automatisch oder durch die die peripheren Eingabe-/Ausgabe-Einheiten, welche die übliche Konsoleneinheit nachbildet, angeschaltet werden. Sobald alle Schritte für das Einschalten des digitalen Rechners durchgeführt werden, läuft die Steuerung des digitalen Rechners entweder zu einem Programm in der peripheren Urlade-Einheit oder zurück zu dem Programm, welches in dem Speicher 40 gespeichert ist, um weitere Steuerungen durch die die Konsoleneinheit ersetzende periphere Einheit zu ermöglichen. Die Vielfachleitung 12 in Fig. 1 ist in Fig. 2 als Leitung 12a und Leitung 12 b in Fig. 2 aufgeteilt, um die Darstellung des Schaltkreises zu vereinfachen. Jede Leitung führt Daten-, Adreß- und Steuerleitungen, wie in den oben genannten Patents beschrieben ist. Für die Zwecke der weiteren Darstellung wird angenommen, daß die Signale auf den Leitungen "massebezogen" (ground assertion) sind. Dies bedeutet, daß ein Signal Erdpotential führt, wenn es "wahr" (TRUE) ist, und ein positives Potential, wenn es "falsch" (FALSE) ist.
Der Einschaltkreis 11 nach Fig. 1 wird entweder aktiviert, wenn die BUS-AC-LO- und BUS-DV-LO-Signale zu Ende sind, oder wenn der Operator einen Hauptschalter 50 (Fig. 2) niederdrückt, welcher üblicherweise an der Konsoleneinheit 20 angeordnet ist. In jedem Fall steuert ein Abtastkreis 51, welcher die BUS-AC-LO- und BUS-DC-LO-Signale auswertet, oder ein Abtastkreis 52, welcher den externen Hauptschalter 50 überwacht, eine NICHT-ODER-Schaltung 53, um Erdpotential an einen Multivibrator 54 anzulegen. Da nur ein nach positiv gehender Potentialwechsel von diesem Signal von der NICHT-ODER-Schaltung 53 den Multivibrator 54 umsteuert, verbleibt der Multivibrator zunächst aktiv. Wenn sowohl das BUS-AC-LO- als auch das BUS-CD-LO-Signal zurückkehren zu einem nichtbestimmten Pegel, steuert die NICHT-ODER-Schaltung 53 den Multivibrator 54. Der Multivibrator 54 überträgt dann einen Impuls bestimmter Dauer, welcher das Intervall überschreitet, welches zur Bildung von zwei Anfangsleseoperationen benötigt wird, die der Digitalrechner 10 als Teil der Einschaltoperation bildet. Dieser Impuls veranlaßt den Adreßgenerator 36 zur Übertragung einer Korrektur- oder Versetzungsadresse über die Adreßleiter in der Vielfachleitung 12 b.
Im einzelnen enthält der Adreßgenerator 36 eine Mehrzahl von Invertierschaltungen, wie z. B. die NICHT-ODER-Schaltung 55, welche die Massepotential bezogenen Signale übertragen, sofern sich der Multivibrator 54 in seinem unstabilen Zustand befindet. Der Multivibrator 54 bereitet auch ein taktgesteuertes Flip-Flop (JK Flip-Flop) 56 vor, abhängig von einem Taktsignal gesteuert zu werden, welches durch ein ENB-Datensignal von dem Adreßdekoder 57 im Adreßkreis 37 abgegeben wird.
Der Adreßgenerator 36, wie er in Fig. 2 dargestellt ist, überträgt Adressenbits höherer Ordnung über die Adreßleitungen in den Verbindungsleitungen 12 b. Angenommen, beispielsweise, daß der Generator 32 in Fig. 1 die Zahl "00024₈" überträgt, so überträgt der Adreßgenerator 36 z. B. entweder 772xxx₈ oder 765xxx₈. Die zwei Ziffern werden verkettet, um eine Sprungadresse (d. h. 773024 oder 765024) zu erhalten, welche der Adressendekoder 57 dekodiert. Damit erhält während der Anfangszeit der Stromeinschaltoperation der Adreßdekoder 57 das Adreßversetzungssignal, ein Richtungssteuersignal C 1, welches eine Leseoperation (MSYN) anzeigt. Wann auch immer die Signale zusammenfallen, der Adreßdekoder 57 bildet das ENB-Datensignal. Dieses Signal wird an das Flip-Flop 56 gegeben, wobei der Übergang ins Positive den Zustand des Flip-Flop 56 nicht ändert. Wenn das MSYN-Signal nach der ersten Übertragung zu dem Programmzähler endet, wird das ENB-Datensignal ebenfalls beendet und setzt das Flip- Flop 56, sofern die beiden Eingänge J und K durch den Multivibrator 54 angesteuert sind. Nachdem das neue Zustandswort über die Leitungen 12 während der zweiten Leseoperation übertragen ist, enden die MSYN und ENB-DATA- Signale wieder, wobei sie das Flip-Flop 56 zurücksetzen. Sobald das Flip-Flop 56 zurückgesetzt ist, steuern ein Verzögerungskreis 60 und eine UND-Schaltung 61 eine ODER- Schaltung 62 für ein Intervall an, das durch den Verzögerungskreis 60 bestimmt ist, um den Multivibrator freizugeben und beenden die Korrekturadreßsignale. Die ODER-Schaltung 62 ist auch mit einem Inverter 63 verbunden.
Abhängig von den ENB-DATA-Signal des Adreßdekoders 57 in Fig. 2, überträgt ein Verzögerungskreis 64 und ein Inverter 65 über die Leitungen 12 a ein massebezogenes mitgezogenes Synchronisationssignal (SSYN) während jeder Leseoperation.
Es ist ersichtlich, daß während des Einschaltvorganges für das Intervall, während welche das PC-Register 22 und das Zustandswortregister 28 in Fig. 1 neue Daten aufnehmen, der Multivibrator 54 Korrekturadreßsignale überträgt. Diese Signale veranlassen das Abrufen neuer Daten von Plätzen in einem Festwertspeicher 40 anstelle von normalerweise anzusteuernden Plätzen.
Im Abtastkreis 51, werden, wenn die Stromversorgung eingeschaltet wird, beide Anschaltsignale, als BUS-DL-LO und BUS-AC-LO wirksam. Damit öffnet der Inverter 63 eine UND-Schaltung 67, und gleichzeitig wird die ODER- Schaltung 63 durchgeschaltet. Ebenso steuert ein Inverter 70 eine UND-Schaltung 71. Wenn ein Versorgungsschalter 72 geschlossen wird, steuert ein Inverter 73 die UND-Schaltung 71 an, wodurch ein Programmübergangssignal beendet wird, welches über den Inverter 74 an eine Verriegelungsschaltung 75 gegeben wird. Gleichzeitig steuert die UND-Schaltung 71 auch die UND-Schaltung 67 aus, setzt die Verriegelungsschaltung 75 und sperrt die NICHT-ODER- Schaltung 53. Sobald das BUS-CD-LO-Signal beendet ist, sperrt der Inverter 63 die UND-Schaltung 67 und hebt das Einschaltsignal am Multivibrator 57 auf. Während des Intervalls bleibt die Sperrschaltung 75 gesetzt. Wenn, jedoch das BUS-AC-LO-Signal beendet ist, wird die UND-Schaltung 71 stromlos. Der Inverter 74 setzt die Verriegelungsschaltung 75 zurück und die NICHT-ODER- Schaltung 53 schaltet den Multivibrator 54. Auf diese Weise wird der Multivibrator 54 abhängig vom Abtastkreis 51 jedesmal geschaltet, wenn die Stromversorgung über den Einschaltstromkreis 11 angeschlossen wird.
Ein Operator kann auch selbst den Einschaltstromkreis 11 anschalten, sofern die Stromversorgung angeschlossen ist. Solch eine Arbeitsweise kann notwendig werden, wenn der Digitalrechner 10 eine Endlosschleife verarbeitet oder einen HALT-Befehl durchführt. Der Operator betätigt hierzu den externen Hauptschalter 50 und erzeugt dabei einen negativen Impuls an dem Eingang eines Inverters 67 und setzt ein Flip-Flop 77. Wenn das Flip-Flop 77 gesetzt ist, erzeugt es ein AO-LO-Signal, das ist ein invertiertes BUS-AC-LO-Signal, und gibt dieses über den Inverter 80. Gleichzeitig steuert das Flip-Flop 77 die NICHT-ODER-Schaltung 53. Sobald der Schalter 50 gelöst wird, steuert der Spannungssprung an seiner Hinterkante einen monostabilen Multivibrator 81. Nachdem das Intervall beendet ist, das an dem Ausgang des monostabilen Multivibrators 81 auftritt, wird das Flip-Flop 77 zurückgesetzt und beendet dabei das AC-LO- und damit das BUS-AC-LO-Signal. Damit wird die NICHT-ODER-Schaltung 53 stromlos und steuert den Multivibrator 54 um.
Wenn der Digitalrechner 10 eingeschaltet wird oder einen "Rücksetzbefehl" durchführt, überträgt er ein INIT-Signal. Das INIZ-Signal steuert eine UND-Schaltung 82 und einen Verzögerungskreis 83 aus, wobei ein PWR-UP-CLR-Impuls erzeugt wird, welcher das Flip-Flop 77 und den Multivibrator 81 zurücksetzt.
Damit wird bei jedem der vorgenannten Verfahren durch den Digitalrechner eine Stromeinschaltoperation durchgeführt. Sofern die Übertragung vollständig ist, arbeitet der Digitalrechner 10 in Verbindung mit dem Inhalt des Festwertspeichers 40. Der Inhalt von jedem Speicherplatz in dem Speicher 40 wird zu dem Digitalrechnerr 10 über den Datensteuerkreis 41 übertragen, wobei diese während der Übertragung und der folgenden Überarbeitung des Programms in dem Speicher 40 verbleiben. Der Kreis 41 enthält eine Mehrzahl von Verknüpfungsschaltungen entsprechend jeder Bitstelle in dem Festwertspeicher 40. Ein Schaltkreis in Verbindung mit solch einer Bitstelle ist im einzelnen dargestellt.
Immer wenn der Digitalrechner 10 die Inhalte der Plätze in dem Festwertspeicher 40 "liest", öffnet das ENB-Datensignal von dem Adreßdekoder 57 eine UND-Schaltung 90 und eine normalerweise geöffnete NICHT-UND-Schaltung 91, um die entsprechenden Bitsignale über die Leitungen 12 b als ein massebezogenes Signal zu übertragen.
In einem einfachen Einschaltkreis könnte ein einfaches Unterprogramm auch bei Vorhandensein von Adreßsignalen von dem Adreßgenerator 36 durchgeführt werden, welche die Umsteuerrücksetzsignale auslösen. Jedoch können flexible Operationen erreicht werden, wenn unterschiedliche Unterprogramme ausgewählt werden können durch den Operator. Eine typische Gruppe von Unterprogrammen wird später beschrieben in Verbindung mit der Fig. 3.
Die Fig. 2 zeigt auch auf, daß in dem Datenverknüpfungskreis 41 Schalter vorhanden sind, welche die niederwertigen Bitsignale steuern, welche über die Verbindungsleitungen 12 b übertragen werden. Immer wenn eine Adresse entsprechend der versetzten Stelle, welche den neuen Programmzähler enthält, angesprochen wird, (d. i. 773 024₈, wenn in Fig. 1 der Adreßgenerator 36 773xxx und der Vector-Generator 024₈ überträgt), steuert ein Adreßverknüpfungskreis 92 und ein VALID-ADR-Signal eine UND-Schaltung 93 und einen Inverter 94. Ein Schalter 95, welcher einer von einer Vielzahl von ausgewählten Schaltern darstellt, steuert das entsprechende Bitsignal, welche die NICHT-UND-Schaltung 91 überträgt über die Leitungen 12 b. Wenn der Schalter 95 geschlossen wird, verbindet der Inverter 94 den Schaltereingang mit der NICHT-UND-Schaltung 91 mit Masse, und die NICHT-UND-Schaltung 91 erzeugt ein FALSE-Signal über die Leitungen 12 b. Wenn der entsprechende Auswahlschalter 95 geöffnet wird, besteht keine Möglichkeit, einen Ausgangswert von dem Festwertspeicher 40 zu erhalten. Schaltkreise entsprechend dem Inverter 94, dem Schalter 95 und der NICHT-UND-Schaltung 91 sind mit dem entsprechenden Ausgang zu den niederwertigen Bitstellen des von dem Speicher 40 abgerufenen Wortes verbunden, um eine Übertragung zu ermöglichen. Damit empfangen, sofern alle diese Schalter geschlossen sind, der Programmzähler und das Statuswort-Register neue Adressen, entsprechend der Verkettung der höherwertigen Bits von dem Adreßgenerator 36 und dem Vector-Generator 32 (d. i. von den Plätzen 773024 und 773026). Wenn jedoch irgend einer der Auswahlschalter geöffnet ist, erhöht der Programmzähler den Inhalt von einem anderen Ersatzplatz aus dem Festwertspeicher 40. Dieser verbundene Platz kann jederzeit adressiert werden, wobei der Adressen-Verknüpfungskreis 92 und das VALID-ADR-Signal die UND-Schaltung 93 ansteuern.
Die Fig. 3 zeigt graphisch die Bedienung des Einschaltkreises 11 in bezug auf das Betätigen der verschiedenen Schalter 95 in dem Datenverknüpfungskreis 41. Wie aus Fig. 3 zu ersehen, beginnt der vorausgehend beschriebene Ablauf durch Betätigen des Hauptschalters 50 (Fig. 2) im Block 100 oder durch Einschalten des Digitalrechners 10 gemäß Block 101. Die Befehle in dem Festwertspeicher 40 testen die Schalter 95 und springen entsprechend ihrem Wert gemäß Block 102. Wenn die Schalter 95 gesetzt sind, um ein Konsolenemulations-Unterprogramm zu bezeichnen (d. h. ADR = Konsole) springt das System auf den Block 103 und überwacht die Arbeitsweise des Digitalrechners 10. Dies umfaßt die Prüfung des Digitalrechners 10 abhängig zu jedem der Befehle in dem Digitalrechnerbefehlssatz. Wenn der Digitalrechner 10 den Diagnostiktest durchläuft, zeigt der Stromkreis 11 gemäß Block 104, den Inhalt der Register in dem Registerspeicher 21 (Fig. 1) auf einer Eingabe/Ausgabe-peripheren Einheit, wie beispielsweise auf einem Fernschreiber an. Dann tritt das System in ein Konsolenemulations-Unterprogramm ein, wie es dargestellt ist durch den Block 105. Dieses Unterprogramm ermöglicht alle Funktionen einer üblichen Konsoleneinheit mit allen seinen Schaltern und Anzeigen durchzuführen und kann über Fernschreiber und andere üblichen Eingabe/Ausgabe-Einheiten abgewickelt werden. Bestimmte Tasten ermöglichen Konsolenschalterfunktionen. Die Signale, die normalerweise zur Betätigung der Leuchtanzeige dienen, werden umgeformt und ausgedruckt oder wiedergegeben auf einer Eingabe/Ausgabe-Einheit.
Während des Konsolenemulations-Unterprogramms gibt der Operator einen Code ein, welcher ein Urladeunterprogramm für eine andere spezielle periphere Einheit identifiziert. Ehe der Digitalrechner 10 das entsprechende Unterprogramm bildet, gibt jedoch der Festwertspeicher 40 Befehle zur Bildung eines verlängerten Diagnostikunterprogramms für den Digitalrechner (Block 106) zusätzlich kann der Speicher 40 Unterprogramme zum Überprüfen der Speicherbesetzung gemäß Block 107 erhalten und zur Bildung eines Speicherdiagnostikunterprogramms, um dem Operator zu zeigen, daß der Speicher betriebsfähig ist gemäß Block 108. Dann führt der Digitalrechner das Urladeunterprogramm gemäß Block 109, das durch den Eingangscode ausgewählt wurde.
Ein anderes Beispiel für das Einschalten des Digitalrechners durch Setzen der Schalter 95 ist gegeben, wenn die Adresse irgendeine von den mit ADR-PERIPHERAL BOOTSTRAP +2 bezeichneten Plätzen identifiziert. Wenn solch ein Schaltzustand existiert, verarbeitet der Digitalrechner nur das bezeichnete Urladeunterprogramm (Block 120) und gibt die Unterprogramme frei, welche zur Diagnostik des Digitalrechners und der Speicher dienen. Wenn beispielsweise die Stromversorgung an einer fernen Stelle, an welcher kein Operator anwesend ist, ausfällt, wird die vorgenannte Folge, wenn die Stromversorgung wieder einsetzt, automatisch den Digitalrechner einschalten und die Urladung der bezeichneten peripheren Einheit durchführen.
Damit ist also ein Einschaltkreis vorgesehen, welcher die Notwendigkeit teurer Konsolen in Digitalrechnern beseitigt. Dieser Einschaltkreis arbeitet automatisch mit der Einschaltung der Stromversorgung an einem Rechner oder nach Betätigen eines externen Auslöseschalters.
Durch den automatischen Ablauf wird zum Einschalten des Digitalrechners kein Operator benötigt. Darüber hinaus können die externen Urladeschalter an beliebige Stellen in bezug auf den Digitalrechner angeordnet werden, wodurch eine weitere Erhöhung der Flexibilität von Digitalrechnern erreicht wird. Zusätzlich reduziert der offenbarte Schaltkreis die Konsolenkosten. Eine Konsoleneinheit 20, wie sie in Fig. 1 dargestellt ist, benötigt nur einen einzigen Hauptschalter 50 (in Fig. 2), einen Leistungsschalter, einen HALT-Fortsetzungsschalter, eine Wechselstromanzeigelampe, eine Gleichstromanzeigelampe und, wenn ein Halbleiterspeicher als Speicher verwendet wird mit einer Batterieauflademöglichkeit, eine Batteriezustandsleuchte.
Beschriftung zu Fig. 3
100 = Hauptschalter 50 101 = Einschaltung der Stromversorgung 102 = Test mit Schalter 95 103 = Rechnerdiagnostikunterprogramm 104 = Speicherinhaltsanzeige 105 = Konsolenemulationsunterprogramm für Tasteneingabe 106 = Prüfprogramm 107 = Überprüfung der Speicherzustände 108 = Speicherdiagnostikunterprogramm 109 = Urladeunterprogramm für ein Peripheriegerät abhängig von der Tasteneingabe 110 = Rechnerdiagnostikunterprogramm 111 = Benutzer - Stromversorgungsunterprogramm 112 = Speicherinhaltsanzeige 113 = Konsolenemulationsunterprogramm für Tasteneingabe 114 = Urladeunterprogramm für ein Peripheriegerät abhängig von der Tasteingabe 115 = Rechnerdiagnostikunterprogramm 116 = Prüfprogramm 117 = Überprüfung der Speicherzustände 118 = Speicherdiagnostikunterprogramm 119 = Urladeunterprogramm für periphere Einheit bezeichnet durch Schalter 95 120 = Urladeunterprogramm für periphere Einheit bezeichnet durch Schalter 95

Claims (5)

1. Einschaltkreis zum Laden von Urinformationen, die vorherbestimmte Betriebsbedingungen definierende Daten und Befehle enthalten, in einen Digitalrechner mit einem Bus, einer Stromversorgungseinrichtung, einer ersten Einrichtung zum Übertragen von Adressensignalen auf den Bus, wenn die Stromversorgung anfänglich eingeschaltet wird, einer Einrichtung zum Übertragen eines Stromversorgungs-Zustandssignals auf den Bus, sowie mit einer Einrichtung zum Abgeben und zum Empfang von Übertragungssteuersignalen zu und von dem Bus, um Informationen über den Bus zu übertragen, welcher Einschaltkreis einen Speicher mit einem Speicherplatz aufweist, der die Urinformationen und Befehle zum Laden der Urinformationen auf den Bus enthält, um eine Übertragung zu dem Digitalrechner durchzuführen, dadurch gekennzeichnet, daß eine zweite Einrichtung (36) zum Übertragen von Adressensignalen auf den Bus (12) vorgesehen ist, und der zweiten Einrichtung (36) und dem Speicher (40) verbundene Steuerschaltung (35) zur Steuerung von Informationsübertragungen von dem Speicher (40) aufweist, welche Steuerschaltung
  • A.) eine auf das Stromversorgungs-Zustandssignal von dem Bus (12) ansprechende Einrichtung (51) enthält, um die zweite Einrichtung (36) zu aktivieren, Adressensignale auf den Bus (12) gleichzeitig mit den Adressensignalen von der ersten Einrichtung (32) in den Digitalrechner (10) zu übertragen und kombinierte Adressensignale zu erzeugen, die den Speicherplatz in dem Speicher (40) kennzeichnen, und
  • B.) eine auf gewisse der Übertragungssteuersignale und die kombinierten Adressensignale auf dem Bus (12) ansprechende Übertragungseinrichtung (57, 92) enthält, um den Inhalt des Speicherplatzes in dem Speicher (40) über den Bus (12) zu dem Digitalrechner (10) zu übertragen und dadurch den vorbestimmten anfänglichen Betriebszustand in dem Digitalrechner (10) herzustellen.
2. Einschaltkreis nach Anspruch 1, dadurch gekennzeichnet,
daß der Digitalrechner (10) eine Einrichtung zur Übertragung der betreffenden Übertragungssteuersignale aufweist, welche einen Lesevorgang kennzeichnen, während der Inhalt eines der durch die Adressensignale identifizierten Speicherplätze auf den Bus (12) zu dem Digitalrechner (10) übertragen wird,
daß eine Mehrzahl derartiger Speicherplätze vorgesehen ist, von denen jeder Speicherplatz eine identifizierende Adresse aufweist,
daß ein Adressendecoder (57) vorgesehen ist, der ein gültiges Adressensignal erzeugt, wenn die Adressensignale auf dem Bus (12) der Adresse eines der Speicherplätze in dem Speicher (40) entsprechen, wenn gewisse Übertragungssteuersignale einen Lesevorgang kennzeichnen, und daß eine Übertragungssteuereinrichtung (93, 41) vorgesehen ist, die auf das gültige Adressensignal von dem Adressendecoder (57) anspricht, um den Inhalt des adressierten Speicherplatzes in dem Speicher (40) auf den Bus (12) zu übertragen.
3. Einschaltkreis nach Anspruch 2, dadurch gekennzeichnet,
daß der Speicher (40) ein Festwertpeicher ist, der durch die Adressensignale von dem Bus (12) ansteuerbar ist, um den Inhalt des adressierten Speicherplatzes zu kennzeichnen, und daß ein Torkreis (41) mit dem Festwertspeicher und der Steuerschaltung (35) verbunden ist, um den Inhalt des adressierten Speicherplatzes in dem Festwertspeicher auf den Bus (12) zu koppeln.
4. Einschaltkreis nach Anspruch 3, dadurch gekennzeichnet,
daß der Torkreis (41) für jedes einer Anzahl vorher ausgewählter Signale von dem Festwertspeicher ein Schaltglied (95) zur Erzeugung eines Aktivierungssignals sowie Torschaltungen (90, 91) aufweist, die auf ein Signal von der Steuerschaltung (35), ein entsprechendes Signal von dem Festwertspeicher und auf das Aktivierungssignal von dem Schaltglied (95) ansprechen,
und daß der Adressendecoder (57) eine Einrichtung (93) aufweist, die auf eine vorherbestimmte Adresse anspricht, um jede der aktivierenden Einrichtungen zu erregen und dadurch ein Signal auf den Bus (12) zu geben, der das entsprechende Signal vor dem Festwertspeicher übersteuert.
5. Einschaltkreis nach Anspruch 1, dadurch gekennzeichnet,
daß er eine Einrichtung (52) zur Übertragung eines übersteuernden Stromversorgungsstatussignals aufweist, wodurch die Aktivierungseinrichtung für die zweite Einrichtung (36) die Übertragung eines übersteuernden Adressensignals auf den Bus (12) verursacht,
und daß ein Schaltglied (50) zum Erregen der Übertragungseinrichtung (52) für das übersteuernde Stromversorgungsstatussignal vorgesehen ist.
DE19762648229 1975-11-05 1976-10-25 Einschaltkreis als urlader fuer digitalrechner Granted DE2648229A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/629,028 US4030073A (en) 1975-11-05 1975-11-05 Initialization circuit for establishing initial operation of a digital computer

Publications (2)

Publication Number Publication Date
DE2648229A1 DE2648229A1 (de) 1977-05-18
DE2648229C2 true DE2648229C2 (de) 1988-08-11

Family

ID=24521288

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762648229 Granted DE2648229A1 (de) 1975-11-05 1976-10-25 Einschaltkreis als urlader fuer digitalrechner

Country Status (5)

Country Link
US (1) US4030073A (de)
JP (1) JPS601643B2 (de)
CA (1) CA1081365A (de)
DE (1) DE2648229A1 (de)
GB (1) GB1563138A (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146928A (en) * 1976-10-27 1979-03-27 Texas Instruments Incorporated Power up clear system for an electronic calculator or microprocessor
JPS5378747A (en) * 1976-12-23 1978-07-12 Toshiba Corp Error display system
US4213174A (en) * 1977-05-31 1980-07-15 Andover Controls Corporation Programmable sequence controller with drum emulation and improved power-down power-up circuitry
US4228502A (en) * 1977-06-29 1980-10-14 Hitachi, Ltd. Electronic computer system
US4432049A (en) * 1978-09-05 1984-02-14 Pern Shaw Programmable mode select by reset
US4432050A (en) * 1978-10-02 1984-02-14 Honeywell Information Systems, Inc. Data processing system write protection mechanism
US4237533A (en) * 1978-12-28 1980-12-02 International Business Machines Corporation Preventing initial program load failures
US4335426A (en) * 1980-03-10 1982-06-15 International Business Machines Corporation Remote processor initialization in a multi-station peer-to-peer intercommunication system
US4459662A (en) * 1980-09-29 1984-07-10 Texas Instruments Incorporated Microcomputer having ROM mass memory for downloading main RAM memory with microcomputer instructions
JPS58131086A (ja) * 1982-01-29 1983-08-04 Fujitsu Ltd 媒体送り方式
JPS57168321A (en) * 1982-03-23 1982-10-16 Hitachi Ltd Peripheral chip of microcomputer
JPS5968004A (ja) * 1982-10-12 1984-04-17 Honda Motor Co Ltd 車載用コンピユ−タのフエイルセ−フ方法
DE3300699C2 (de) * 1983-01-11 1985-12-19 Nixdorf Computer Ag, 4790 Paderborn Schaltungsanordnung zum Adressieren der jeweils ein Adreßvolumen aufweisenden Speicher mehrerer datenverarbeitender Einrichtungen in einem Mehrprozessorsystem mit Systembus
US4679167A (en) * 1983-07-29 1987-07-07 Hewlett-Packard Company Apparatus for locating a memory module within a memory space
GB2166893B (en) * 1984-10-05 1988-03-23 Sharp Kk Checking memory at system power-up
FR2571872B1 (fr) * 1984-10-15 1987-02-20 Sagem Dispositif d'alimentation electrique de microprocesseurs
US4688172A (en) * 1984-11-13 1987-08-18 International Business Machines Corporation Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus
US4729091A (en) * 1984-11-13 1988-03-01 International Business Machines Corporation Directing storage requests prior to address comparator initialization with a reference address range
DE3584446D1 (de) * 1985-06-18 1991-11-21 Ibm Mikroprozessor.
DE3867234D1 (de) * 1988-08-06 1992-02-06 Hewlett Packard Gmbh Verfahren und anlage zur datenuebermittlung zwischen einer datenverarbeitungszentrale und nebenstellen.
US5247659A (en) * 1988-10-06 1993-09-21 International Computers Limited Method for bootstrap loading in a data processing system comprising searching a plurality of program source devices for a bootstrap program if initial data indicating a bootstrap program source device fails a validity check
US5355489A (en) * 1989-08-25 1994-10-11 International Business Machines Corp. Bios load for a personal computer system having a removable processor card
US5197069A (en) * 1989-10-20 1993-03-23 International Business Machines Corp. Method and system for detecting and recovering from switching errors
US5175831A (en) * 1989-12-05 1992-12-29 Zilog, Inc. System register initialization technique employing a non-volatile/read only memory
FR2657181A1 (fr) * 1990-01-12 1991-07-19 Neiman Sa Procede et dispositif pour associer a la reception d'impulsions de reinitialisation par un microprocesseur l'acces a des sous-programmes differents.
EP0470030A3 (en) * 1990-08-02 1993-04-21 International Business Machines Corporation Fast memory power-on diagnostics using direct memory addressing
US5274791A (en) * 1991-07-05 1993-12-28 Chips And Technologies, Inc. Microprocessor with OEM mode for power management with input/output intiated selection of special address space
US5455923A (en) * 1992-07-30 1995-10-03 Kaplinsky; Cecil H. Memory system for loading peripherals on power up
US5687371A (en) * 1993-09-27 1997-11-11 Intel Corporation Selection from a plurality of bus operating speeds for a processor bus interface during processor reset
US5668949A (en) * 1993-11-12 1997-09-16 Intel Corporation System utilizing multiple address decode resources and decoder receiving address determines address corresponding to resource based on select and ready signals by that particular resource
US5551051A (en) * 1994-09-20 1996-08-27 Motorola, Inc. Isolated multiprocessing system having tracking circuit for verifyng only that the processor is executing set of entry instructions upon initiation of the system controller program
US6330667B1 (en) * 1998-06-05 2001-12-11 Micron Technology, Inc. System for read only memory shadowing circuit for copying a quantity of rom data to the ram prior to initialization of the computer system
US6216224B1 (en) 1998-06-05 2001-04-10 Micron Technology Inc. Method for read only memory shadowing
US6535974B1 (en) * 1999-06-18 2003-03-18 Accelent Systems Inc. Device and method for noninvasive, user replacement of an inoperable boot program
GB2378531B (en) * 2001-07-11 2003-04-16 Sendo Int Ltd Software driver code usage
US20040019358A1 (en) * 2002-07-25 2004-01-29 Scimed Life Systems, Inc. Medical device
US7343496B1 (en) * 2004-08-13 2008-03-11 Zilog, Inc. Secure transaction microcontroller with secure boot loader
JP4900891B2 (ja) 2005-04-27 2012-03-21 キヤノン株式会社 通信装置及び通信方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3321747A (en) * 1964-10-02 1967-05-23 Hughes Aircraft Co Memory protection system
US3470538A (en) * 1966-12-28 1969-09-30 Allegheny Ludlum Steel Automatic start circuit for computer
US3535560A (en) * 1967-06-09 1970-10-20 Nasa Data processor having multiple sections activated at different times by selective power coupling to the sections
US3517171A (en) * 1967-10-30 1970-06-23 Nasa Self-testing and repairing computer
US3736569A (en) * 1971-10-13 1973-05-29 Ibm System for controlling power consumption in a computer
US3909790A (en) * 1972-08-25 1975-09-30 Omnus Computer Corp Minicomputer with selector channel input-output system and interrupt system
DE2400244A1 (de) * 1974-01-04 1975-07-17 Hartmut Pagel Urlader-einrichtung

Also Published As

Publication number Publication date
CA1081365A (en) 1980-07-08
GB1563138A (en) 1980-03-19
JPS601643B2 (ja) 1985-01-16
DE2648229A1 (de) 1977-05-18
US4030073A (en) 1977-06-14
JPS5278333A (en) 1977-07-01

Similar Documents

Publication Publication Date Title
DE2648229C2 (de)
EP0010194B1 (de) Wartungsschnittstelleneinrichtung für eine datenverarbeitende Anlage mit einer zentralen Verarbeitungseinheit und mit einem Dienstprozessor und Verfahren zu ihrem Betrieb
DE2714805C2 (de)
DE2456578C2 (de) Datenverarbeitungsanlage
DE2856483C2 (de)
DE2918053C2 (de)
DE3886529T2 (de) Einrichtung in einem Datenverarbeitungssystem zur System-Initialisierung und -Rückstellung.
DE3110378C2 (de)
DE2744531A1 (de) Elektronische datenverarbeitungsanlage
DE2359258A1 (de) Echtzeitsteuerungsanordnung fuer eine simulationsvorrichtung
DE3239221A1 (de) Integrierte vorrichtung und verfahren zum pruefen eines mikroprozessor-systems
DE2907181A1 (de) Befehlssatz-modifizierregister fuer einen datenprozessor
DE2023354A1 (de) Programmierbare Einheit und Verfahren zum Betreiben einer programmierbaren Einheit
DE1549523B2 (de) Datenverarbeitungsanlage
DE2812396A1 (de) Elektronisches pruefgeraet
DE2219918A1 (de) Programmierbares Steuergerät
DE2713253A1 (de) Programmlader fuer ein steuergeraet
DE3781794T2 (de) Vorrichtung und verfahren zum versehen eines cachespeichers mit einer schreiboperation mit zwei systemtaktzyklen.
DE2540823C2 (de) Elektronische Datenverarbeitungsanlage
DE2363846C2 (de) Datenverarbeitungsanlage mit einer Schaltungsanordnung zur Steuerung des Datentransfers zwischen dem Hauptspeicher und mehreren peripheren Geräten
DE2721623A1 (de) System zur bearbeitung eines zielsystemprogrammes
DE3027734A1 (de) Folgesteuereinrichtung
DE2935101C2 (de)
DE1812137A1 (de) Elektronische Datenverarbeitungseinrichtung
DE2538978C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 9/44

8139 Disposal/non-payment of the annual fee
8180 Miscellaneous part 1

Free format text: IN HEFT 45/84, SEITE 8779, SPALTE 2: DIE VEROEFFENTLICHUNG IST ZU STREICHEN.

D2 Grant after examination
8364 No opposition during term of opposition