DE3110378C2 - - Google Patents
Info
- Publication number
- DE3110378C2 DE3110378C2 DE3110378A DE3110378A DE3110378C2 DE 3110378 C2 DE3110378 C2 DE 3110378C2 DE 3110378 A DE3110378 A DE 3110378A DE 3110378 A DE3110378 A DE 3110378A DE 3110378 C2 DE3110378 C2 DE 3110378C2
- Authority
- DE
- Germany
- Prior art keywords
- unit
- memory
- control
- data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B67—OPENING, CLOSING OR CLEANING BOTTLES, JARS OR SIMILAR CONTAINERS; LIQUID HANDLING
- B67B—APPLYING CLOSURE MEMBERS TO BOTTLES JARS, OR SIMILAR CONTAINERS; OPENING CLOSED CONTAINERS
- B67B7/00—Hand- or power-operated devices for opening closed containers
- B67B7/30—Hand-operated cutting devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Description
Die Erfindung bezieht sich auf Datenverarbeitungsanlagen nach
dem Oberbegriff des Anspruches.
Der Zweck von Diagnoseeinheiten besteht darin, die Arbeits
weise der Datenverarbeitungsanlage zu überwachen, ferner zu
prüfen, ob deren Funktionsweise einwandfrei ist, und eine
Information über die Art des Fehlers zu liefern, wenn eine
nicht einwandfreie Funktionsweise festgestellt wird.
Bei der Ausführung dieser Funktion ist die Diagnoseeinheit
üblicherweise so geschaltet, daß sie Signale aufnimmt, die
den jeweiligen Zustand von Teilen der Datenverarbeitungsan
lage anzeigen. Dieser Zustand kann überwacht werden, damit
gewährleistet ist, daß er korrekt ist. Zusätzlich wird die
Diagnoseeinheit so ausgestaltet, daß sie in der Lage ist, die
Steuerung der Datenverarbeitungsanlage voll auszuschöpfen,
damit bestimmte Arbeitsvorgänge, die durch die Diagnoseein
heit festgelegt sind, durchgeführt werden können. Der Verlauf
oder die Ergebnisse dieser Vorgänge werden dann überwacht.
Eine Datenverarbeitungsanlage nach dem Oberbegriff des
Anspruches 1 ist aus der DE-OS 24 41 847 bekannt. Diese
Datenverarbeitungsanlage weist einen Zentralprozessor auf,
der über ein Mikroprogramm gesteuert wird, und enthält eine
Diagnoseeinheit, die mit dem Zentralprozessor über eine
Zwischenverbindungsschaltung verbunden ist. Die Diagnoseein
heit kann verschiedene Diagnosevorgänge am Zentralprozessor
ausführen, insbes. einen "Mikrodialog" mit dem Zentralpro
zessor einleiten, bei dem die Diagnoseeinheit Nachrichten an
den Prozessor gibt und der Prozessor dadurch antwortet, daß
er eine geforderte Funktion ausführt oder geforderte Infor
mationen zurückgibt. Eine derartige Anlage hat den Nachteil,
daß die Diagnoseeinheit stets den Dialog einleiten muß. Es
besteht für den Prozessor keine Möglichkeit, von ihm selbst
ausgewählte Informationen auf seine eigene Initiative hin an
die Diagnoseeinheit zu geben. Dadurch wird die Anlage
inflexibel und reduziert die Möglichkeiten für Prüfvorgänge.
Des weiteren ist aus der Literaturstelle "Mikroprozessor
Selbsttest" aus Elektronische Rechenanlagen 1978, Heft 4,
Seiten 186 - 194 bekannt, einen Selbsttest einer Zentralein
heit in Verbindung mit einer Diagnoseeinheit vorzunehmen. Im
Fehlerfall wird hierbei vor Abbruch des Testprogramms ein
Fehlercode auf ein externes Zusatzgerät ausgegeben, wodurch
eine Diagnose der Fehlerursache erfolgen kann.
Aufgabe der Erfindung ist es demgegenüber, bei einer Daten
verarbeitungsanlage der gattungsgemäßen Art einem Prozessor
zu ermöglichen, die Übertragung von von ihm selbst ausgewähl
ten Informationen an eine Diagnoseeinheit in einfacher und
wirtschaftlicher Weise einzuleiten.
Die Aufgabe wird gemäß der Erfindung mit den Merkmalen des
Kennzeichens des Anspruches gelöst. Dabei werden
Informationen aus dem Zentralprozessor in die Diagnoseeinheit
über einen vorbestimmten Speicherplatz im Steuerspeicher des
Prozessors übergeführt.
Die in die Diagnoseeinheit übertragene Information ist nicht
auf Anzeigen darüber beschränkt, was in der Datenverarbei
tungsanlage geschieht, sondern kann auch Nachrichten enthal
ten, die von der Datenverarbeitungsanlage ausgewählt werden.
Neben Fehlernachrichten im Falle eines fehlerhaften Betriebes
kann sie Informationen über ihr einwandfreies Funktionieren
vermitteln, z. B. die Stufe angeben, die sie bei der Durch
führung einer Folge von Arbeitsvorgängen erreicht hat. Mit
der Erfindung ist es ferner möglich, die Übertragung beson
ders wirtschaftlich und unter erheblicher Einsparung von
Hilfsquellen durchzuführen.
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung
anhand eines Ausführungsbeispieles erläutert. Es zeigt
Fig. 1 ein Blockschaltbild der Datenverarbeitungsanlage,
Fig. 2 ein Blockschaltbild der Zentraleinheit,
Fig. 3 ein Blockschaltbild der Diagnoseeinheit,
Fig. 4 ein Blockschaltbild des Diagnose-Interfacegerätes, und
Fig. 5 ein logisches Schaltbild von Teilen des Diagnose-
Interfacegerätes.
Nach Fig. 1 besteht die Datenverarbeitungsanlage
aus einer Zentraleinheit 1, mit der eine Diag
noseeinheit 2 gekoppelt ist, die durch ein Bedienungsgerät 3
gesteuert wird.
Die Zentraleinheit 1 besitzt einen Zentralprozessor 5,
einen Hauptspeicher 6 und verschiedene periphere Geräte, von
denen ein Plattenspeicher 7 und eine Videostation 8 gezeigt
sind. Im Normalbetrieb führt diese Einheit Programme, die
im Hauptspeicher 6 gespeichert sind, durch und wird von der
Bedienungsperson gesteuert, die die Videostation 8 benutzt.
Die Diagnoseeinheit 2 und das Bedienungsgerät 3 werden bei
der Überwachung und Prüfung der Zentraleinheit
verwendet, um zu prüfen, ob sie einwandfrei arbeitet, indem
die Ursache der Fehler festgestellt werden, die auftreten
können, und indem die Zentraleinheit gesteuert
in Betrieb genommen wird, z. B. zu Tagesbeginn. Die
Diagnoseeinheit 2 enthält eine Mikroprozessoreinheit 10,
die einen Mikroprozessor 11 aufweist, der
durch Firmware in einem Lesespeicher (ROM) 12 gesteuert wird
und verwendet einen Random-Speicher (RAM) 13 als Arbeits
speicher. Die Mikroprozessoreinheit 10 ist mit dem
Zentralprozessor 5 der Zentraleinheit durch ein Interface
gerät 14 gekoppelt, das in der Lage ist, den Zustand ver
schiedener Bestandteile der Zentraleinheit 5 zu überwachen
und zu steuern. Die tatsächlich ausgeführten Aktionen werden
durch Programme, die im Lesespeicher 12 gespeichert sind, fest
gelegt.
Die Diagnoseeinheit 2 steht mit dem Bedienungsgerät 3 über
ein genormtes Bit-Serien-Bindeglied 15 in Verbindung, mit dem
es über einen Universal-Synchron/Asynchron-Empfänger/Sender
(USART) 16 verbunden ist.
Das Bedienungsgerät 3 weist auch eine Mikroprozessoreinheit
auf. Sie besitzt einen Mikroprozessor 18, der durch
Firmware gesteuert ist, die in einem Lesespeicher 19 ge
speichert ist und die einen Random-Speicher 20 zur Arbeits
speicherung verwendet. Das Bindeglied 15 ist mit einem USART 21
verbunden, der an ein externes Übertragungsglied 23 angeschlossen
ist, um eine Ferndiagnose oder eine Steuerung der Zentraleinheit
zu ermöglichen.
Das Bedienungsgerät 3 weist ferner ein Bedienungsfeld
24 auf, über das Informationen in das Gerät
eingegeben und aus dem Gerät ausgegeben werden. Das Bedienungsfeld 24
besitzt Anzeigevorrichtungen, die den Zustand der Anlage
anzeigen, z. B., daß der Zentralprozessor 5 ein Programm aus
führt, oder Fehlerarten ermittelt, z. B. einen Paritätsfehler, eine
mehrziffrige Sichtanzeige, einen Tastenpuffer und Funktions
tasten, z. B. "Last" oder "Abwurf".
Das Bedienungsgerät 3 gibt Befehle und Daten über das Binde
glied 15 an die Diagnoseeinheit 2. Die Befehle rufen Programme
im Lesespeicher 12 ab, um die Arbeitsweise der Diagnoseeinheit
zu steuern, und die Daten können auf die Zentraleinheit
1 übergeführt werden. In umgekehrter Richtung werden
Daten, die aus der Zentraleinheit 1 oder der Diagnoseeinheit
stammen können, über das Bindeglied 15 in das Bedienungsgerät
3 gegeben, wo sie auf dem Bedienungsfeld 24 zur Anzeige gebracht werden.
Der Zentralprozessor 5 ist mikroprogrammiert. Dieses bedeutet,
daß die Steuersignale, die seine Arbeitsweise regeln, durch
Dekodieren von Mikroinstruktionen abgeleitet werden, die in
einem Steuerspeicher enthalten sind. In Fig. 2 ist der Steuer
speicher 25 beschreibbar und ist an eine Adressensammelleitung
26 und eine Datensammelleitung 27 angeschlossen. Die Ausgabe des
Steuerspeichers gelangt über die Datensammelleitung 27 an ein
Mikroinstruktionsregister 28, wo sie durch eine Steuereinheit 29
dekodiert wird, die die Steuersignale für die verschiedenen
Teile des Zentralprozessors 5 in der entsprechenden Folge
abgibt.
Alle Datenmanipulationen, einschließlich derer, die mit der
Berechnung von Steuerspeicheradressen befaßt sind, erfolgen
in einer Steuereinheit 30, die eine Datei von Registern 31
enthält, von denen die meisten Allzweckregister sind,
jedoch eines, nämlich das Register 32, eine Zustandsinformation
und den Mikroprogrammzähler aufnimmt. Der Inhalt eines jeden
dieser Register kann über jeweils einen von zwei Ausgängen
gegeben werden, von denen einer an ein Register 33 und der
andere an ein Register 34 führt. Diese Register sind Speise
quellenregister für eine Arithmetik- und Logikeinheit (ALU) 35,
die die üblichen Manipulationen ausführt und Zustandssignale
erzeugt, die beispielsweise das Vorzeichen eines arythmetischen
Vorgangs anzeigen. Die Register 33 und 34 sind dann ferner auch
Ende mit Ende als ein einziges umlaufendes Schieberegister zur
Durchführung der Verschiebung einer gewünschten Anzahl von
Plätzen verbunden. Der Ausgang der ALU 35 wird an ein ausge
wähltes Register in der Registerdatei 31 zurückgeführt.
Daten werden in die Steuereinheit 30 entweder von der Datensammel
leitung 27 oder dem Mikroinstruktionsregister 28 eingeführt.
Über einen Multiplexer 36 gelangen sie direkt in die ALU 35.
Daten können aus der Steuereinheit 30
in die Datensammelleitung 27 aus einem Register 37 abgegeben
werden, das den Ausgang der Registerdatei 31 aufnimmt, der
auch in das Register 33 gelangt. Zusätzlich können Daten an
die Adressensammelleitung 26 entweder von dem Eingang in das
Register 34 oder von dem Ausgang aus dem Register 33 abgegeben
werden. Entweder diese Speisequellen oder das Mikroinstruktions
register 28 können durch einen Multiplexer 38 ausgewählt werden.
Die Adressen- und Datensammelleitungen 26 und 27 stehen mit
einem Interfacegerät 40 für eine Hauptvielfachleitung 41 in
Verbindung, mit der der Hauptspeicher 6 und periphere Steuer
einheiten, z. B. die Einheiten 42 und 43 für den Plattenspeicher 7
und die Videostation 8 verbunden sind.
Daten, die von dem Zentralprozessor 5 an die anderen Einheiten
übertragen werden, werden mit ihrer Bestimmungsadresse
in das Interfacegerät 40 eingespeist und die Übertragung er
folgt dann autonom. Wenn der Zentralprozessor 5 einen Lese
vorgang auf dem Hauptspeicher 6 oder einem peripheren Gerät
anfordert, wird die Anfrage an das Interfacegerät 40 gegeben,
das den Zentralprozessor verständigt, wenn die Anfrage erfüllt ist,
und das die Information speichert, die in den Zentralprozessor
5 übertragen werden soll. Es benachrichtigt auch den Zentral
prozessor 5 dadurch, daß eine Unterbrechung gesendet wird, wenn
es Informationen aus einem Eingangs-Periphergerät aufnimmt.
Die Arbeitsweise der Zentraleinheit 1 wird nach
stehend kurz beschrieben; ein großer Teil dieser Einheit ist
für vorliegende Erfindung nicht relevant. Das von der Einheit
1 durchzuführende Programm wird im Hauptspeicher 6 ge
speichert. Die Instruktionen in diesem Programm und der zuge
ordnete Operand werden von dem Zentralprozessor 5 in bekannter
Weise wiederaufgefunden, und die Instruktionen ausgeführt.
Die Arbeitsweise des Zentralprozessors 5 wird durch Steuersignale
geregelt, die aus den im Steuerspeicher 25 gespeicherten Mikro
instruktionen entnommen werden. Die normale Folge von Vorgängen
beginnt mit einem Mikroinstruktionsabruf. Der im Mikroprogramm
zähler im Register 32 gespeicherte Wert wird zur Adressierung
des Steuerspeichers verwendet, und die ausgelesene Mikroinstruk
tion wird in das Mikroinstruktionsregister 28 eingeführt, wo es
durch die Steuereinheit 29 dekodiert wird, um die Ausführung der
Mikroinstruktion zu steuern. Dies erfolgt üblicherweise in zwei
Stufen, die durch zwei Felder in der Mikroinstruktion bestimmt
sind. In der ersten Stufe werden zwei Operanden, die aus
speziellen Registern in der Datei 31 oder den Mikroinstruktions
registern 28 erhalten werden, durch die ALU 35 geführt, wo sie
in einer durch die Mikroinstruktion festgelegten Weise trans
formiert werden. Die zweite Stufe überträgt Daten zwischen den
Registern 31, dem Steuerspeicher 25 und dem Interface-Gerät 40.
Adressen zur Steuerung der Speicherzugriffe können durch die
Mikroinstruktion, ein durch die Mikroinstruktion spezifiziertes
Register 31 oder das Interface-Gerät 40 eingespeist werden.
Während die Mikroinstruktion abgerufen wird, wird der Mikro
programmzähler im Register 32 um Eins weitergeschaltet, und
der Wert wird normalerweise für den nächsten Instruktionsabruf
verwendet. Jedoch bewirkt eine bedingte oder unbedingte Ver
zweigungs-Mikroinstruktion, daß er modifiziert wird.
Wenn die aus dem Hauptspeicher 6 ausgelesenen Daten eine
Instruktion im Hauptprogramm sind, wird ihr Betriebscode
durch eine Mikroprogrammfolge analysiert, um den Mikro
programmrechner im Register auf den entsprechenden Wert zu
setzen, der auf den Start einer Mikroprogrammfolge zeigt,
die diese bestimmte Instruktion ausführt.
Unterbrechungen werden durch das Interfacegerät 40 für
Hardware-Fehler und für Anfragen zum Eingeben von Informa
tionen aus Eingabe-Ausgabe-Geräten erzeugt. Sie werden
unmittelbar nach jedem Mikroinstruktionsabruf geprüft und
führen zu dem Inhalt des Registers 32, wobei der laufende
Zustand des Zentralprozessors 5 festgelegt wird, der im
Steuerspeicher 25 gespeichert und durch einen Wert ersetzt
wird, der von der Ursache der Unterbrechung abhängt.
Ein Speicherplatz 44 im Steuerspeicher wird zu einem Zweck
verwendet, der nachstehend erläutert wird.
Die Auslegung des Zentralprozessors 5 macht ihn insbesondere
geeignet für eine Emulation, und das Programm im Hauptspeicher 6
kann deshalb im Maschinencode eines bereits vorhandenen
Computers eingeschrieben werden.
Nach Fig. 3 weist die Mikroprozessoreinheit der Diagnoseeinheit
eine Adressensammelleitung 45 und eine Datensammel
leitung 46 auf. Die Adressensammelleitung 45 speist Adressen
in den Lesespeicher 12 und den Randomspeicher 13, und es
werden Daten aus ihnen in die Datensammelleitung 46 abgegeben
(wie auch aus der Datensammelleitung 46 in den Randomspeicher 13
eingegeben). Die Datensammelleitung 46 wird in zwei Richtungen
betrieben und besitzt zwei dreistufige Leitungspuffer 47
und 48. Die Datensammelleitung 46 steht mit dem Mikro
prozessor 11 in Verbindung. Sie steht ferner, nachdem sie
in zwei in einer Richtung arbeitende Sammelleitungen, nämlich
eine abgehende Leitung 49 und eine ankommende Leitung 50 auf
geteilt worden ist, mit dem Diagnose-Interfacegerät 14
in Verbindung. Die Adressensammelleitung 45 nimmt Adressenbits
hoher Ordnung direkt aus dem Mikroprozessor 11 und Adressen
bits niedriger Ordnung aus der Datenleitung 46 auf. Die Datenbits
niedriger Ordnung sind in einem Register 52 gekoppelt, während
eine Übertragung erfolgt, um die Datenleitung 46 für Daten
freizumachen.
Der USART 16 nimmt Daten aus der Datenvielfachleitung 46 und
Taktsignale aus einem
Generator 53 auf, der durch Daten aus der Sammelleitung 49
gesetzt wird. Der USART 16 besitzt eine ankommende Leitung 54
und eine abgehende Leitung 55, die miteinander das Bindeglied
15 nach Fig. 1 bilden. Der USART 16 gibt zwei Unterbrechungs
signale an den Mikroprozessor ab, eines auf einer Leitung 56,
das angibt, daß ein Zeichen durch den USART 16 aufgenommen
worden ist, und das andere geringerer Priorität auf einer
Leitung 57, das angibt, daß der USART bereit ist, ein Zeichen
zur Übertragung aufzunehmen.
Der Mikroprozessor 11 verwendet einen Einzeladressenabstand
für alle Speicherplätze in den verschiedenen Einheiten, in
die oder von denen Daten übertragen werden können, d. h., sie
sind speicherkartiert. Ein Dekodierer 58 dekodiert die Adressenbits
höchster Ordnung, um ein Enable-Signal in die ausgewählte Vorrich
tung einzuspeisen, und auch in den Puffer 47, um einen Datenfluß
in der gewünschten Richtung zu erreichen.
Der Mikroprozessor 11 gibt auch Steuersignale an die verschie
denen Einheiten, beispielsweise, um zu bestimmen, ob eine
Übertragung eine Lese- oder eine Schreibübertragung ist.
Die Mikroprozessoreinheit 10 wird mit der Zentraleinheit
1 über das Diagnose-Interfacegerät 14 gekoppelt,
das mit den Datensammelleitungen 49 und 50 sowie der Adressen
sammelleitung 45 verbunden ist. Sie nimmt auch Steuersignale aus
dem Dekodierer 58 auf. Sie führt Unterbrechungssignale in den
Mikroprozessor 11 über Leitungen 60, 61 ein.
Nach Fig. 4 puffert das Diagnose-Interfacegerät 14 Daten,
die zwischen der Prozessoreinheit 10 und dem Zentral
prozessor 5 bewegt werden, und führt auch bestimmte logische
Arbeitsvorgänge an diesen Daten aus.
Das Interfacegerät 14 besitzt verschiedene Register, die mit
Daten aus der Datensammelleitung 49 der Mikroprozessoreinheit
10 gefüllt werden können. Diese Register sind ein Datenaus
gaberegister 62, ein Adressenausgaberegister 63, ein Bezugs
adressenregister 64 und ein Instruktionszähler 66. Sie sind
ebenfalls speicherkartiert, h. h., zugeteilte Adressen im
Adressenraum des Mikroprozessors 11, und der Mikroprozessor 11
bewirkt, daß das entsprechende Register gefüllt wird, indem
ein Schreibsteuersignal gesendet und dessen Adresse auf die
Adressensammelleitung 45 gegeben wird. Das Schreibsignal und
die Adresse werden von einer Adressendekodierschaltung 67 auf
genommen, die das entsprechende Register so steuert,
daß es aus der Datensammelleitung 49 gefüllt wird. Da einige
dieser Register weiter sind als die Datenleitung, kann das
Laden eines vollständigen Registers in Stufen unter Wieder
holung dieses Arbeitsvorganges erfolgen.
Diese Register werden von dem Mikroprozessor 11 als Nur-Schreib-
Register angesehen, ihre Adressen werden jedoch in dem Random-
Speicher 13 dupliziert, der deshalb ein Bild dieses Inhaltes
zum Wiederauffinden durch den Mikroprozessor 11 speichert.
Daten aus dem Zentralprozessor 5 werden in dem Interfacegrät
14 in drei Registern gepuffert, einem Dateneingaberegister 68,
das Daten aufnehmen kann, die auf die Datensammelleitung 27 des
Zentralprozessors 5 gegeben werden, einem Adresseneingabe
register 69, das die Adresse aufnehmen kann, die auf die Adres
sensammelleitung des Zentralprozessors 5 gegeben wird, und einem
Zustandsregister 70, das den Zustand eines Satzes von Zustands
leitungen 71 aus dem Zentralprozessor 5 puffert. Diese Register
sind ebenfalls speicherkartiert, und der Mikroprozessor 11 kann
jedes von ihnen dadurch auslesen, daß die entsprechende Adresse
und ein Lesesignal an den Adressendekodierer 67 gesendet wird,
wodurch ein Multiplexer 72 in die Lage versetzt wird, die aus
gewählten Daten auf die Datensammelleitung 50 zu geben. Gleich
zeitig gibt der Adressendekodierer 67 ein Steuersignal auf
eine Leitung 73 zum dreistufigen Puffer 48, um einen Datenzufluß
in Richtung des Mikroprozessors 11 zu ermöglichen. Das
Auslesen kann wiederum in mehreren Stufen erfolgen.
Die Inhalte des Bezugsadressenregisters 64 und des Adressen
eingaberegisters 69 werden in einer Adressenvergleichs
schaltung 74 verglichen, die, wenn sie Übereinstimmung anzeigt,
ein Signal auf einer Leitung 75 und ein anderes Signal auf
der Leitung 60 abgibt, welches den Mikroprozessor 11 unterbricht.
Der Mikroprozessor 11 steuert viele Aktivitäten des Interface
gerätes 14, indem Daten in das Steuerregister 65 eingeschrieben
werden. Jedes Bit dieses Registers hat eine bestimmte Bedeutung
und die Bits werden einer herkömmlichen digitalen
logischen Einheit in zwei Schaltungen zugeführt, nämlich
einer Steuerschaltung 76 und einer Halteschaltung 77.
Die Steuerschaltung 76, die auch eine Zustandsinformation be
züglich des Zentralprozessors 5 aus dem Zustandsregister 70
aufnimmt, hat zwei Hauptfunktionen, nämlich die Steuerung der
Arbeitsweise verschiedener Elemente des Interfacegerätes 14
und die Einspeisung von Steuersignalen über die Leitungen 78
in den Zentralprozessor 5. Die erste Funktion schließt die
Abgabe von Signalen zur Steuerung der Ausgabe von Daten aus
dem Adressenausgaberegister 63 in die Adressensammelleitung 26
oder dem Datenausgaberegister 62 in die Datensammelleitung 27,
oder die Eingabe von Daten aus diesen Sammelleitungen in das
Adresseneingaberegister 69 oder das Dateneingaberegister 68
mit ein.
Die Halteschaltung 77 nimmt neben Signalen aus dem Steuer
register 65 ein Signal aus dem Instruktionszähler 66 auf einer
Leitung 80, das Signal aus der Adressenvergleichsschaltung
74 auf der Leitung 75 und ein Signal aus der Steuerschaltung 76
auf einer Leitung 96 auf. Sie gibt ein Signal auf der Leitung
81 ab, die von dem Zentralprozessor 5 vor jedem Mikroinstruk
tionsabruf geprüft wird, und verhindert, solange sie einge
schaltet ist, daß der Abruf erfolgt, so daß die Ausführung der
Mikroinstruktion eingehalten wird.
Die Halteschaltung 77 und die Adressenvergleichsschaltung 74
werden nachstehend im einzelnen in Verbindung mit Fig. 5 be
schrieben.
Die Funktion der Adressenvergleichsschaltung 74 besteht darin,
eine Übereinstimmung zwischen der Adresse, die in Bezugsadressen
register 64 eingestellt ist, und der Adresse, die in einem
Zugriff zum Steuerspeicher 25 verwendet wird, anzuzeigen. Bei
der Ausführung dieser Funktion werden zwei Bitpositionen des
Steuerregisters 65 verwendet. Ein Bit 65 (1) wird so gesetzt,
daß ein Vergleich wirksam wird, und ein Bit 65 (2) wird so
gesetzt, daß angezeigt wird, ob der anzuzeigende Zugriff
gelesen oder geschrieben werden soll. Die Halteschaltung 77
verwendet ein Bit 65 (3), das so gesetzt wird, daß angezeigt
wird, daß bei einer Anzeige der Übereinstimmung der gewünschten Art
der Zentralprozessor 5 angehalten werden soll.
Der Zustand des Bits (65 (2) wird an die Adressenvergleichs
schaltung 74 abgegeben, von wo er an ein Vergleichselement 85
gelangt, das auch den Ausgang eines Bits 70 (1) des Zustands
registers 70 aufnimmt. Dieses Bit wird durch eine der Zustands
leitungen 71 gesetzt, damit angezeigt wird, ob die Steuerschal
tung 29 des Zentralprozessors 5 auf Lesen oder Schreiben gesetzt
wird. Die Vergleichsschaltung 74 erzeugt deshalb eine Abgabe,
wenn die Übertragung so eingestellt wird, daß sie der gewünschten
Art entspricht. Diese Abgabe wird an einem UND-Gatter 86
mit der Abgabe eines anderen Bits 70 (2) im Zustandsregister 70
verknüpft, welches während eines jeden Zugriffes zum Steuer
speicher 25 getastet wird. Diese Abgabe wird auch verwendet,
um zu gewährleisten, daß der Inhalt der Adressensammelleitung 26
in das Adresseneingaberegister 69 getaktet wird, das somit die
Adresse des jeweiligen Steuerspeicherzugriffes hält.
Die Abgabe des Gatters 86 wird in einem bistabilen Element
87 gehalten, dessen Abgabe durch ein UND-Gatter 88 mit dem
eines Vergleichselementes 93 verknüpft wird. Die Abgabe des
UND-Gatters 88 gibt deshalb an, daß Adressenübereinstimmung in einem
Zugriff der gewünschten Art aufgetreten ist. Vorausgesetzt, daß
das Bit 65 (1) so gesetzt worden ist, daß ein Vergleich wirksam
wird, wird die Abgabe des Gatters 88 durch eine bistabile
Vorrichtung 89 gehalten. Dieses Element
gibt ein Signal auf die Leitung 60, die die zweithöchste
Prioritätsunterbrechungsleitung zum Mikroprozessor 11 ist,
und informiert den Mikroprozessor 11, daß eine Übereinstimmung
der gewünschten Art angezeigt worden ist.
Das Signal aus dem bistabilen Element 89 gelangt auf der
Leitung 75 auch zur Halteschaltung 74, wo sie in ein UND-Gatter
90 mit der Abgabe des Bits 65 (3) verknüpft wird, welches in
gesetztem Zustand anzeigt, daß der Zentralprozessor 5 angehalten
werden soll, wenn Übereinstimmung festgestellt wird - z. B. bei
einem Versuch, einen bestimmten Speicherplatz im Steuerspeicher
zu lesen, d. h., eine bestimmte Mikroinstruktion auszuführen.
Die Abgabe des Gatters 90 gelangt durch ein ODER-Gatter 91
zu einer Sperre 92, die das Haltesignal zum Zentralprozessor 5
auf der Leitung 81 ergibt. Das ODER-Gatter 91 kann auch ein
Signal aus dem Instruktionszähler 66 auf der Leitung 80 auf
nehmen, wodurch ebenfalls das Haltesignal abgegeben wird.
Ein Bit 65 (4) wird in dem Steuerregister 65 gesetzt, wenn
der Mikroprozessor wünscht, daß die Daten auf der Datensammel
leitung 27 in das Dateneingaberegister 68 eingegeben werden.
Der Zustand dieses Bits wird direkt durch die Steuerschaltung 76
in das Dateneingangsregister 68 eingegeben, so daß es in gesetztem
Zustand die gewünschte Übertragung wirksam macht.
Der Instruktionszähler 66 kann mit einer Zählung durch den
Mikroprozessor 11 geladen werden. Er nimmt ein Abwärtszähl
signal auf einer Zustandsleitung für jeden Instruktionsabruf
zum Steuerspeicher 25 auf, und gibt bei Erreichen von Null ein
Signal auf die Leitung 80 ab, das bewirkt, daß das Haltesignal
in den Zentralprozessor auf der Leitung 81 gesendet wird. Auf
diese Weise kann der Zentralprozessor angehalten werden, wenn
er eine bestimmte Anzahl von Mikroinstruktionen ausgeführt hat.
Eine zusätzliche Eingabe in das ODER-Gatter 91 direkt aus einem
Steuerregisterbit 65 (5) ermöglicht, daß die Mikroprozessor
einheit 10 ein Haltesignal an den Zentralprozessor 5
gibt.
Ein Rücksetz- und Paritätsfehlerdetektor 94 spricht auf Zustands
leitungen an und zeigt an, daß ein generelles Rücksetzen der
Zentraleinheit 1 erfolgt ist (z. B. dadurch, daß ein Fehler
in der Wartung einer eingebauten Überwachungs-Abstimmvorrichtung
aufgetreten ist), oder daß ein Fehler, z. B. ein Steuerspeicher
paritätsfehler, aufgetreten ist. Wenn einer dieser beiden
Vorgänge angezeigt wird, wird der Mikroprozessor 11 durch
Abgabe eines Signales an die Unterbrechungsleitung 61 infor
miert, die die höchste Priorität hat. Wenn ein Fehler angezeigt
wird, wird eine der Art des Fehlers betreffende Information,
die in die Mikroprozessoreinheit 10 über den Multiplexer
72 eingespeist werden soll, gehalten und es wird auch die Takt
gabe des Adresseneingangsregisters 69 gesperrt, so daß die
Adresse der laufenden Steuerspeicherstelle bei Auftreten des
Fehlers aufrechterhalten wird, damit der Fehler leichter lokalisiert
werden kann.
Die Steuersignale 78 in den Zentralprozessor 5 weisen Signale
auf, die zur Folge haben, daß ein Zugriff zu einer Speicherhilfs
quelle des Zentralprozessors 5 durch eine Cycle-Stealing-Verfahren
erfolgt. Somit kann ein Bit 65 (6) so gesetzt werden, daß es
anzeigt, daß der Zugriff zum Steuerspeicher erfolgt, und gelöscht
werden, wenn der Zugriff zur Registerdatei erfolgt, es kann ein
Bit 65 (7) so gesetzt werden, daß ein Auslesen angezeigt wird, und es
kann ein Bit 65 (8) so gesetzt werden, daß die
Steuerschaltung 76 in Aktion tritt. Die Steuerschaltung 76 enthält
logische Elemente, die dann zuerst ein Signal auf die Leitung
96 geben, damit die Halteschaltung 77 die Halteleitung 81 setzt
und die dann, wenn sie durch ein Ansprechen auf eine der Zustands
leitungen 71 wirksam gemacht werden, wodurch angezeigt wird,
daß der Prozessor angehalten worden ist, die Steuersignale
ergeben, die zur Folge haben, daß der Zugriff auftritt. Wenn
der Zugriff abgeschlossen ist, wird die Halteanfrage gelöscht.
Zusätzliche Signale (nicht dargestellt) ermöglichen, daß das
Mikroinstruktionsregister geladen wird.
Das Diagnose-Interfacegerät 14 und der Zentralprozessor 5
können in einer schnell arbeitenden logischen Schaltung ausgeführt sein, z. B.
als ECL (emittergekoppelte Logik). Die Mikroprozessoreinheit
10 kann in einer langsamer arbeitenden Form ausgebildet sein, z. B. als TTL
(Transistor-Transistor-Logik). Pegeländerungsvorrichtungen (nicht
dargestellt) werden dann in den Leitungen von dem Interface
gerät 14 zur Mikroprozessoreinheit 10 vorgesehen, um
die Pegel der Signale umzuwandeln, wenn sie von einer Form der
Logik in die andere übergehen.
Die Diagnoseeinheit 2 überwacht und steuert die Arbeitsweise
der Zentraleinheit 1 in zwei Betriebsarten.
In der ersten Betriebsart, einem Einstufenbetrieb, stoppt die
Einheit den Takt des Zentralprozessors 5 und gibt dann
die eigenen Taktsignale auf eine Steuerleitung 78, damit der
Zentralprozessor 5 veranlaßt wird, einen oder mehrere Zyklen
auszuführen. Bei dieser Betriebsart können Speicherhilfsquellen
im Zentralprozessor 5 eingeschrieben oder ausgelesen werden,
wodurch eine sehr flexible und umfassende Prüfung der Arbeits
weise der Zentraleinheit möglich wird.
In der zweiten Betriebsart überwacht die Diagnoseeinheit 2
die Zentraleinheit 1, während sie mit normaler Geschwindigkeit
arbeitet. In diesem Fall bewirkt ein allgemeiner Rücksetz- oder ein
Paritätsfehler oder ein anderer Hardware-Fehler, der von der
Zentraleinheit 1 zur Anzeige gebracht wird, eine Unterbrechung
zum Mikroprozessor, wie ausgeführt. Zusätzlich kann der Instruk
tionszähler 66 geladen und in der Weise wirksam gemacht werden,
daß der Zentralprozessor 5 angehalten wird, wenn die gewünschte
Anzahl von Mikroinstruktionen ausgeführt worden ist. Die
Adressenvergleichsschaltung ermöglicht, daß die Diagnoseeinheit
anzeigt, wann ein Lesen oder Schreiben (je nach
Wunsch) in einen speziellen Speicherplatz im Steuerspeicher 25
vorgenommen wird, und der Zentralprozessor 5 dann, wenn erwünscht,
angehalten wird, je nach dem Setzen der Bits 65 (1) bis 65 (3).
Die Mikroprozessoreinheit 10 wird durch die Firmware im Lese
speicher 12 gesteuert, der seinerseits von dem Bedienungsgerät
3 oder dem Interfacegerät 14 durch Unterbrechungen gesteuert
wird. Das Bedienungsfeld kann Befehle oder Daten aussenden.
Befehle bewirken, daß spezielle Aktivitäten in dem Interface
gerät 14 und dem USART 16, oder aber eine Steuerung der Arbeits
weise der Firmware stattfinden. Daten können asynchron oder
synchron zugeführt werden. Im ersteren Fall werden sie in
Schriftzeichenform zugeführt und in einen Datenpuffer im
Randomspeicher 13 gefüllt, von wo sie an einen Adressen
puffer im Randomspeicher 13 durch einen anderen Befehl ver
schoben werden. Diese Werte können dann auf das Interface
gerät 14 durch weitere Befehle übertragen werden. Durch Laden
des Steuerregisters und anderer Register des Interfacegerätes 14
kann der Zentralprozessor 5 in der gewünschten Weise manipuliert
werden. Andererseits kann der USART durch einen Befehl in den
Synchronbetrieb rückgesetzt werden, wobei dann die Binärinfor
mation von dem Bedienungsgerät 3 direkt in den Steuerspeicher
25 übertragen wird, wo sie sequentiell beginnend von einer
bestimmten Adresse geladen wird.
Die Diagnoseeinheit 2 gibt normalerweise eine Nachricht
"vollständig" oder "Fehler" zurück, wenn sie durch einen Befehl so gesteuert
wird, daß sie eine Aktivität ausführt, z. B. das Abgeben eines
Steuersignals an den Zentralprozessor 5. Sie kann ferner Daten
zurückführen, beispielsweise als Antwort auf einen Befehl, um
die Eingaberegister in dem Interfacegerät 14 aus dem Zentral
prozessor 5 auszulesen.
Die Diagnoseeinheit 2 hält ein Diagnosezustandswort im
Randomspeicher 13 aufrecht, der eine Information über die
ausgeführte Aktivität und aufgetretene Fehler speichert.
Unterbrechungen aus dem Diagnose-Interfacegerät 14 ergeben
Einträge in dieses Wort. Somit bewirkt die Unterbrechung auf
der Leitung 16, daß ein Bit gesetzt wird, das angibt, daß
Adressenübereinstimmung der speziellen Art angezeigt worden ist.
Da die Diagnoseeinheit 2 Informationen in das Bedienungsgerät 3
ausschließlich auf einer Haupt- und Nebenbasis
gibt, wobei das Bedienungsgerät das Hauptgerät ist, kann
die Diagnoseeinheit nicht von sich aus Informationen über Unter
brechungen an das Bedienungsgerät geben. Das Bedienungsgerät
gibt somit in regelmäßigen Abständen, z. B. einmal pro Sekunde,
einen Abrufbefehl und nimmt das Diagnosezustandswort dafür
auf. Es kann dann weitere Informationen über eine Unter
brechung, die in dem Zustandswort aufgezeichnet ist,
suchen.
Die Diagnoseeinheit kann zu einem beliebigen Zeitpunkt verwendet
werden, um die Arbeitsweise der Zentraleinheit 1
zu prüfen. Ein sehr wichtiger Zeitpunkt ist jedoch der, zu dem
die Einheit in Betrieb genommen wird, beispielsweise zu
Beginn des Tages, weil dies ein Zeitpunkt ist, an welchem Fehler
sich mit besonders hoher Wahrscheinlichkeit selbst zeigen.
Wenn die Datenverarbeitungsanlage eingeschaltet wird, prüfen sich das
Bedienungsgerät 3 und die Diagnoseeinheit 2 selbst sowie das
Verbindungsglied zwischen ihnen, und wenn dies erfolgreich ist,
wird diese Tatsache auf dem Bedienungsfeld 24 zur Anzeige ge
bracht. An diesem Punkt sind der Steuerspeicher 25 und der
Hauptspeicher 6 frei und das Mikroprogramm, das er aufnehmen
soll, wird in einem peripheren Speicher, z. B. dem Platten
speicher 8, gespeichert. Der Bedienende drückt dann eine Füll
taste, führt Parameter aus der Tastatur betreffend die Einheit
aus der das Mikroprogramm gefüllt werden soll, ein und
drückt eine Eingabetaste. Dies bewirkt, daß das Bedienungsgerät
3 Binärdaten, die im Lesespeicher 19 gespeichert werden, auf
die Diagnoseeinheit 2 überträgt, von wo sie in den Steuerspeicher
25 geladen werden. Die Diagnoseeinheit 2 liest dann die Speicher
information zurück und prüft, ob sie einwandfrei eingegeben
worden ist. Ist dies der Fall, werden die ersten fünf Instruk
tionen im Steuerspeicher 25 im Einzelschrittbetrieb durchge
führt. Sie prüfen das Weiterschalten und Verzweigen des Mikro
programmzählers im Register 32. Ist dies erfolgreich, werden
diese Schritte durch den Zentralprozessor 5 wiederholt, der mit
normaler Geschwindigkeit läuft. Das Mikroprogramm wird progressiv
fortgesetzt, um die Einheiten der Zentraleinheit zu prüfen,
bis es in der Lage ist, die Parameter zu benutzen, die in
das Bedienungsgerät 3 eingegeben werden, um ein Einzelschritteingabe
programm mit zweitem Pegel aus dem ausgewählten peripheren
Gerät zuerst in den Hauptspeicher 6 und dann in den Steuerspeicher
25 zu füllen. Dieses Programm, das vorrichtungsabhängig ist,
lädt nach Ausführung weiterer Prüfungen das tatsächliche
Mikroprogramm in den Steuerspeicher über den Hauptspeicher
ein. Die Anlage ist dann bereit, mit dem Laden von Programmen in den
Hauptspeicher 6 zu beginnen.
Es können durch die Anlage ausge
wählte Informationen auf die Diagnoseeinheit 2 und das Be
dienungsgerät 3 unter Steuerung der Anlage übertragen
werden. Ein Speicherplatz im Steuerspeicher 25, z. B. in Fig. 2
der Speicherplatz 44, wird der Verbindung von dem Zentral
prozessor zu den Diagnose- und Bedienungsgeräten zugeteilt.
Die Adresse dieses Speicherplatzes wird in das Bezugsadressen
register 64 aus dem Datenpuffer im Randomspeicher 13 geladen
und die Bits 65 (1), (2) und (3) werden so gesetzt, daß sie
bewirken, daß ein Signal auf die Leitung 60 abgegeben wird,
wenn Adressenübereinstimmung bei einem Einschreiben in den Steuer
speicher 25 angezeigt wird, daß aber der Zentralprozessor 5
nicht angehalten wird, d. h., daß das Haltesignal nicht auf
die Leitung 81 gegeben wird. Wenn dann das Bedienungsgerät 3
die Diagnoseeinheit abruft, prüft es das entsprechende Bit
im Diagnosezustandswort und erfährt, daß Übereinstimmung der ge
wünschten Art angezeigt worden ist. Es bewirkt dann, daß der
Inhalt des Speicherplatzes 44, der in den Steuerspeicher 25
eingeschrieben wird, in die Diagnoseeinheit 2 eingelesen wird
und von dort in das Bedienungsgerät, wo es sichtbar angezeigt
wird.
Im einzelnen erfolgt der letzte Schritt in der Weise, daß die
Bits 65 (6) und 65 (7) so gesetzt werden, daß sie anzeigen,
daß ein Auslesen in den Steuerspeicher erwünscht ist, daß die
Adresse des Speicherplatzes 44 in das Adressenabgaberegister
63 aus dem Datenpuffer in den Randomspeicher 13 gegeben wird,
und daß das Bit 65 (8) gesetzt wird, damit die Steuerschaltung
76 beginnen kann, den Zugriff auszuführen. Die aufgefundenen
Daten werden in dem Dateneingangsregister 68 gehalten. Von
dort werden sie auf das Bedienungsgerät 3 übertragen.
Dies ermöglicht, daß der Zentralprozessor 5
Nachrichten an das Bedienungsgerät sendet, und daß in der
anfänglichen Ladefolge der Bedienende über
den Fortgang der Folge informiert wird. Die Folge wird
in Stufen unterteilt und bei Wirksamwerden der Adressenver
gleichsschaltung 74 und Speicherung der Adresse des Ausgangs
speicherplatzes 44 sendet der Zentralprozessor 5 eine Nachricht
am Beginn einer jeden Stufe, die die Stufe und die Tatsache,
daß sie angelaufen ist, identifiziert. Diese Nachricht wird
durch das Bedienungsfeld 24 sichtbar gemacht und auch in
einem im Randomspeicher 20 gespeicherten Protokoll aufgezeichnet.
Wenn die Stufe erfolgreich abgeschlossen ist, wird eine Nachricht
gesendet, die wiederum die Stufe identifiziert, und die erfolg
reiche Beendigung ankündigt. Ist die Stufe nicht erfolgreich,
wird eine Nachricht gesendet, die die Information betreffend
den Fehler sowie auch die Identifizierung enthält. Diese Nach
richten werden ebenfalls sichtbar angezeigt und protokolliert.
Wenn eine Stufe nicht erfolgreich abgeschlossen wird, wird ein
erneuter Versuch gemacht; wenn dieser ebenfalls
nicht erfolgreich ist, wird eine Nachricht hierüber gesendet.
Ist dies nicht der Fall, wird versucht, die Art
des Fehlers genauer zu bestimmen, und die Resultate werden
ebenfalls in Form von Nachricht übertragen. Wenn festgestellt wird,
daß der Fehler nicht kritisch ist, wird die Verarbeitung fort
gesetzt; ist der Fehler kritisch, wird die Verarbeitung ange
halten und das Protokoll im Randomspeicher 20 kann ausgelesen
werden, damit ermöglicht wird, daß der Verlauf der Ladefolge
geprüft wird. Die Diagnoseeinheit 2 kann so betrieben werden,
daß der Inhalt der Register 32 und 38 sowie des Steuerspeichers
25 zur Prüfung ausgelesen wird. Es ergibt sich, daß die Zentral
einheit 1 in der Lage war, von ihr festgelegte
Informationen an die Diagnoseeinheit 2 und von dort in das
Bedienungsgerät 3 überzuführen. Die Diagnoseeinheit ist
über den Fortgang von Ereignissen in der Zentraleinheit 1
informiert worden, während die Verarbeitung fortgesetzt wird.
Der Zentralprozessor 5 kann z. B. so ausgelegt sein, daß er mehr als
einen Speicherplatz für die Nachrichten verwendet, die an die
Diagnoseeinheit abgegeben werden. Die Nachrichten können
dann länger sein. Beispielsweise kann auch der auf den Speicher
platz 44 folgende Speicherplatz verwendet werden. In diesem
Fall wird im Anschluß an die Anzeige des Einschreibens in den
Speicherplatz 44 und des Auslesens der Inhalte durch die
Diagnoseeinheit das Adressenausgangsregister 63 um Eins weiter
geschaltet, und der Steuerspeicher 25 wird unter Verwendung
dieser Adresse ausgelesen. Es besteht keine Notwendigkeit,
die Adressenvergleichsschaltung 74 zu verändern, die für den
zunächsten Schreibvorgang in den ursprünglichen Speicherplatz 44
bereit bleibt.
Während die vorbeschriebene Einrichtung eine Mikroprozessor
einheit verwendet, die eine Unterbrechung erfährt, wenn
Adressenübereinstimmung angezeigt wird, und die anschließend den Aus
gangsspeicherplatz im Steuerspeicher liest, ist es stattdessen
möglich, logische Elemente in Hardware im Interfacegerät 14
zu verwenden, die in Abhängigkeit von dem Signal auf der Leitung
60 bewirken, daß die gewünschte Ablesung erfolgt.
Aufgrund der Flexibilität des vorbeschriebenen Diagnose
prozessors können Nachrichten in gleicher Weise von dem Diagnose
prozessor zum Zentralprozessor 5 übergeführt werden, die von dem
Interfacegerät in eine vorbestimmte Speicherstelle oder Folge
von Speicherstellen im Steuerspeicher eingeschrieben werden.
Claims (1)
- Datenverarbeitungsanlage mit einer Zentraleinheit, die einen Zentralprozessor enthält, der einen Steuerspeicher besitzt, welcher ein Mikroprogramm zur Steuerung des Betriebes des Zentralprozessors enthält, und mit einer Diagnoseeinheit, die mit der Zentraleinheit zur Durchführung von Diagnosevorgängen in der Zentraleinheit verbunden ist, dadurch gekennzeichnet, daß
- a) der Zentralprozessor (5) Diagnoseinformationen zum Übertragen auf die Diagnoseeinheit (2) in einen vorbe stimmten Speicherplatz (44) des Steuerspeichers (25) einschreibt,
- b) die Diagnoseeinheit (2) eine Adressenvergleichsschaltung (74) aufweist, die anzeigt, wenn der Zentralprozessor (5) einen Einschreibvorgang in den vorbestimmten Speicherplatz (44) durchführt, und
- c) die Diagnoseeinheit (2) die im vorbestimmten Speicherplatz (44) enthaltenen Informationen liest, wenn die Vergleichs schaltung (74) einen solchen Einschreibvorgang anzeigt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8009306 | 1980-03-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3110378A1 DE3110378A1 (de) | 1982-05-06 |
DE3110378C2 true DE3110378C2 (de) | 1987-06-11 |
Family
ID=10512221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3110378A Granted DE3110378A1 (de) | 1980-03-19 | 1981-03-17 | Datenverarbeitungseinrichtung |
Country Status (8)
Country | Link |
---|---|
US (1) | US4392208A (de) |
JP (1) | JPS56153455A (de) |
AU (1) | AU542187B2 (de) |
BE (1) | BE888012A (de) |
DE (1) | DE3110378A1 (de) |
FR (1) | FR2478845B1 (de) |
IN (1) | IN155448B (de) |
ZA (1) | ZA811693B (de) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4751673A (en) * | 1982-03-22 | 1988-06-14 | The Babcock & Wilcox Company | System for direct comparison and selective transmission of a plurality of discrete incoming data |
JPS59216256A (ja) * | 1983-05-24 | 1984-12-06 | Iwatsu Electric Co Ltd | マイクロプロセツサの動作解析装置 |
US4663707A (en) * | 1984-05-25 | 1987-05-05 | Scientific Micro Systems, Inc. | Multilevel bootstrap apparatus |
US4703446A (en) * | 1984-07-03 | 1987-10-27 | Nec Corporation | Data processing unit diagnosis control apparatus |
JPS61188626A (ja) * | 1985-02-18 | 1986-08-22 | Fujitsu Ltd | マイクロプロセツサ |
IT1184054B (it) * | 1985-03-25 | 1987-10-22 | Cselt Centro Studi Lab Telecom | Unita di controllo di microprogramma autocollaudante con rilevazione in linea degli errori in tecnologia mos |
DE3577760D1 (de) * | 1985-12-30 | 1990-06-21 | Ibm Deutschland | Verfahren und einrichtung zur analyse von steuerprogrammen. |
JPH01241636A (ja) * | 1988-03-17 | 1989-09-26 | Internatl Business Mach Corp <Ibm> | データ処理システム |
US4959772A (en) * | 1988-03-24 | 1990-09-25 | Gould Inc. | System for monitoring and capturing bus data in a computer |
JPH07120292B2 (ja) * | 1989-06-19 | 1995-12-20 | 日本電気株式会社 | 情報処理システム |
JPH04306735A (ja) * | 1991-04-04 | 1992-10-29 | Toshiba Corp | 非同期割込み禁止機構 |
JPH052654A (ja) * | 1991-06-25 | 1993-01-08 | Nissan Motor Co Ltd | マイクロコンピユータの故障検知方法および回路 |
JPH0540730A (ja) * | 1991-08-06 | 1993-02-19 | Mitsubishi Electric Corp | マイクロコンピユータ |
US5262973A (en) * | 1992-03-13 | 1993-11-16 | Sun Microsystems, Inc. | Method and apparatus for optimizing complex arithmetic units for trivial operands |
US5479649A (en) * | 1992-05-01 | 1995-12-26 | Advanced Micro Devices, Inc. | Method and apparatus for forming a logical combination of signals from diagnostic nodes in an IC chip for passive observation at a dedicated diagnostic pin |
US5606660A (en) * | 1994-10-21 | 1997-02-25 | Lexar Microsystems, Inc. | Method and apparatus for combining controller firmware storage and controller logic in a mass storage system |
US6801979B1 (en) | 1995-07-31 | 2004-10-05 | Lexar Media, Inc. | Method and apparatus for memory control circuit |
US6757800B1 (en) | 1995-07-31 | 2004-06-29 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US6081878A (en) | 1997-03-31 | 2000-06-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US6411546B1 (en) | 1997-03-31 | 2002-06-25 | Lexar Media, Inc. | Nonvolatile memory using flexible erasing methods and method and system for using same |
WO2000030116A1 (en) | 1998-11-17 | 2000-05-25 | Lexar Media, Inc. | Method and apparatus for memory control circuit |
US6295612B1 (en) | 2000-04-11 | 2001-09-25 | Visteon Global Technologies, Inc. | Method and system for independent monitoring of multiple control systems |
JP2005050124A (ja) * | 2003-07-29 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 特定周波数帯域のノイズを低減できるコンパイラ、およびコンピュータ装置 |
US7490022B2 (en) * | 2005-03-30 | 2009-02-10 | Agilent Technologies, Inc. | System and method for rapid testing of intermittently operated devices |
JP4648961B2 (ja) * | 2008-03-25 | 2011-03-09 | 富士通株式会社 | 装置メンテナンスシステム、方法および情報処理装置 |
CN103164308A (zh) * | 2011-12-12 | 2013-06-19 | 鸿富锦精密工业(深圳)有限公司 | 调试系统及方法 |
CN103164313A (zh) * | 2011-12-12 | 2013-06-19 | 鸿富锦精密工业(深圳)有限公司 | 调试系统及方法 |
US10067814B2 (en) | 2016-04-28 | 2018-09-04 | International Business Machines Corporation | Method and system to decrease measured usage license charges for diagnostic data collection |
US10769051B2 (en) * | 2016-04-28 | 2020-09-08 | International Business Machines Corporation | Method and system to decrease measured usage license charges for diagnostic data collection |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1264066A (de) * | 1970-06-24 | 1972-02-16 | ||
US3688263A (en) * | 1971-04-19 | 1972-08-29 | Burroughs Corp | Method and apparatus for diagnosing operation of a digital processor |
FR2250450A5 (de) * | 1973-09-10 | 1975-05-30 | Honeywell Bull Soc Ind | |
FR2260829B1 (de) * | 1974-02-13 | 1977-09-16 | Honeywell Bull Soc Ind | |
FR2270642B1 (de) * | 1974-05-08 | 1977-10-21 | Honeywell Bull Soc Ind | |
US3937938A (en) * | 1974-06-19 | 1976-02-10 | Action Communication Systems, Inc. | Method and apparatus for assisting in debugging of a digital computer program |
FR2292285A1 (fr) * | 1974-11-22 | 1976-06-18 | Jerome Jacky | Dispositif d'enregistrement des instructions d'un ordinateur |
US4315311A (en) * | 1975-10-28 | 1982-02-09 | Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) | Diagnostic system for a data processing system |
US4212059A (en) * | 1977-03-14 | 1980-07-08 | Tokyo Shibaura Electric Co., Ltd. | Information processing system |
US4167779A (en) * | 1978-03-10 | 1979-09-11 | Digital Equipment Corporation | Diagnostic apparatus in a data processing system |
-
1981
- 1981-03-10 IN IN133/DEL/81A patent/IN155448B/en unknown
- 1981-03-13 ZA ZA00811693A patent/ZA811693B/xx unknown
- 1981-03-17 DE DE3110378A patent/DE3110378A1/de active Granted
- 1981-03-18 US US06/244,864 patent/US4392208A/en not_active Expired - Lifetime
- 1981-03-18 JP JP3926881A patent/JPS56153455A/ja active Granted
- 1981-03-18 AU AU68479/81A patent/AU542187B2/en not_active Ceased
- 1981-03-19 BE BE2/59059A patent/BE888012A/fr not_active IP Right Cessation
- 1981-03-19 FR FR8105499A patent/FR2478845B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS56153455A (en) | 1981-11-27 |
ZA811693B (en) | 1982-03-31 |
FR2478845A1 (fr) | 1981-09-25 |
AU542187B2 (en) | 1985-02-14 |
BE888012A (fr) | 1981-09-21 |
JPS6112298B2 (de) | 1986-04-07 |
IN155448B (de) | 1985-02-02 |
AU6847981A (en) | 1981-09-24 |
DE3110378A1 (de) | 1982-05-06 |
FR2478845B1 (fr) | 1988-06-17 |
US4392208A (en) | 1983-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3110378C2 (de) | ||
DE2148847C3 (de) | Datenübertragungssteuerung zwischen Speichern und peripheren Geräten einer Datenverarbeitungsanlage | |
DE2953432C1 (de) | Vorrichtung zum Testen eines Mikroprogramms | |
DE2714805C2 (de) | ||
DE2846495C2 (de) | Zentraleinheit | |
DE2648229C2 (de) | ||
DE2657848C2 (de) | ||
DE2456578C2 (de) | Datenverarbeitungsanlage | |
DE2719203C2 (de) | Einrichtung zur Reststatusberichterstattung während verketteter Ein- und Ausgabeoperationen | |
DE2316296C2 (de) | Mikroprogrammierbarer Prozessor | |
CH522921A (de) | Rechneranlage | |
DE68924400T2 (de) | Fliessbanddatenverarbeitungsvorrichtung. | |
DE2611907A1 (de) | Dv-system mit einer prioritaets- unterbrechungs-anordnung | |
DE2902465A1 (de) | Datenverarbeitungsanordnung | |
DE2703394A1 (de) | Datenverarbeitungssystem | |
DE2806024A1 (de) | Speichersystem mit fehlerfeststell- und korrekturmoeglichkeit | |
DE2023354A1 (de) | Programmierbare Einheit und Verfahren zum Betreiben einer programmierbaren Einheit | |
DE2540823C2 (de) | Elektronische Datenverarbeitungsanlage | |
DE2658864A1 (de) | Pruefsystem fuer eine mikroprogrammierte verarbeitungseinheit | |
DE2721623A1 (de) | System zur bearbeitung eines zielsystemprogrammes | |
DE2747633A1 (de) | Dv-system mit einer unterbrechungseinrichtung | |
DE2461592C3 (de) | Anordnung zur Durchführung von Wartungsoperationen bei einem Datenverarbeitungssystem | |
DE68921334T2 (de) | Gerät zur programmierten vorübergehenden Aufhebung des Prozessorbetriebs zum Wiederversuch, zur Rückgewinnung und zum Austesten. | |
DE2657897A1 (de) | Externes geraet, das die ureingabe fest gespeichert enthaelt, fuer elektronische datenverarbeitungsanlagen mit einem zentralen speicher | |
DE69323695T2 (de) | Verfahren und Einrichtung zum Überprüfen von geordneter Datenverarbeitung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |