JPS59216256A - マイクロプロセツサの動作解析装置 - Google Patents
マイクロプロセツサの動作解析装置Info
- Publication number
- JPS59216256A JPS59216256A JP58090073A JP9007383A JPS59216256A JP S59216256 A JPS59216256 A JP S59216256A JP 58090073 A JP58090073 A JP 58090073A JP 9007383 A JP9007383 A JP 9007383A JP S59216256 A JPS59216256 A JP S59216256A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- address
- microprocessor
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分舒
本発囲ハロシックアナライザ、マイクロプロセッサアナ
ライザ等マイクロプロセッサ応用機器のプログラム解析
や動作チェック、故障診断等のためのｍ折装置に関する
ものである。
ライザ等マイクロプロセッサ応用機器のプログラム解析
や動作チェック、故障診断等のためのｍ折装置に関する
ものである。
（ｂ）従来技術と問題点
従来この１３装置ｎは第１図にその一例を示すように、
まずコントロールプロセッサ８からスタートイ言号がメ
モリコントロール回路５に出力されると。
まずコントロールプロセッサ８からスタートイ言号がメ
モリコントロール回路５に出力されると。
マイクロプロセッサ１のコントロールパスノ信号により
メモリコントロール回路５けアドレス選択信号３にアド
レス選択信号を出力して、アドレスカウンタ４からのア
ドレスがメモリ２に入力されるようにするとともに、マ
イクロプロセッサのコントロールバスの信号によシアド
レスカウンタ４のクロック及びメモリ２の胃き込み信号
を出力する。メモリ２には被測定システムのマイクロプ
ロセッサのデータバス、アドレスバス、コントロールパ
スの信号状態が書き込まれていく。一方、コントロール
プロセッサ８によシあらかじめ設定されたトリガ比紗条
件と、ネル測定システムのマイ、クロプロセッサ１のア
ドレスバス、ｆ−タバス、コントロールパスの信号状態
がトリガ比較回路乙によシ比較され、比較栄件と一致し
た時に一致パルス（以下トリガ信号と言う）が発生する
。このトリガ信号によシメモリコントロール回路５はア
ドレスカウンタのクロック及びメモリの襲き込み信号を
禁止してバス状態の書き込み動作′ｆｃ終了する。
メモリコントロール回路５けアドレス選択信号３にアド
レス選択信号を出力して、アドレスカウンタ４からのア
ドレスがメモリ２に入力されるようにするとともに、マ
イクロプロセッサのコントロールバスの信号によシアド
レスカウンタ４のクロック及びメモリ２の胃き込み信号
を出力する。メモリ２には被測定システムのマイクロプ
ロセッサのデータバス、アドレスバス、コントロールパ
スの信号状態が書き込まれていく。一方、コントロール
プロセッサ８によシあらかじめ設定されたトリガ比紗条
件と、ネル測定システムのマイ、クロプロセッサ１のア
ドレスバス、ｆ−タバス、コントロールパスの信号状態
がトリガ比較回路乙によシ比較され、比較栄件と一致し
た時に一致パルス（以下トリガ信号と言う）が発生する
。このトリガ信号によシメモリコントロール回路５はア
ドレスカウンタのクロック及びメモリの襲き込み信号を
禁止してバス状態の書き込み動作′ｆｃ終了する。
メモリ２にはトリガ信号発生以前のマイクロプロセッサ
のバスの状態が記憶される。記憶されたバスの状ｍ ｔ
ｅｌ：コントロールプロセッサ８によシ１６進コードや
被測定回路のマイクロプロセッサのニーモニックコード
に変換きれ、ＣＲＴ等９等厚表示装置９シ表示ちれる。
のバスの状態が記憶される。記憶されたバスの状ｍ ｔ
ｅｌ：コントロールプロセッサ８によシ１６進コードや
被測定回路のマイクロプロセッサのニーモニックコード
に変換きれ、ＣＲＴ等９等厚表示装置９シ表示ちれる。
さて、ここで表示部に同時に表示される情報量はバス状
態記憶用のメモリの容量に比べ一般的に非常に少なく１
表示部のメモリ内容表示領域に同時に表示されるデータ
はメモリ内容のごく一部にすぎない。この様子を第２図
（Ａ）に示す。すなわちメモリの容量をＮとし、時間的
に最も早い時に記憶され之データ（ＤＡＴＡφ）のアド
レスをφ。
態記憶用のメモリの容量に比べ一般的に非常に少なく１
表示部のメモリ内容表示領域に同時に表示されるデータ
はメモリ内容のごく一部にすぎない。この様子を第２図
（Ａ）に示す。すなわちメモリの容量をＮとし、時間的
に最も早い時に記憶され之データ（ＤＡＴＡφ）のアド
レスをφ。
最もおそい（新しい〕時に記憶されたデータ（ＤＡＴＡ
Ｎ）のアドレスをＮ％表示部のメモリ内容表示領域の行
数をｍとし、覗在表示されている表示部のメモリ内容表
示領域の最下行の表示データをＤＡＴＡｎ （アドレ
スｎの内容〕とすると、第２図（Ａ）に示すように表示
さオＬるのはメモリのアドレスφ〜Ｎのうちのアドレス
ｎ−ｎ１−ｎの間のデータだけである。そこでメモリの
内容の任意の点を表示できるように、第１図に示すよう
な表示部のメモリ内容表示領域に表示される内容を一行
分画面上方に向って平行移動する画面スクロールアップ
スイッチＳＷ１及び画面下方に向って平行移ａ１する画
面スクロールダウンスイッチＳ Ｗ ２を設は一行ずつ
画面を上方又は下方に平行移動することによシ、メモリ
の任意のデータｆ、表示するようにしている。ここで第
２図ＬＡＪの状態から一行画面をスクロールアップした
時の表示′５ｆ：第２１マ１（Ｂ）に、−行側面をスク
ロールダウンした時の表示を第２図（Ｃ）に示す。又こ
れとは別に、設定争件入力部等からメモリのアドレスを
入力して、そのアドレスのデータがメモリ表示領域の最
上性にくるように表示する方法もある。この時の表示を
第２図ＣＤ）に示す。第２図ＣＤ）にはメモリのアトト
スとしてｔを入力した時の表示例を示している。
Ｎ）のアドレスをＮ％表示部のメモリ内容表示領域の行
数をｍとし、覗在表示されている表示部のメモリ内容表
示領域の最下行の表示データをＤＡＴＡｎ （アドレ
スｎの内容〕とすると、第２図（Ａ）に示すように表示
さオＬるのはメモリのアドレスφ〜Ｎのうちのアドレス
ｎ−ｎ１−ｎの間のデータだけである。そこでメモリの
内容の任意の点を表示できるように、第１図に示すよう
な表示部のメモリ内容表示領域に表示される内容を一行
分画面上方に向って平行移動する画面スクロールアップ
スイッチＳＷ１及び画面下方に向って平行移ａ１する画
面スクロールダウンスイッチＳ Ｗ ２を設は一行ずつ
画面を上方又は下方に平行移動することによシ、メモリ
の任意のデータｆ、表示するようにしている。ここで第
２図ＬＡＪの状態から一行画面をスクロールアップした
時の表示′５ｆ：第２１マ１（Ｂ）に、−行側面をスク
ロールダウンした時の表示を第２図（Ｃ）に示す。又こ
れとは別に、設定争件入力部等からメモリのアドレスを
入力して、そのアドレスのデータがメモリ表示領域の最
上性にくるように表示する方法もある。この時の表示を
第２図ＣＤ）に示す。第２図ＣＤ）にはメモリのアトト
スとしてｔを入力した時の表示例を示している。
いずれの場合においても使用者が記憶されたメモリの内
容の中から目ざす特定のデータをさがすためには１画面
のスクロールアップ又はスクロールダウンのスイッチを
押して画面を一行平行移動させるか、メモリのアドレス
を入力してから表示画面のＩ） Ａ ’Ｉ’ Ａをしら
べ目ざす特定のデータが表示されたかどうかを判断し見
つからない場合は再度画面のスクロールアップ又はスク
ロールダウンのスイッチを押して画面を一行平行移動さ
せるか、又はメモリの別のアドレスを入力して次の画面
を出すという操作を目ざすデータが見つかるまでくシ返
す必要があシ、非常に手間がかかシわずられしいという
欠点があった。
容の中から目ざす特定のデータをさがすためには１画面
のスクロールアップ又はスクロールダウンのスイッチを
押して画面を一行平行移動させるか、メモリのアドレス
を入力してから表示画面のＩ） Ａ ’Ｉ’ Ａをしら
べ目ざす特定のデータが表示されたかどうかを判断し見
つからない場合は再度画面のスクロールアップ又はスク
ロールダウンのスイッチを押して画面を一行平行移動さ
せるか、又はメモリの別のアドレスを入力して次の画面
を出すという操作を目ざすデータが見つかるまでくシ返
す必要があシ、非常に手間がかかシわずられしいという
欠点があった。
（Ｃ）発明の目的
本発明はこれら従来の欠点にかんがみデータ検索用のス
イッチを設けてこれを押寸ことにより、あらかじめ入力
された検索データとメモリの内容を比較検索して求める
データを表示するようにしたマイクロプロセッサの動作
分析装置を提供することを目的とするものである。
イッチを設けてこれを押寸ことにより、あらかじめ入力
された検索データとメモリの内容を比較検索して求める
データを表示するようにしたマイクロプロセッサの動作
分析装置を提供することを目的とするものである。
（ＣＩ′）発明の構成
この目的は本発明によれば、核測定ンステムのマイクロ
プロセッサの各種信号ｆ！：記憶するためのメモリと、
所望のクロックを入力とし前記メモリの記憶番地を指定
するアドレスカウンタと、各稍股定条件を入力する設定
条件の入力装置と、萌紀マイクロプロセッサの各穏信号
と、あらかじめ設定されたトリガ条件とを比較し一致し
た時に一致パルス（トリガ信号〕を発生するトリガ比較
回路と、スタート信号によシ前記メモリに別き込みパル
スを、また前記アドレスカウンタにクロック金゛出力し
前記トリガ比較回路からの一致パルス（トリガ信号）を
受けて前記メモリの荀き込みパルス及びアドレスカラ／
りのクロックの出力を停止するメモリコントロール回路
と、前記設定条件の入力装置から入力される各種設定条
件及び前記メモリの記憶内容を表示する表示装置と、前
記設定条件の入力装置からの各種設定条件を前記トリが
比較回路及びメモリコントロール回路、及び表示装置に
出力するとともに前記メモリのアドレスを出力し前記メ
モリから所望のデータｆ：読み出して前記表示装置に出
力するコントロールプロセッサと。
プロセッサの各種信号ｆ！：記憶するためのメモリと、
所望のクロックを入力とし前記メモリの記憶番地を指定
するアドレスカウンタと、各稍股定条件を入力する設定
条件の入力装置と、萌紀マイクロプロセッサの各穏信号
と、あらかじめ設定されたトリガ条件とを比較し一致し
た時に一致パルス（トリガ信号〕を発生するトリガ比較
回路と、スタート信号によシ前記メモリに別き込みパル
スを、また前記アドレスカウンタにクロック金゛出力し
前記トリガ比較回路からの一致パルス（トリガ信号）を
受けて前記メモリの荀き込みパルス及びアドレスカラ／
りのクロックの出力を停止するメモリコントロール回路
と、前記設定条件の入力装置から入力される各種設定条
件及び前記メモリの記憶内容を表示する表示装置と、前
記設定条件の入力装置からの各種設定条件を前記トリが
比較回路及びメモリコントロール回路、及び表示装置に
出力するとともに前記メモリのアドレスを出力し前記メ
モリから所望のデータｆ：読み出して前記表示装置に出
力するコントロールプロセッサと。
前記コントロールプロセッサからの前記メモリに対する
アドレスと前記アドレスカウンタからの前記メモリに対
するアドレスとを切シかえるアドレス選択回路とを−１
；ｌ備；−１前記マイクロプロセツザの各種信号を前記
メモリに記憶した後、それらを前記表示装置にしかるべ
き形式をもって表示することによシ前記マイクロプロセ
ッザの動作解析を行うような装置において、前記コント
ロールプロセッサの入力に接続され、前記設定条件の入
力装置から入力きれる検索データを前記メモリの内容と
比＃（全表することを開始指示するところのデータ検索
スイッチを設けることによシ、任意のデータを自動的に
前記メモリから検索し、前記表示装置片に出力するとと
ができることを特徴とするマイクロプロセッサの動作解
析装置’ｆ−提供することによって達成される。
アドレスと前記アドレスカウンタからの前記メモリに対
するアドレスとを切シかえるアドレス選択回路とを−１
；ｌ備；−１前記マイクロプロセツザの各種信号を前記
メモリに記憶した後、それらを前記表示装置にしかるべ
き形式をもって表示することによシ前記マイクロプロセ
ッザの動作解析を行うような装置において、前記コント
ロールプロセッサの入力に接続され、前記設定条件の入
力装置から入力きれる検索データを前記メモリの内容と
比＃（全表することを開始指示するところのデータ検索
スイッチを設けることによシ、任意のデータを自動的に
前記メモリから検索し、前記表示装置片に出力するとと
ができることを特徴とするマイクロプロセッサの動作解
析装置’ｆ−提供することによって達成される。
（ｅ）発明の実施例
以下本発明の実施例を図面を参照しつつ詳糾１に説明す
る。
る。
第３図は本発明の一実施例の僕成図であって。
１１Ｕｍ測定システムのマイクロプロセッサ％１２は沙
測定システムのマイクロプロセッサ１１のアドレスバス
、データバス、コントロールバスの信号を記憶するメモ
リ、１３はメモリ１２のアドレスカウンタするアドレス
選択回ＩＮＬ１４Ｕメモリ１２のアドレスを指定するカ
ウンタ、１５はメモリ１２の書キ込みパルス及びアドレ
スカウンタ１４のクロックを発生し、アドレス選択回路
１３のアドレス追択信号を出力するメモリコントロール
回路。
測定システムのマイクロプロセッサ１１のアドレスバス
、データバス、コントロールバスの信号を記憶するメモ
リ、１３はメモリ１２のアドレスカウンタするアドレス
選択回ＩＮＬ１４Ｕメモリ１２のアドレスを指定するカ
ウンタ、１５はメモリ１２の書キ込みパルス及びアドレ
スカウンタ１４のクロックを発生し、アドレス選択回路
１３のアドレス追択信号を出力するメモリコントロール
回路。
１６はあらかじめ所望の値にセットされたトリガの比較
条件とマイクロプロセッサのバス状態とを比較し、それ
らが一致した時トリガ信号を出力するトリガ比較回路、
１７はトリガ比較多件等各種設定条件を入力する設定多
件入力部、１８は設定条件入力部からの設定条件やスタ
ート信号をトリガ比較回路１６やメモリコントロール回
路１５に出力したシメモリ１２の内容を読み出して所望
のデータ形式に変換して表示部に出力するコントロール
プロセッサ、１９はコントロールプロセッサ１８によシ
所望のデータ形式に変換されたメモリ１２の内容を表示
したり、設定条件入力部から入力された設定多件を表示
したシする表示部、２０はコントロールプロセッサ１８
によシ所望のデータ形式に変換された表示部１９に表示
されたメモリ１２の内容を一行画面上部方向に平行移動
する画面スクロールアップのスイッチ、２１は画面スク
ロールアップスイッチ２０と同様に表示部１９に表示さ
れたメモ１月２の内容を一行画面下部方向に平行移動す
る画面スクロールダウンのスイッチ、２２は設定条件入
力部からあらかじめ入力された比較条件とメモリ１２の
内容を現在表示部１９の最下行に表示されたデータから
始めて順時比較検索して行き、一致するデータがメモリ
１２の中に見つかった場合、そのデータが表示部１９の
メモリ１２の表示領域の最下行にくるように表示するデ
ータサーチスイッチである。
条件とマイクロプロセッサのバス状態とを比較し、それ
らが一致した時トリガ信号を出力するトリガ比較回路、
１７はトリガ比較多件等各種設定条件を入力する設定多
件入力部、１８は設定条件入力部からの設定条件やスタ
ート信号をトリガ比較回路１６やメモリコントロール回
路１５に出力したシメモリ１２の内容を読み出して所望
のデータ形式に変換して表示部に出力するコントロール
プロセッサ、１９はコントロールプロセッサ１８によシ
所望のデータ形式に変換されたメモリ１２の内容を表示
したり、設定条件入力部から入力された設定多件を表示
したシする表示部、２０はコントロールプロセッサ１８
によシ所望のデータ形式に変換された表示部１９に表示
されたメモリ１２の内容を一行画面上部方向に平行移動
する画面スクロールアップのスイッチ、２１は画面スク
ロールアップスイッチ２０と同様に表示部１９に表示さ
れたメモ１月２の内容を一行画面下部方向に平行移動す
る画面スクロールダウンのスイッチ、２２は設定条件入
力部からあらかじめ入力された比較条件とメモリ１２の
内容を現在表示部１９の最下行に表示されたデータから
始めて順時比較検索して行き、一致するデータがメモリ
１２の中に見つかった場合、そのデータが表示部１９の
メモリ１２の表示領域の最下行にくるように表示するデ
ータサーチスイッチである。
以下本実施例の動作についてｂ”、’ ４図のフローチ
ャート企参照しつつ説明する。
ャート企参照しつつ説明する。
マスコントロールプロセッサ１８からスタート信号がメ
モリコントロール回路１５に出力されるとマイクロプロ
セッサ１１のコントロールパスの信号によシメモリコン
トロール回路１５けアドレス選択回路１３にアドレスカ
ウンタだ号を出力して、アドレスカウンタ１４からのア
ドレスがメモリに入力されるようにするとともにマイク
ロプロセッサ１１のコントロールバスの信号（・テよυ
アドレスカウンタのクロック及びメモリ１２の書き込小
パルスを出力する。メモリ１２には彼測定システムのマ
イクロプロセッサ１１のデータバス、アドレスバス、コ
ントロールバスの・（１言号状態が轡き込゛まれて行く
。一方コントロールプロセッサ１８によシあらかじめ設
定されたトリガ比帰争件と抄測定システムのマイクロプ
ロセッサ１１のアドレスバス、データバス、コントロー
ルバスの信号状態がトリガ比較回路１６により比較され
比較灸件と一致した時にトリガ信号が発生する。このト
リガ信号によりメモリコントロール回路１５はアドレス
カウンタ１４のクロック及びメモリ１２の硼：＠込みパ
ルスｆ、禁止してパス状態の書き込み動作？終了する。
モリコントロール回路１５に出力されるとマイクロプロ
セッサ１１のコントロールパスの信号によシメモリコン
トロール回路１５けアドレス選択回路１３にアドレスカ
ウンタだ号を出力して、アドレスカウンタ１４からのア
ドレスがメモリに入力されるようにするとともにマイク
ロプロセッサ１１のコントロールバスの信号（・テよυ
アドレスカウンタのクロック及びメモリ１２の書き込小
パルスを出力する。メモリ１２には彼測定システムのマ
イクロプロセッサ１１のデータバス、アドレスバス、コ
ントロールバスの・（１言号状態が轡き込゛まれて行く
。一方コントロールプロセッサ１８によシあらかじめ設
定されたトリガ比帰争件と抄測定システムのマイクロプ
ロセッサ１１のアドレスバス、データバス、コントロー
ルバスの信号状態がトリガ比較回路１６により比較され
比較灸件と一致した時にトリガ信号が発生する。このト
リガ信号によりメモリコントロール回路１５はアドレス
カウンタ１４のクロック及びメモリ１２の硼：＠込みパ
ルスｆ、禁止してパス状態の書き込み動作？終了する。
メモリ１２には、トリガ信号発生以前のマイクロプロセ
ッサ１１のパスの状態が記憶される。記憶されたパスの
状態はコントロールブロセッザ１８によ漫、１６進コー
ドや被測定システムのマイクロプロセッサ１１の二一モ
ニックコードに変換され％あらかじめ設定されたメモリ
のアドレスから表示部１９のメそり内容表示領域に所定
の行数だけ表示される。次に設定条件入力部１７から検
索すべきデータが入力され、データサーチスイッチ２２
が押されるとコントロールプロセツザ１Ｂは現在表示部
１９のメモリ内容表示領域の最下行に表示されているデ
ータに対応するメモリ１２のアドレスから＃索すべきデ
ータとメモリ内容との比較を行い一致しなけれは前記ア
ドレスの一つ前のアドレスのデータとの比較を行う。こ
のようにして検索すべきデータがメモリ１２の中に見つ
かる壕で上記比ｖ検索＃１作ケ行いメモリ１２にそのデ
ータが見つからない場合にｒｒ；ｉ 、 検索すべきデ
ータと一致するデータが存在しない表示を行い、見つか
った場合にはそのデータが表示部１９のメモリ内容表示
部の最下行になるようにメモリ内容を再表示する。もち
論、従来と同根に１画面のスフロールア、〕、スクロー
ルダウンのスイッチによυ画面上平行移動させることも
、又設定条件入力部からメモリ１２のアドレスを入力し
てそのアドレスの内容から表示部１９のメモリ内容表示
領域に表示することも可能でちる。
ッサ１１のパスの状態が記憶される。記憶されたパスの
状態はコントロールブロセッザ１８によ漫、１６進コー
ドや被測定システムのマイクロプロセッサ１１の二一モ
ニックコードに変換され％あらかじめ設定されたメモリ
のアドレスから表示部１９のメそり内容表示領域に所定
の行数だけ表示される。次に設定条件入力部１７から検
索すべきデータが入力され、データサーチスイッチ２２
が押されるとコントロールプロセツザ１Ｂは現在表示部
１９のメモリ内容表示領域の最下行に表示されているデ
ータに対応するメモリ１２のアドレスから＃索すべきデ
ータとメモリ内容との比較を行い一致しなけれは前記ア
ドレスの一つ前のアドレスのデータとの比較を行う。こ
のようにして検索すべきデータがメモリ１２の中に見つ
かる壕で上記比ｖ検索＃１作ケ行いメモリ１２にそのデ
ータが見つからない場合にｒｒ；ｉ 、 検索すべきデ
ータと一致するデータが存在しない表示を行い、見つか
った場合にはそのデータが表示部１９のメモリ内容表示
部の最下行になるようにメモリ内容を再表示する。もち
論、従来と同根に１画面のスフロールア、〕、スクロー
ルダウンのスイッチによυ画面上平行移動させることも
、又設定条件入力部からメモリ１２のアドレスを入力し
てそのアドレスの内容から表示部１９のメモリ内容表示
領域に表示することも可能でちる。
（０発明の効果
以上説明したように、本発明によれば従来どお勺画面の
スクロールアップ、スクロールダウンや、設定φ件入力
部からメモリのアドレスを入力することによりメモリの
任意の部分を表示させることができるのに加え、特定の
データを設定条件入力部から入力し、データサーチスイ
ッチを押すだけで即座にそのデータが表示されるため使
用者がいちいち画面を児で目ざすデータかどうか２ｉ４
１断したシするわずられしさもなく非常に簡単に必要な
データを表示させることができるという利点があるっ
スクロールアップ、スクロールダウンや、設定φ件入力
部からメモリのアドレスを入力することによりメモリの
任意の部分を表示させることができるのに加え、特定の
データを設定条件入力部から入力し、データサーチスイ
ッチを押すだけで即座にそのデータが表示されるため使
用者がいちいち画面を児で目ざすデータかどうか２ｉ４
１断したシするわずられしさもなく非常に簡単に必要な
データを表示させることができるという利点があるっ
第１図は従来の解析装置の構成図、第２図ＬＡ）はメモ
リの内容とアドレスと表示部のメモリ内容表示領域に表
示される内容を示した説甲図、第２図ＣＢ）は第２図（
Δ〕を一行スクロールアップしたときの表示の説明図、
第２図（Ｃ）は第２図（Ａ、ｌを一行スクロールダウン
したときの表示の訝明図。 第２図ＣＤ） Ｉｔよメモリのアドレスを指定して表示
したときの表示の説明図、第５図は本発明にかかる装置
の実施例の構成図、第４図は第３図の実施例の動作を説
明するためのフローチャートである。 図面において、１１は級測定システムのマイクロプロセ
ッサ、１２はパス状態の記憶用メ毛す、１３はアドレス
選択回路、１４はアドレスカラ／り。 １５はメモリコントロール回路、１６はトリガ比較回路
、１７１ｄ：設定φ件入力部、１８はコントロールブロ
セッザ、１９は表示部、２０は表示画面スクロールアッ
プスイッチ、２１け表示画面スクロールダウンスイッチ
、２２はデータ衿７７の開始を指示するデータ・リーー
チスイッチをそれぞ・れ示す。 特許出願人 岩崎通信、磯株式令社 ｌ持許出願代］Ｊｌ！人 弁理士 青 木 朗 弁理士 西 備 二［日 之 弁理士 山 口 昭 之 （△） 第２図
リの内容とアドレスと表示部のメモリ内容表示領域に表
示される内容を示した説甲図、第２図ＣＢ）は第２図（
Δ〕を一行スクロールアップしたときの表示の説明図、
第２図（Ｃ）は第２図（Ａ、ｌを一行スクロールダウン
したときの表示の訝明図。 第２図ＣＤ） Ｉｔよメモリのアドレスを指定して表示
したときの表示の説明図、第５図は本発明にかかる装置
の実施例の構成図、第４図は第３図の実施例の動作を説
明するためのフローチャートである。 図面において、１１は級測定システムのマイクロプロセ
ッサ、１２はパス状態の記憶用メ毛す、１３はアドレス
選択回路、１４はアドレスカラ／り。 １５はメモリコントロール回路、１６はトリガ比較回路
、１７１ｄ：設定φ件入力部、１８はコントロールブロ
セッザ、１９は表示部、２０は表示画面スクロールアッ
プスイッチ、２１け表示画面スクロールダウンスイッチ
、２２はデータ衿７７の開始を指示するデータ・リーー
チスイッチをそれぞ・れ示す。 特許出願人 岩崎通信、磯株式令社 ｌ持許出願代］Ｊｌ！人 弁理士 青 木 朗 弁理士 西 備 二［日 之 弁理士 山 口 昭 之 （△） 第２図
Claims (1)
- 【特許請求の範囲】 被測定システムのマイクロプロセッサの各種信号を記憶
するためのメモリと、所望のクロックを入力とじ前記メ
モリの記憶番地を指定するアドレスカウンタと、各種設
定条件を入力する設定条件の入力装置と、前記マイクロ
プロセッサの各種信号と、あらかじめ設定されたトリガ
条件とを比較し一致した時に一致パルス〔トリガ信号〕
を発生するトリガ比較回路と、スタート信号によυ前記
メモリに婁き込みパルスを、また前記アドレスカウンタ
にクロックを出力し前記トリガ比較回路からの一致パル
ス〔トリガ信号〕を受けて前記メモリの書き込みパルス
及びアドレスカウンタのクロックの出力を停止するメモ
リコントロール回路と、前記設定条件の入力装置から入
力される各種設定条件及び前記メモリの記憶内容を表示
する表示装置と、前記設定条件の入力装置からの各種設
定条件を前記トリガ比較回路及びメモリコントロール回
路、Ｅ！び表示装置に出力するとともに前記メモリのア
ドレスを出力し前記メモリから所望のデータを読み出し
て前記表示装置に出力するコントロールプロセッサと、
前記コントロールプロセッサからの前記メモリに対する
トドレスと前記アドレスカウンタからの前記メモリに対
するアドレスとを切りかえるアドレス選択回路とを具備
し、＠記マイクロプロセッサの各種信号を前記メモリに
記憶した後、それらを前記表示装置にしかるべき形式を
もって表示することによシ前記マイクロプロセッサの動
作解析と行うような装置において、前記コントロールプ
ロセッサの入力に接続され、前記設定条件の入力装置か
ら入力される検索データ゛を前記メモリの内容と比較検
索することを開始指示するところのデータ検索スイッチ
を設けることにより、任意のデータを自動的に前記メモ
リから検索し、前記表示装置に出力することができるこ
とを特徴とするマイクロプロセッサの動作解析装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58090073A JPS59216256A (ja) | 1983-05-24 | 1983-05-24 | マイクロプロセツサの動作解析装置 |
| US06/611,839 US4611281A (en) | 1983-05-24 | 1984-05-18 | Apparatus for analyzing microprocessor operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58090073A JPS59216256A (ja) | 1983-05-24 | 1983-05-24 | マイクロプロセツサの動作解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59216256A true JPS59216256A (ja) | 1984-12-06 |
| JPS6342296B2 JPS6342296B2 (ja) | 1988-08-23 |
Family
ID=13988348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58090073A Granted JPS59216256A (ja) | 1983-05-24 | 1983-05-24 | マイクロプロセツサの動作解析装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4611281A (ja) |
| JP (1) | JPS59216256A (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60238944A (ja) * | 1984-05-14 | 1985-11-27 | Mitsubishi Electric Corp | トレ−ス用記憶装置 |
| JPS61120247A (ja) * | 1984-11-16 | 1986-06-07 | Hitachi Ltd | 制御装置の暴走検出装置 |
| US4752928A (en) * | 1985-05-06 | 1988-06-21 | Tektronix, Inc. | Transaction analyzer |
| JPS61294375A (ja) * | 1985-06-21 | 1986-12-25 | Ando Electric Co Ltd | サンプリングデ−タの発生順序判定方法 |
| US4707834A (en) * | 1985-09-17 | 1987-11-17 | Tektronix, Inc. | Computer-based instrument system |
| FR2595474B1 (fr) * | 1986-03-04 | 1988-06-24 | Texas Instruments France | Dispositif de controle et de verification du fonctionnement de blocs internes a un circuit integre |
| US4972138A (en) * | 1987-05-11 | 1990-11-20 | Hewlett Packard Co. | Oscilloscope-like user-interface for a logic analyzer |
| US4817118A (en) * | 1987-06-29 | 1989-03-28 | Step Engineering | Mobile incident logger |
| US4907229A (en) * | 1988-06-23 | 1990-03-06 | The United States Of America As Represented By The Secretary Of The Navy | Selective multimode/multiconfigurable data acquisition and reduction processor system |
| US5287511A (en) * | 1988-07-11 | 1994-02-15 | Star Semiconductor Corporation | Architectures and methods for dividing processing tasks into tasks for a programmable real time signal processor and tasks for a decision making microprocessor interfacing therewith |
| US5263143A (en) * | 1988-07-11 | 1993-11-16 | Star Semiconductor Corporation | Real time probe device for internals of signal processor |
| US5297277A (en) * | 1990-08-31 | 1994-03-22 | International Business Machines Corporation | Apparatus for monitoring data transfers of an oemi channel interface |
| US5446876A (en) * | 1994-04-15 | 1995-08-29 | International Business Machines Corporation | Hardware mechanism for instruction/data address tracing |
| US5819024A (en) * | 1995-07-11 | 1998-10-06 | Hitachi, Ltd. | Fault analysis system |
| US6314530B1 (en) * | 1997-04-08 | 2001-11-06 | Advanced Micro Devices, Inc. | Processor having a trace access instruction to access on-chip trace memory |
| US6324639B1 (en) * | 1998-03-30 | 2001-11-27 | Matsushita Electric Industrial Co., Ltd. | Instruction converting apparatus using parallel execution code |
| US6418530B2 (en) * | 1999-02-18 | 2002-07-09 | Hewlett-Packard Company | Hardware/software system for instruction profiling and trace selection using branch history information for branch predictions |
| US6185669B1 (en) * | 1999-02-18 | 2001-02-06 | Hewlett-Packard Company | System for fetching mapped branch target instructions of optimized code placed into a trace memory |
| US6453411B1 (en) * | 1999-02-18 | 2002-09-17 | Hewlett-Packard Company | System and method using a hardware embedded run-time optimizer |
| TWI273253B (en) * | 2005-11-23 | 2007-02-11 | Wistron Corp | Intelligent test system and related method for testing an electronic product |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203149A (en) * | 1981-06-08 | 1982-12-13 | Yokogawa Hokushin Electric Corp | Microprocessor analyzer |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1422952A (en) * | 1972-06-03 | 1976-01-28 | Plessey Co Ltd | Data processing system fault diagnostic arrangements |
| US4063311A (en) * | 1976-08-17 | 1977-12-13 | Cincinnati Milacron Inc. | Asynchronously operating signal diagnostic system for a programmable machine function controller |
| US4275464A (en) * | 1979-02-16 | 1981-06-23 | Robertshaw Controls Company | Universal self-diagnosing appliance control |
| US4424576A (en) * | 1979-09-17 | 1984-01-03 | Honeywell Information Systems Inc. | Maintenance panel for communicating with an automated maintenance system |
| US4315313A (en) * | 1979-12-27 | 1982-02-09 | Ncr Corporation | Diagnostic circuitry in a data processor |
| IN155448B (ja) * | 1980-03-19 | 1985-02-02 | Int Computers Ltd | |
| DE3206891A1 (de) * | 1982-02-26 | 1983-09-15 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur fehlerdiagnose fuer speicherprogrammierbare steuerungen |
| US4453093A (en) * | 1982-04-02 | 1984-06-05 | Honeywell Information Systems Inc. | Multiple comparison circuitry for providing a software error trace signal |
| US4517671A (en) * | 1982-11-30 | 1985-05-14 | Lewis James D | Apparatus for operational analysis of computers |
-
1983
- 1983-05-24 JP JP58090073A patent/JPS59216256A/ja active Granted
-
1984
- 1984-05-18 US US06/611,839 patent/US4611281A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203149A (en) * | 1981-06-08 | 1982-12-13 | Yokogawa Hokushin Electric Corp | Microprocessor analyzer |
Also Published As
| Publication number | Publication date |
|---|---|
| US4611281A (en) | 1986-09-09 |
| JPS6342296B2 (ja) | 1988-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59216256A (ja) | マイクロプロセツサの動作解析装置 | |
| US6091416A (en) | Method, apparatus and computer program product for graphical user interface control and generating a multitool icon | |
| US4835736A (en) | Data acquisition system for capturing and storing clustered test data occurring before and after an event of interest | |
| JPS6011922A (ja) | ソフトキ−用ストリングの蓄積及び置換え方法 | |
| EP0282039A2 (en) | Apparatus and method for diagnosing functions of a data processor | |
| JPH0337202B2 (ja) | ||
| JP3053265B2 (ja) | シーケンスプログラム検索時の画面表示方法 | |
| JPS6136868A (ja) | 情報検索装置 | |
| JP2633548B2 (ja) | スイッチパターン表示装置およびその方法 | |
| US5155848A (en) | Method of searching and displaying selected data and for updating displayed data in a text editing system | |
| EP0498453B1 (en) | Programmable controller with independent display | |
| JP2624110B2 (ja) | 通信ネットワーク用端末装置及び通信ネットワーク用端末装置におけるメニュー表示方法 | |
| JPH07191881A (ja) | 実時間メモリ監視方式 | |
| JPS63273954A (ja) | 情報処理装置 | |
| JPH0444767B2 (ja) | ||
| JP3123087B2 (ja) | データ表示装置 | |
| JP2999837B2 (ja) | 販売データ処理装置 | |
| JPH03144705A (ja) | プログラマブルコントローラの動作状態監視装置 | |
| JP2553596B2 (ja) | 文字放送受信装置 | |
| JPS632925Y2 (ja) | ||
| JP2643232B2 (ja) | タイマ記録装置の時刻変更方式 | |
| JPH02223862A (ja) | ロジック・アナライザ | |
| JPS6310894A (ja) | ビデオテツクス端末装置 | |
| JPS63145518A (ja) | キ−処理の自動テスト方式 | |
| JPH04307881A (ja) | 画像出力装置 |