JPH0540730A - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH0540730A JPH0540730A JP3221102A JP22110291A JPH0540730A JP H0540730 A JPH0540730 A JP H0540730A JP 3221102 A JP3221102 A JP 3221102A JP 22110291 A JP22110291 A JP 22110291A JP H0540730 A JPH0540730 A JP H0540730A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- output request
- rtp
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
- G06F15/7832—Architectures of general purpose stored program computers comprising a single central processing unit without memory on one IC chip (single chip microprocessors)
Abstract
(57)【要約】
【目的】 マイクロコンピュータの外部からＲＴＰ出力
要求ができるマイクロコンピュータを得る。 【構成】 ＲＴＰ出力要求信号（ＲＴＰｏｕｔ）にもと
づきＲＴＰデータ出力レジスタ１に格納されたデータを
出力するトランスミッションゲート４を備えている。上
記ＲＴＰ出力要求信号をマイクロコンピュータの外部か
ら外部端子３を介して入力してゲートの開閉信号とし、
データを外部に出力する。 【効果】 マイクロコンピュータ外部のＲＴＰ出力要求
に対してリアルタイムにデータ出力ができる。
要求ができるマイクロコンピュータを得る。 【構成】 ＲＴＰ出力要求信号（ＲＴＰｏｕｔ）にもと
づきＲＴＰデータ出力レジスタ１に格納されたデータを
出力するトランスミッションゲート４を備えている。上
記ＲＴＰ出力要求信号をマイクロコンピュータの外部か
ら外部端子３を介して入力してゲートの開閉信号とし、
データを外部に出力する。 【効果】 マイクロコンピュータ外部のＲＴＰ出力要求
に対してリアルタイムにデータ出力ができる。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロコンピュー
タに関し、特にマイクロコンピュータの持つ周辺回路の
１つであるＲＴＰのデータ出力要求信号に関するもので
ある。
タに関し、特にマイクロコンピュータの持つ周辺回路の
１つであるＲＴＰのデータ出力要求信号に関するもので
ある。
【０００２】
【従来の技術】マイクロコンピュータにおけるＲＴＰ機
能とは、ＲＴＰ専用レジスタに書き込まれたデータを、
ＲＴＰ出力要求信号発生回路から任意のタイミングで発
生するＲＴＰ出力要求信号（以下”ＲＴＰOUT ”と称
す）により外部端子にデータを出力するものである。図
４は、マイクロコンピュータに用いられる従来のＲＴＰ
機能のブロック図である。１はＲＴＰOUT で外部に出力
するデータを一時格納するＲＴＰデータ出力レジスタで
ある。２はデータを出力する外部出力端子である。４は
データの出力を制御するトランスミッションゲート、５
は例えばダウンカウンタより成るＲＴＰ出力要求信号発
生回路である。１ａおよび２ａはＲＴＰデータ出力レジ
スタ１から外部出力端子２への信号線である。５ａはＲ
ＴＰOUT の信号線である。また６は整形回路、７はＣＰ
Ｕ、７ａはデータバス、８はＲＯＭである。図４におい
て、従来のＲＴＰ機能ではマイクロコンピュータのＲＴ
Ｐ出力要求に同期してデータ出力していた。
能とは、ＲＴＰ専用レジスタに書き込まれたデータを、
ＲＴＰ出力要求信号発生回路から任意のタイミングで発
生するＲＴＰ出力要求信号（以下”ＲＴＰOUT ”と称
す）により外部端子にデータを出力するものである。図
４は、マイクロコンピュータに用いられる従来のＲＴＰ
機能のブロック図である。１はＲＴＰOUT で外部に出力
するデータを一時格納するＲＴＰデータ出力レジスタで
ある。２はデータを出力する外部出力端子である。４は
データの出力を制御するトランスミッションゲート、５
は例えばダウンカウンタより成るＲＴＰ出力要求信号発
生回路である。１ａおよび２ａはＲＴＰデータ出力レジ
スタ１から外部出力端子２への信号線である。５ａはＲ
ＴＰOUT の信号線である。また６は整形回路、７はＣＰ
Ｕ、７ａはデータバス、８はＲＯＭである。図４におい
て、従来のＲＴＰ機能ではマイクロコンピュータのＲＴ
Ｐ出力要求に同期してデータ出力していた。
【０００３】次に動作について、図４，図５を用いて説
明する。任意のタイミングで出力したいデータは、ＲＯ
Ｍ８に書込まれたＣＰＵ７の制御のもとにデータバス７
ａを介してＲＴＰデータ出力レジスタ１に格納される。
ＲＴＰデータ出力レジスタ１に格納されたデータは、Ｒ
ＴＰ出力要求信号発生回路５から発生した図５（ａ）に
示すＲＴＰOUT が信号線５ａを介して整形回路６送られ
てこの信号の立下り分が検出され、図５（ｂ）に示す信
号としてトランスミッションゲート４に入力されること
により信号線１ａ，２ａが導通状態となり、外部出力端
子２にデータが出力される。
明する。任意のタイミングで出力したいデータは、ＲＯ
Ｍ８に書込まれたＣＰＵ７の制御のもとにデータバス７
ａを介してＲＴＰデータ出力レジスタ１に格納される。
ＲＴＰデータ出力レジスタ１に格納されたデータは、Ｒ
ＴＰ出力要求信号発生回路５から発生した図５（ａ）に
示すＲＴＰOUT が信号線５ａを介して整形回路６送られ
てこの信号の立下り分が検出され、図５（ｂ）に示す信
号としてトランスミッションゲート４に入力されること
により信号線１ａ，２ａが導通状態となり、外部出力端
子２にデータが出力される。
【０００４】
【発明が解決しようとする課題】従来のＲＴＰ機能にお
いて、データ出力はマイクロコンピュータのクロックに
同期して動作するＲＴＰ出力要求信号発生回路５から発
生したＲＴＰOUT を用いるために、マイクロコンピュー
タの外部からのデータ要求に対して、リアルタイムにデ
ータ出力ができないという問題点があった。
いて、データ出力はマイクロコンピュータのクロックに
同期して動作するＲＴＰ出力要求信号発生回路５から発
生したＲＴＰOUT を用いるために、マイクロコンピュー
タの外部からのデータ要求に対して、リアルタイムにデ
ータ出力ができないという問題点があった。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、マイクロコンピュータの外部
からのＲＴＰ出力要求によりリアルタイムにデータ出力
できるマイクロコンピュータを得ることを目的としてい
る。
るためになされたもので、マイクロコンピュータの外部
からのＲＴＰ出力要求によりリアルタイムにデータ出力
できるマイクロコンピュータを得ることを目的としてい
る。
【０００６】
【課題を解決するための手段】この発明の請求項１に係
わるマイクロコンピュータは、ディジタル信号の演算を
行う中央演算処理装置（ＣＰＵ７）と、この中央演算処
理装置を動作させるためのプログラムを書き込んだ読み
出し専用メモリ（ＲＯＭ８）と、演算結果のデータを一
時格納するレジスタ（ＲＴＰデータ出力レジスタ１）
と、出力要求信号（ＲＴＰOUT ）にもとづき上記データ
を出力するゲート（トランスミッションゲート４）とを
具備するマイクロコンピュータにおいて、上記出力要求
信号を外部端子３を介して上記ゲートの開閉信号として
設定するようにしたものである。
わるマイクロコンピュータは、ディジタル信号の演算を
行う中央演算処理装置（ＣＰＵ７）と、この中央演算処
理装置を動作させるためのプログラムを書き込んだ読み
出し専用メモリ（ＲＯＭ８）と、演算結果のデータを一
時格納するレジスタ（ＲＴＰデータ出力レジスタ１）
と、出力要求信号（ＲＴＰOUT ）にもとづき上記データ
を出力するゲート（トランスミッションゲート４）とを
具備するマイクロコンピュータにおいて、上記出力要求
信号を外部端子３を介して上記ゲートの開閉信号として
設定するようにしたものである。
【０００７】また、この発明の請求項２に係わるマイク
ロコンピュータは、上記請求項１の構成に加え、中央演
算処理装置の制御に基づき上記ゲートに出力要求信号を
出力する出力要求信号発生手段（ＲＴＰ出力要求信号発
生回路５）を具備するものである。
ロコンピュータは、上記請求項１の構成に加え、中央演
算処理装置の制御に基づき上記ゲートに出力要求信号を
出力する出力要求信号発生手段（ＲＴＰ出力要求信号発
生回路５）を具備するものである。
【０００８】さらに、この発明の請求項３に係わるマイ
クロコンピュータは、上記請求項２の構成に加え、レジ
スタ９を設けて、このレジスタに予め設定された値が上
記中央演算処理装置からのデータと一致したとき上記出
力要求発生手段に起動をかける比較手段（ＡＮＤ回路１
０）を設けたものである。
クロコンピュータは、上記請求項２の構成に加え、レジ
スタ９を設けて、このレジスタに予め設定された値が上
記中央演算処理装置からのデータと一致したとき上記出
力要求発生手段に起動をかける比較手段（ＡＮＤ回路１
０）を設けたものである。
【０００９】
【作用】請求項１に係わるマイクロコンピュータは、外
部からの出力要求信号を外部端子を介して入力し、ゲー
トの開閉を行なってデータを外部に出力する。
部からの出力要求信号を外部端子を介して入力し、ゲー
トの開閉を行なってデータを外部に出力する。
【００１０】請求項２に係わるマイクロコンピュータ
は、出力要求信号発生手段からの出力要求信号によって
もデータを出力できる。
は、出力要求信号発生手段からの出力要求信号によって
もデータを出力できる。
【００１１】請求項３に係わるマイクロコンピュータ
は、レジスタの設定値を変更することで、データの出力
タイミングを調整できる。
は、レジスタの設定値を変更することで、データの出力
タイミングを調整できる。
【００１２】
実施例１．以下にこの発明の一実施例を、図について説
明する。図１は、この発明のマイクロコンピュータの一
実施例によるＲＴＰの機能ブロック図である。尚、図４
の従来例と同一のものは同一符号を付して説明を省略す
る。図において、３はマイクロコンピュータの外部から
のＲＴＰ出力要求信号ＲＴＰOUT が入力される外部端子
である。３ａは外部からのＲＴＰOUT の信号線である。
次に、図１を用いてこの発明の一実施例によるＲＴＰの
機能について詳細な説明を行う。この図において、従来
のＲＴＰと同様にデータはデータバス７ａを介してＲＴ
Ｐデータ出力レジスタ１に格納される。格納されたデー
タは、マイクロコンピュータの外部からのＲＴＰOUT が
外部端子３から信号線３ａを介してトランスミッション
ゲート４に入力されることにより、信号線１ａ，２ａが
導通状態となり、外部出力端子２にデータを出力する。
本実施例によれば、マイクロコンピュータ外部からのＲ
ＴＰ出力要求に対し、リアルタイムにデータ出力ができ
る。また、ＲＴＰ出力要求信号発生回路５が不要となる
ため、回路パターンを削減できるという本実施例特有の
効果も得られる。
明する。図１は、この発明のマイクロコンピュータの一
実施例によるＲＴＰの機能ブロック図である。尚、図４
の従来例と同一のものは同一符号を付して説明を省略す
る。図において、３はマイクロコンピュータの外部から
のＲＴＰ出力要求信号ＲＴＰOUT が入力される外部端子
である。３ａは外部からのＲＴＰOUT の信号線である。
次に、図１を用いてこの発明の一実施例によるＲＴＰの
機能について詳細な説明を行う。この図において、従来
のＲＴＰと同様にデータはデータバス７ａを介してＲＴ
Ｐデータ出力レジスタ１に格納される。格納されたデー
タは、マイクロコンピュータの外部からのＲＴＰOUT が
外部端子３から信号線３ａを介してトランスミッション
ゲート４に入力されることにより、信号線１ａ，２ａが
導通状態となり、外部出力端子２にデータを出力する。
本実施例によれば、マイクロコンピュータ外部からのＲ
ＴＰ出力要求に対し、リアルタイムにデータ出力ができ
る。また、ＲＴＰ出力要求信号発生回路５が不要となる
ため、回路パターンを削減できるという本実施例特有の
効果も得られる。
【００１３】実施例２．また、図２に示すように、従来
同様ＲＴＰ出力要求信号発生回路５を有するものであっ
てもよい。これによれば、上記実施例１の効果に加え、
ＣＰＵ７の制御によっても従来同様データを出力させる
ことができる。
同様ＲＴＰ出力要求信号発生回路５を有するものであっ
てもよい。これによれば、上記実施例１の効果に加え、
ＣＰＵ７の制御によっても従来同様データを出力させる
ことができる。
【００１４】実施例３．また、図３に示すように、ＣＰ
Ｕ７により値を変更可能なレジスタ９を設け、この値と
ＣＰＵ７からの出力が一致したときに、これをＡＮＤ回
路１０で検出してＲＴＰ出力要求信号発生回路５に起動
をかけるようにしてもよい。これによれば、上記実施例
１，２の効果に加え、レジスタ９の設定値にもとずきデ
ータの出力タイミングを調整できる。
Ｕ７により値を変更可能なレジスタ９を設け、この値と
ＣＰＵ７からの出力が一致したときに、これをＡＮＤ回
路１０で検出してＲＴＰ出力要求信号発生回路５に起動
をかけるようにしてもよい。これによれば、上記実施例
１，２の効果に加え、レジスタ９の設定値にもとずきデ
ータの出力タイミングを調整できる。
【００１５】
【発明の効果】以上のように、この発明によればマイク
ロコンピュータの外部からの出力要求信号を外部端子よ
り入力することにより、マイクロコンピュータ外部から
の出力要求に対しリアルタイムにデータ出力ができ、外
部からのアクセスに対し、応答可能となる。
ロコンピュータの外部からの出力要求信号を外部端子よ
り入力することにより、マイクロコンピュータ外部から
の出力要求に対しリアルタイムにデータ出力ができ、外
部からのアクセスに対し、応答可能となる。
【図１】この発明の一実施例を示すＲＴＰ機能ブロック
図である。
図である。
【図２】この発明の他の実施例を示すＲＴＰ機能ブロッ
ク図である。
ク図である。
【図３】この発明の他の実施例を示すＲＴＰ機能ブロッ
ク図である。
ク図である。
【図４】従来技術の一例を示すＲＴＰ機能ブロック図で
ある。
ある。
【図５】ＲＴＰ要求信号の波形を示す図である。
１ ＲＴＰデータ出力レジスタ（レジスタ） ２ 外部出力端子 ３ 外部端子 ４ トランスミッションゲート ５ ＲＴＰ出力要求信号発生回路（出力要求信号発生手
段） ９ レジスタ １０ ＡＮＤ回路（比較手段）
段） ９ レジスタ １０ ＡＮＤ回路（比較手段）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年６月１５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】次に動作について、図４，図５を用いて説
明する。任意のタイミングで出力したいデータは、ＲＯ
Ｍ８に書込まれた命令によって動作するＣＰＵ７の制御
のもとにデータバス７ａを介してＲＴＰデータ出力レジ
スタ１に格納される。ＲＴＰデータ出力レジスタ１に格
納されたデータは、ＲＴＰ出力要求信号発生回路５から
発生した図５（ａ）に示すＲＴＰOUT が信号線５ａを介
して整形回路６へ送られてこの信号の立下り分が検出さ
れ、図５（ｂ）に示す信号としてトランスミッションゲ
ート４に入力されることにより信号線１ａ，２ａが導通
状態となり、外部出力端子２にデータが出力される。
明する。任意のタイミングで出力したいデータは、ＲＯ
Ｍ８に書込まれた命令によって動作するＣＰＵ７の制御
のもとにデータバス７ａを介してＲＴＰデータ出力レジ
スタ１に格納される。ＲＴＰデータ出力レジスタ１に格
納されたデータは、ＲＴＰ出力要求信号発生回路５から
発生した図５（ａ）に示すＲＴＰOUT が信号線５ａを介
して整形回路６へ送られてこの信号の立下り分が検出さ
れ、図５（ｂ）に示す信号としてトランスミッションゲ
ート４に入力されることにより信号線１ａ，２ａが導通
状態となり、外部出力端子２にデータが出力される。
Claims (3)
- 【請求項１】 ディジタル信号の演算を行う中央演算処
理装置と、この中央演算処理装置を動作させるためのプ
ログラムを書き込んだ読み出し専用メモリと、演算結果
のデータを一時格納するレジスタと、出力要求信号にも
とづき上記データを出力するゲートとを具備するマイク
ロコンピュータにおいて、上記出力要求信号を外部端子
を介して上記ゲートの開閉信号として設定することを特
徴とするマイクロコンピュータ。 - 【請求項２】 ディジタル信号の演算を行う中央演算処
理装置と、この中央演算処理装置を動作させるためのプ
ログラムを書き込んだ読み出し専用メモリと、演算結果
のデータを一時格納するレジスタと、出力要求信号にも
とづき上記データを出力するゲートと、上記中央演算処
理装置の制御に基づき上記ゲートに出力要求信号を出力
する出力要求信号発生手段とを具備するマイクロコンピ
ュータにおいて、上記出力要求信号を外部端子を介して
上記ゲートの開閉信号として設定することを特徴とする
マイクロコンピュータ。 - 【請求項３】 ディジタル信号の演算を行う中央演算処
理装置と、この中央演算処理装置を動作させるためのプ
ログラムを書き込んだ読み出し専用メモリと、演算結果
のデータを一時格納するレジスタと、出力要求信号にも
とづき上記データを出力するゲートと、上記中央演算処
理装置の制御に基づき上記ゲートに出力要求信号を出力
する出力要求発生手段とを具備するマイクロコンピュー
タにおいて、上記出力要求信号を外部端子を介して上記
ゲートの開閉信号として設定し、かつレジスタを設け、
このレジスタに予め設定された値が上記中央演算処理装
置からのデータと一致したとき上記出力要求発生手段に
起動をかける比較手段を設けたことを特徴とするマイク
ロコンピュータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221102A JPH0540730A (ja) | 1991-08-06 | 1991-08-06 | マイクロコンピユータ |
| DE4226086A DE4226086C2 (de) | 1991-08-06 | 1992-08-06 | Mikrocomputer |
| US08/470,650 US5828898A (en) | 1991-08-06 | 1995-06-06 | Microcomputer for outputting data to the outside of the microcomputer in real time in response to a RTP output request signal received from outside the microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221102A JPH0540730A (ja) | 1991-08-06 | 1991-08-06 | マイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0540730A true JPH0540730A (ja) | 1993-02-19 |
Family
ID=16761526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3221102A Pending JPH0540730A (ja) | 1991-08-06 | 1991-08-06 | マイクロコンピユータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5828898A (ja) |
| JP (1) | JPH0540730A (ja) |
| DE (1) | DE4226086C2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030065804A1 (en) * | 2001-10-03 | 2003-04-03 | Marc Owerfeldt | Real Time transport protocol connector |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6155775A (ja) * | 1984-08-27 | 1986-03-20 | Seiko Epson Corp | １チツプマイクロコンピユ−タ |
| JPS61267356A (ja) * | 1985-05-22 | 1986-11-26 | Nippon Denso Co Ltd | 半導体装置 |
| JPH03161883A (ja) * | 1989-11-20 | 1991-07-11 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3825901A (en) * | 1972-11-09 | 1974-07-23 | Ibm | Integrated diagnostic tool |
| IN155448B (ja) * | 1980-03-19 | 1985-02-02 | Int Computers Ltd | |
| JPS5710807A (en) * | 1980-06-23 | 1982-01-20 | Toshiba Corp | Output control device |
| JPS6029793A (ja) * | 1983-07-28 | 1985-02-15 | ヤマハ株式会社 | 楽音形成装置 |
| KR950000341B1 (ko) * | 1984-11-26 | 1995-01-13 | 가부시기가이샤 히다찌세이사꾸쇼 | 메모리를 내장한 반도체 집적회로 장치 |
| JPS61267858A (ja) * | 1985-01-18 | 1986-11-27 | Nec Corp | マイクロコンピユ−タ |
| US4792890A (en) * | 1985-12-31 | 1988-12-20 | International Business Machines Corp. | Method for resolving conflicts between interrupt sources sharing the same priority level |
| JPS63121934A (ja) * | 1986-11-10 | 1988-05-26 | Oki Electric Ind Co Ltd | 評価用ワンチツプマイクロコンピユ−タ |
| EP0299697B1 (en) * | 1987-07-15 | 1993-09-29 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| US4995038A (en) * | 1988-07-28 | 1991-02-19 | Digital Equipment Corporation | Finding faults in circuit boards |
| US5005173A (en) * | 1988-12-07 | 1991-04-02 | Texas Instruments Incorporated | Parallel module testing |
| US5228000A (en) * | 1990-08-02 | 1993-07-13 | Mitsubishi Denki Kabushiki Kaisha | Test circuit of semiconductor memory device |
| US5202624A (en) * | 1990-08-31 | 1993-04-13 | Cross-Check Technology, Inc. | Interface between ic operational circuitry for coupling test signal from internal test matrix |
| US5287523A (en) * | 1990-10-09 | 1994-02-15 | Motorola, Inc. | Method for servicing a peripheral interrupt request in a microcontroller |
| US5493723A (en) * | 1990-11-06 | 1996-02-20 | National Semiconductor Corporation | Processor with in-system emulation circuitry which uses the same group of terminals to output program counter bits |
| US5581564A (en) * | 1990-12-18 | 1996-12-03 | Integrated Device Technology, Inc. | Diagnostic circuit |
| GB2266605B (en) * | 1992-04-27 | 1995-10-11 | Intel Corp | Microprocessor having a run/stop pin for accessing an idle mode |
| US5479649A (en) * | 1992-05-01 | 1995-12-26 | Advanced Micro Devices, Inc. | Method and apparatus for forming a logical combination of signals from diagnostic nodes in an IC chip for passive observation at a dedicated diagnostic pin |
| US5511047A (en) * | 1992-07-30 | 1996-04-23 | Mitsubishi Denki Kabushiki Kaisha | High resolution timer using low resolution counter |
-
1991
- 1991-08-06 JP JP3221102A patent/JPH0540730A/ja active Pending
-
1992
- 1992-08-06 DE DE4226086A patent/DE4226086C2/de not_active Expired - Fee Related
-
1995
- 1995-06-06 US US08/470,650 patent/US5828898A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6155775A (ja) * | 1984-08-27 | 1986-03-20 | Seiko Epson Corp | １チツプマイクロコンピユ−タ |
| JPS61267356A (ja) * | 1985-05-22 | 1986-11-26 | Nippon Denso Co Ltd | 半導体装置 |
| JPH03161883A (ja) * | 1989-11-20 | 1991-07-11 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5828898A (en) | 1998-10-27 |
| DE4226086C2 (de) | 1996-05-30 |
| DE4226086A1 (de) | 1993-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0540730A (ja) | マイクロコンピユータ | |
| KR970008189B1 (ko) | 메모리 공간 제어방법 및 메모리 장치 | |
| JPS5839347A (ja) | プロセツサ | |
| JPH05165676A (ja) | マイクロプログラム制御装置のトレース制御方式 | |
| JPS59161752A (ja) | デ−タ処理システムにおける中央処理装置 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH08307246A (ja) | 集積回路装置および論理回路の構成方法 | |
| JPH05324316A (ja) | マイクロプロセッサ | |
| JPH04230533A (ja) | 割込制御回路 | |
| JP3164445B2 (ja) | １０進演算命令処理装置 | |
| JPH05216702A (ja) | 演算装置 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JP2847741B2 (ja) | マイクロコンピュータ | |
| JP2694402B2 (ja) | タイマ回路 | |
| JPH03175538A (ja) | 二重化処理装置 | |
| JPH05334099A (ja) | 状態設定レジスタの書込回路 | |
| JPH01289363A (ja) | 文字パタンの補正回路 | |
| JPH06124589A (ja) | メモリ制御回路 | |
| JPH10143462A (ja) | マイクロコンピュータ | |
| JPH0512097A (ja) | メモリアクセス方法及び回路 | |
| JPH06348777A (ja) | 遅延時間計算装置 | |
| JPS61217848A (ja) | メモリベリフアイ回路 | |
| JPS6331087A (ja) | メモリアクセス回路 | |
| JPH06124228A (ja) | メモリアクセス方式 | |
| JPS63172341A (ja) | 電子卓上計算機 |