JPS5839347A - プロセツサ - Google Patents
プロセツサInfo
- Publication number
- JPS5839347A JPS5839347A JP13748481A JP13748481A JPS5839347A JP S5839347 A JPS5839347 A JP S5839347A JP 13748481 A JP13748481 A JP 13748481A JP 13748481 A JP13748481 A JP 13748481A JP S5839347 A JPS5839347 A JP S5839347A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction register
- instruction
- microprogram
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）
この発明は、電子計算機システムにおける入出力制御装
置あるいはプロセス制御装置などを予め決められたプロ
グラムで制御する場合に用いるマイクロプログラム制御
方式のプロセッサに関するものである。
置あるいはプロセス制御装置などを予め決められたプロ
グラムで制御する場合に用いるマイクロプログラム制御
方式のプロセッサに関するものである。
オ１図は従来のマイクロプログラム制御方式のプロセッ
サの一例を示すブロック図であり、図において＋１１Ｆ
ｉ’マイクロプログラムシーケンサ、（２）はマイクロ
プログラムメモリ、（３］は命令レジスタ、（４）は鎖
部及び外部回路とのインタフェース、（５）はステータ
スレジスタ、（６）は外部回路である。
サの一例を示すブロック図であり、図において＋１１Ｆ
ｉ’マイクロプログラムシーケンサ、（２）はマイクロ
プログラムメモリ、（３］は命令レジスタ、（４）は鎖
部及び外部回路とのインタフェース、（５）はステータ
スレジスタ、（６）は外部回路である。
次に動作について説明する。マイクロプログラムシーケ
ンサ（１）によって生成されたアドレスに従い、マイク
ロプログラムメモリ（２）中の命令が命令レジスタ（３
）にセットされる。命令レジスタ（３）にセットされた
命令に従い、演算部及び外部回路とのインタフェース（
４：を制御して、外部回路を制御する。この命令実行結
果は、ステータスレジスタ（５）を経て、次のマイクロ
プログラムアドレスヲ決定するために、マイクロプログ
ラムシーケンサ（１）にフィードバックされる。
ンサ（１）によって生成されたアドレスに従い、マイク
ロプログラムメモリ（２）中の命令が命令レジスタ（３
）にセットされる。命令レジスタ（３）にセットされた
命令に従い、演算部及び外部回路とのインタフェース（
４：を制御して、外部回路を制御する。この命令実行結
果は、ステータスレジスタ（５）を経て、次のマイクロ
プログラムアドレスヲ決定するために、マイクロプログ
ラムシーケンサ（１）にフィードバックされる。
従来のプロセッサは以上のように構成されており、命令
のタイプに応じ、命令レジスタ（３）の各ビットの意味
付けを変えるには、命令レジスタ（３）中のあるビット
を用いなければならない。しかるに、命令レジスタ（３
１０ビット幅が固定である。従って、命令のタイプの数
は、命令レジスタ（３１のビット数、すなわち、マイク
ロプログラムメモ１月２）のビット数で制限される。
のタイプに応じ、命令レジスタ（３）の各ビットの意味
付けを変えるには、命令レジスタ（３）中のあるビット
を用いなければならない。しかるに、命令レジスタ（３
１０ビット幅が固定である。従って、命令のタイプの数
は、命令レジスタ（３１のビット数、すなわち、マイク
ロプログラムメモ１月２）のビット数で制限される。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、マイクロプログラムメモリ（２
）のビット数に制限されず、命令のタイプの数、すなわ
ち、命令レジスタ（３；の各ビットの意味付けの数を多
くすることのできるプロセッサを提供することを目的と
している。
ためになされたもので、マイクロプログラムメモリ（２
）のビット数に制限されず、命令のタイプの数、すなわ
ち、命令レジスタ（３；の各ビットの意味付けの数を多
くすることのできるプロセッサを提供することを目的と
している。
以下、この発明の一実施例を図について説明する。牙２
図はこの発明の一実施例を示すブロック図であり、図に
おいて１１１ 、１２１ 、 ＋３１ 、１４１ 、１
５１ 、１６１は第１図の同一符号と同一ま危は相自す
る部分を示し、（７）は命令レジスタ修飾用のレジスタ
、（８１は命令レジスタ修飾用回路である。
図はこの発明の一実施例を示すブロック図であり、図に
おいて１１１ 、１２１ 、 ＋３１ 、１４１ 、１
５１ 、１６１は第１図の同一符号と同一ま危は相自す
る部分を示し、（７）は命令レジスタ修飾用のレジスタ
、（８１は命令レジスタ修飾用回路である。
命令レジスタ修飾用のレジスタ（７）はマイクロプログ
ラムで書き込み可能なレジスタで、以後実行しようとす
る命令のタイプに応じ命令レジスタ（３）の各ビットの
制御回路に対する意味付けを決定するデータが書き込ま
れる。このレジスタ＋７１１１、新たに命令のタイプを
変えるまで、内容を書き直す必要がない。
ラムで書き込み可能なレジスタで、以後実行しようとす
る命令のタイプに応じ命令レジスタ（３）の各ビットの
制御回路に対する意味付けを決定するデータが書き込ま
れる。このレジスタ＋７１１１、新たに命令のタイプを
変えるまで、内容を書き直す必要がない。
命令レジスタ（３）に命令がセットされると、命令レジ
スタ修飾用のレジスタ（７）の内容に従い、命令レジス
タ修飾用回路（８１において命令レジスタ（３１の各ビ
ットの制御回路に対する意味付けが決定される。
スタ修飾用のレジスタ（７）の内容に従い、命令レジス
タ修飾用回路（８１において命令レジスタ（３１の各ビ
ットの制御回路に対する意味付けが決定される。
例えば、プロセッサ内部演算のみ実行するマイクロプロ
グラムルーチンでは、そのルーチンの先頭で、命令レジ
スタ修飾用のレジスタ（７）に、該当する命令のタイプ
に対応するデータをセットしておけばよい。また、外部
回路を制御するルーチンでも同様に該当する命令のタイ
プに対応するデータを命令レジスタ修飾用のレジスタ（
７１にセットしてｔ？ｔｔハよい。これらＫよって、命
令レジスタ（３）の全ビットが演算専用や、外部回路制
御専用、たとえば、コントローシリ１ツク出方用に使用
できる。
グラムルーチンでは、そのルーチンの先頭で、命令レジ
スタ修飾用のレジスタ（７）に、該当する命令のタイプ
に対応するデータをセットしておけばよい。また、外部
回路を制御するルーチンでも同様に該当する命令のタイ
プに対応するデータを命令レジスタ修飾用のレジスタ（
７１にセットしてｔ？ｔｔハよい。これらＫよって、命
令レジスタ（３）の全ビットが演算専用や、外部回路制
御専用、たとえば、コントローシリ１ツク出方用に使用
できる。
なお、入出力制御装置あるいはプロセス制御装置を制御
するプロセッサ以外の他のマイクロプログラム制御方式
のプロセッサにも、上記実施例と同様の効果を奏する。
するプロセッサ以外の他のマイクロプログラム制御方式
のプロセッサにも、上記実施例と同様の効果を奏する。
以上のように、この発明によれば、マイクロプログラム
メモリのビット数を変えずに、命令レジスタの各ビット
の意味付けを多くとることができるので、マイクロプロ
グラムメモリ面から節約になシ、安価かつコンパクトな
プロセッサを得ることができるという効果がある。
メモリのビット数を変えずに、命令レジスタの各ビット
の意味付けを多くとることができるので、マイクロプロ
グラムメモリ面から節約になシ、安価かつコンパクトな
プロセッサを得ることができるという効果がある。
第１図は従来のマイクロプログラム制御方式のプロセッ
サの一例を示すブロック図、第２図はこの発明の一実施
例を示すブロック図である。 図においてｔｌｌはマイクロプログラムシーケンサ、（
２）はマイクロプログラムメモリ、（３Ｉは命令レジス
タ、（４）は演算部及び外部回路とのインタフェース（
５）はステータスレジスタ、（６）は外部回路、（７）
は命令レジスタ修飾用のレジスタ、（８）は命令レジス
タ修飾用回路である。 なお各図中同一符号は同一または相当する部分を示すも
のとする。 代理人 葛 野 信 −
サの一例を示すブロック図、第２図はこの発明の一実施
例を示すブロック図である。 図においてｔｌｌはマイクロプログラムシーケンサ、（
２）はマイクロプログラムメモリ、（３Ｉは命令レジス
タ、（４）は演算部及び外部回路とのインタフェース（
５）はステータスレジスタ、（６）は外部回路、（７）
は命令レジスタ修飾用のレジスタ、（８）は命令レジス
タ修飾用回路である。 なお各図中同一符号は同一または相当する部分を示すも
のとする。 代理人 葛 野 信 −
Claims (1)
- マイクロプログラム制御方式のプロセッサにおいて、演
算部及び外部回路とのインタフェースを制御する命令が
マイクロプログラムメモリから書き込まれ蓄えられる命
令レジスタ、実行しようとする命令のタイプに応じ上記
命令レジスタの各ビットの制御回路に対する意味付けを
決定するデータがマイクロプログラムによって書き込ま
れ蓄えられる命令レジスタ修飾用のレジスタ、この命令
レジスタ修飾用のレジスタからのデータによって上記命
令レジスタの各ビットの制御回路に対する意味付けを決
定する命令レジスタ修飾用回路を備えたことを特徴とす
るプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13748481A JPS5839347A (ja) | 1981-09-01 | 1981-09-01 | プロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13748481A JPS5839347A (ja) | 1981-09-01 | 1981-09-01 | プロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5839347A true JPS5839347A (ja) | 1983-03-08 |
Family
ID=15199708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13748481A Pending JPS5839347A (ja) | 1981-09-01 | 1981-09-01 | プロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839347A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7048311B2 (en) | 2002-12-18 | 2006-05-23 | Piolax Inc. | Lid lock apparatus for glove box |
| JP2010095112A (ja) * | 2008-10-15 | 2010-04-30 | Honda Motor Co Ltd | 車両用収納装置 |
| US8590351B2 (en) | 2008-10-01 | 2013-11-26 | Piolax Inc. | Side-lock device |
-
1981
- 1981-09-01 JP JP13748481A patent/JPS5839347A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7048311B2 (en) | 2002-12-18 | 2006-05-23 | Piolax Inc. | Lid lock apparatus for glove box |
| US8590351B2 (en) | 2008-10-01 | 2013-11-26 | Piolax Inc. | Side-lock device |
| JP2010095112A (ja) * | 2008-10-15 | 2010-04-30 | Honda Motor Co Ltd | 車両用収納装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10161871A (ja) | プロセッサ | |
| JPS5839347A (ja) | プロセツサ | |
| US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
| JPS6343773B2 (ja) | ||
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| EP0127830B1 (en) | Microprocessor system with a multibyte system bus | |
| JPH0640337B2 (ja) | パイプライン演算装置 | |
| JPS6186839A (ja) | 演算処理装置 | |
| KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
| JPS61253503A (ja) | シ−ケンス制御装置 | |
| JPH0535472A (ja) | マイクロコンピユータ | |
| JPS6220034A (ja) | プログラム状態語切換制御方式 | |
| JP3541776B2 (ja) | マイクロコンピュータ | |
| JPH01236327A (ja) | 割込みマスク制御方法 | |
| JPH071478B2 (ja) | マイクロプログラムの制御装置 | |
| JPS61267135A (ja) | デ−タ処理装置 | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPH02207344A (ja) | ソフトウェア開発支援装置 | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPS6244657B2 (ja) | ||
| JPS62172457A (ja) | バス接続装置 | |
| JPH01222328A (ja) | データ処理方式 | |
| JPS62182852A (ja) | 信号処理プロセツサ | |
| JPS63311535A (ja) | プログラム複写方式 | |
| JPS59165145A (ja) | スタックポインタ回路 |