JPH01222328A - データ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はデータ処理装置におけるデータ処理方式に関
し、特に異なるシステム仕様のデータ処理装置を共通の
ハードウェアで実現できるデータ処理方式に関するもの
である。

〔従来の技術〕

一般にデータ処理装置における命令で使用されるオペラ
ンド・アドレスの計算が必要な命令語は例えば第４図に
示すように構成される。即ち、この命令語は命令の見出
しを示すインデックス１と命令内容の基本語を示すベー
ス２と命令内容の置換語を示すディスプレースメント３
とから成り、これらの３要素によりオペランド・アドレ
スの計算がなされる。

このようなオペランド・アドレスの計算を行う従来のデ
ータ処理方式を１５図および第６図を用いて説明する。

第５図は従来のオペランド・アドレス計算制御回路の構
成を示すブロック図であり、図中の７は図示しない主記
憶装置から読み出されたマシン命令語を示す命令コード
信号を一時的に保持する命令レジスタ、８は命令レジス
タ７から出力された上記命令コード信号、１２は命令コ
ード信号８に基づいてオペランド・アドレスの計算を制
御するためのオペランド・アドレス計算制御コード信号
を出力するオペランド・アドレス計算デコーダ、１０は
デコーダ１２から出力された上記オペランド・アドレス
計算制御コード信号である。また、第６図は命令コード
を４ビツトとし、この、命令コードに対応するオペラン
ド・アドレス計算制御コードを示す上記デコーダ１２内
のテーブルの説明図である。

次に従来のデータ処理方式の動作を説明する。

基本処理装置（図示せず）は、主記憶装置（図示せず）
から命令コード信号８を読み出し、この命令コード信号
８を命令レジスタ７に一時的に保持する。命令レジスタ
７から出力される命令コード信号８はオペランド・アド
レス計算デコーダ１２に与えられる。このオペランド・
アドレス計算デコーダ１２は、一般にはＦ　ＲＯＭ　（
ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ　０ｎｌｙ　Ｍｅｍ
ｏｒｙ）で構成され、ＦＲＯＭのアドレス入力信号とし
て命令コード信号８の４ビツトを入力し、命令コードｒ
ｏｏｏＯＪ　　ｒｏｏｏｌＪに対応しオペランド・アド
レスの計算を行なわないアドレス計算なしを示すコード
、命令コードｒｏｏ１０Ｊｒｏｏ１１Ｊ　　ｒｏｌｏｏ
Ｊ　　ｒｏｌｏｌＪ　　ｒｏｌｌｏＪ　　ｒｏｌｌｌＪ
ｒｌｏｏｏＪに対応し命令語におけるベース２の内容と
ディスプレースメント３の内容とを加えた（Ｂ＋Ｄ）の
コード、命令コードｒｌｏｏＩＪ　　ｒｌｏｌｏＪｒｌ
ｏｌｌＪ　　ｒｌｌｏＯＪ　　ｒｌｌｏｌＪ　　ｒｌｌ
ｌＯＪ　　ｒｌｌｌｌＪに対応し命令語におけるインデ
ックス１の内容とベース２の内容とディスプレースメン
ト３の内容とを加えた（Ｘ＋Ｂ＋Ｄ）のコードになるよ
うに予め設定しておく、これにより、命令コードに対応
したオペランド・アドレス計算制御コードがオペランド
・アドレス計算デコーダ１２から出力され、データ処理
装置はオペランドアドレスの計算などをしてデータ処理
を行う。

〔発明が解決しようとする！！ｌ！題〕ところが、上述
したような従来のデータ処理方式は、例えば異なるシス
テム仕様（命令仕様）のデータ処理装置を共通のハード
ウェアで実現しようとすると、オペランド・アドレス計
算制御コードを出力するＦＲＯＭ等をシステム仕様毎に
それぞれ準備しておきシステム仕様に応じてＦＲＯＭを
取り換える必要があり、このためハードウェアの共通化
を図ることができないという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、システム仕様の異なるデータ処理装置を共通
のハードウェアで実現することができるデータ処理方式
を提供することを目的とする。

〔課題を解決するための手段〕

この発明に係るデータ処理方式は、システム立ち上げ時
にシステム制御処理装置６が基本処理装置５の命令仕様
などに関する属性を判断して、テーブル９内における命
令コードとオペランド・アドレス計算制御コードとの対
応関係を上記属性に応じた内容に設定し、オベラ°ンド
・アドレスの計算を制御することによりデータ処理を行
なうことを特徴とするものである。

〔作用〕

システム立ち上げ時にはシステム制御処理装置６は基本
処理装置５の属性を判断する。テーブル９は、命令コー
ドとオペランド・アドレス計算制御コードとの対応関係
を上記判断された属性に応じた内容に設定される。これ
によりシステム制御処理装置６はテーブル９に設定され
た内容に従ってオペランド・アドレスの計算を制御する
。

（発明の実施例〕 第１図はこの発明の一実施例に係るデータ処理方式を用
いたデータ処理装置の要部構成を示すブロック図である
０図において、４はデータ処理に必要な情報を格納する
主記憶装置、５は主記憶装置４から読み出したマシン命
令語の命令コードに対し命令で使用されるオペランド・
アドレスの計算を制御するためのオペランド・アドレス
計算制御コードを出力するオペランド・アドレス計算制
御テーブルを有し命令を逐次実行する基本処理装置、６
は上記オペランド・アドレスの計算を制御しシステム全
体を制御するシステム制御処理装置である。

第２図は基本処理装置５内における上記オペランド・ア
ドレス計算制御テーブルを含むテーブル回路を示すブロ
ック図である。図において、７は主記憶装置４から読み
出されたマシン命令語の命令コード信号を一時的に保持
する命令レジスタ、８は命令レジスタ７から出力される
命令コード信号、９は上記オペランド・アドレス計算制
御テーブル、１０はこのテーブル９から出力されるオペ
ランド・アドレス計算制御コード信号、１１はシステム
制御処理装置６からの信号をオペランド・アドレス計算
制御テーブル９に入力するためのプロセッサ・パス・イ
ンタフェースである。また、第３図はオペランド・アド
レス計算制御テーブル９内に設定される命令コードとオ
ペランド・アドレス計算制御コードとの関係を説明する
ための図である。

次に第１図〜第３図を参照・してこの実施例の動作につ
いて説明する。この説明では命令コード信号８を４ビツ
トに設定している。まず、基本処理装置５は主記憶装置
４からマシン命令語の命令コード信号を読み出す、この
読み出された命令コード信号８は、基本処理装置５内の
命令レジスタ７に一時的に保持された後、オペランド・
アドレス計算制御テーブル９に入力される。このテーブ
ル９はＲＡ　Ｍ　（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅ
ｍｏｒｙ）で構成され、アドレス入力信号として命令コ
ード信号８の４ビツトを入力する。

一方、オペランド・アドレス計算制御テーブル９の内容
はシステムの立ち上げ時にシステム制御処理装置６によ
って次の手順で設定される。まず、システムの立ち上げ
時に、システム制御処理装置゛６は、基本処理装置５の
命令仕様などに関する属性が例えば第３図に示すように
モデルＡ、モデルＢあるいはモデルＣであるかを判断し
、次に、この判断結果に基づき上記モデルに対応したオ
ペランド・アドレス計算制御コードの情報を、プロセッ
サ・バス・インタフェース１１を介してオペランド・ア
ドレス計算制御テーブル９に与え、このテーブル９の内
容を初期化する０例えば、判断結果がモデルＢであれば
、命令コードｒ　ｏｏｏｏ〜０ＯＩＩＪはオペランド・
アドレス計算なしのコード、命令コードｒ０１００〜１
０１１」は命令語（第４図参照）のベース２の内容とデ
ィスプレースメント３の内容とを加えた（１３＋Ｄ）の
コード、命令コードｒ１１００〜ＩＩＩＩＪはインデッ
クス１の内容とベース２の内容とディスプレースメント
３の内容とを加えた（Ｘ＋Ｂ＋Ｄ）のコードをそれぞれ
示すオペランド・アドレス計算制御コードになるように
オペランド・アドレス計算制御テーブル９の内容が設定
される。これにより、システムが運転状態に入り、命令
レジスタ７から命令コード信号８が読み出されてくると
、この命令コード信号８に対応するアドレス計算制御コ
ード信号１０がオペランド・アドレス計算制御テーブル
９から出力される。

したがって、システム制御処理装置６は、そのアドレス
計算制御コード信号１０に基づいて命令で使用されるオ
ペランド・アト・レスの計算を制御し、システム全体を
制御してデータ処理を行なう。

上記実施例によれば、オペランド・アドレス計算制御テ
ーブル９の内容を、システム立ち上げ時にシステム制御
処理装置６で基本処理装置５のモデルを判断してモデル
に対応した値に設定できるようにしたので、異なるシス
テム仕様のデータ処理装置を共通の゛ハードウェアで実
現することができる。

〔発明の効果〕

以上のように本発明によれば、システム立ち上げ時にシ
ステム制御処理装置が基本処理装置の命令仕様などに関
する属性を判断して、テーブル内における命令コードと
オペランド・アドレス計算制御コードとの対応関係を上
記属性に応じた内容に設定し、オペランド・アドレスの
計算を制御するようにしたので、システム仕様の異なる
データ処理装置を共通のハードウェアで実現可能となり
、これによりシステム全体のコストダウンなどを図れる
という効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るデータ処理方式を用
いたデータ処理装置の要部構成を示すブロック図、第２
図は第１図に示す基本処理装置に含まれるオペランド・
アドレス計算制御テーブル回路の構成を示すブロック図
、第３図はこの実施例におけるオペランド・アドレス計
算制御テーブル９の内容を説明するための図、第４図は
実施例および従来例における命令語の構成を説明するだ
めの図、第５図は従来のデータ処理方式を説明するため
のオペランド・アドレス計算制御回路の構成を示すブロ
ック図、第６図はこの従来例における命令コードに対応
するオペランド・アドレス計算制御コードを示すテーブ
ルの説明図である。 ４・・・主記憶装置、５・・・基本処理装置、６・・・
システム制御処理装置、９・・・オペランド・アドレス
計算制御テーブル。 代理人　　大　　岩　　増　　雄（ほか２名）第３図

Claims (1)

【特許請求の範囲】
1. データ処理に必要な情報を格納する主記憶装置と、この
   主記憶装置から読み出したマシン命令語の命令コードに
   対し命令で使用されるオペランド・アドレスの計算を制
   御するためのオペランド・アドレス計算制御コードを出
   力するテーブルを有し命令を逐次実行する基本処理装置
   と、上記オペランド・アドレスの計算を制御しシステム
   全体を制御するシステム制御処理装置とを備えたデータ
   処理装置において、システム立ち上げ時に上記システム
   制御処理装置が上記基本処理装置の命令仕様などに関す
   る属性を判断して、上記テーブル内における命令コード
   とオペランド・アドレス計算制御コードとの対応関係を
   上記属性に応じた内容に設定し、オペランド・アドレス
   の計算を制御することによりデータ処理を行うことを特
   徴とするデータ処理方式。