JPH01102643A - データ処理システム - Google Patents

データ処理システム

Info

Publication number
JPH01102643A
JPH01102643A JP26040987A JP26040987A JPH01102643A JP H01102643 A JPH01102643 A JP H01102643A JP 26040987 A JP26040987 A JP 26040987A JP 26040987 A JP26040987 A JP 26040987A JP H01102643 A JPH01102643 A JP H01102643A
Authority
JP
Japan
Prior art keywords
word length
instruction word
instruction
data processing
length table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26040987A
Other languages
English (en)
Inventor
Katsuo Takahashi
勝雄 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26040987A priority Critical patent/JPH01102643A/ja
Publication of JPH01102643A publication Critical patent/JPH01102643A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、主記憶装置から命令語を読み出して実行す
る処理装置に命令語長検出回路を備えたデータ処理シス
テムに関するものである。
〔従来の技術〕
第3はこの種のデータ処理システムの要部を示すシステ
ム構成図である。図において、1はマシン命令語及びデ
ータが格納される主記憶装置(MMU) 、2は上記主
記憶装置1からマシン命令語を読み出して当該命令語に
基づく命令を逐次実行していく第1の処理装置としての
基本処理装置(BPU) 、3はシステム全体を監視制
御する第2の処理装置としてのシステム制御処理装置(
SCP)であり、基本処理装置2とシステム制御処理装
置3とはプロセッサ・バスを介して接続されている。
上記基本処理装置2には主記憶装置1から読み出された
命令語の語長を検出する命令語長検出回路が備えられて
おり、一般にデータ処理システムにおける可変長命令仕
様の命令語長検出回路は第4図に示す如く構成されてい
る。図において、4は主記憶装置1より読み出された命
令語を一時保持する命令レジスタ(IR)、5は命令語
の命令コードと命令語長との対応関係を示す命令コード
識別情報が記憶された命令語長テーブル(ILD)であ
り、この命令語長テーブル5はFROM(Progra
mmable Read 0nly Memory)等
の読出し専用メモリで構成され、命令レジスタ4から出
力される命令コード信号6をアドレスとして当該命令コ
ードに対応する命令語長が読み出され、命令語長信号7
として出力されるようになっている。
次に、従来の命令語長の検出動作について、第5図に命
令コード信号6を4ビツトとしたときの命令語長を仮に
定義して説明する。
命令レジスタ4から出力される命令コード信号6は命令
語長テーブル5に入力される。この命令語長テーブル5
は上述したようにFROMで構成され、FROMのアド
レス入力信号として命令コード信号6の4ビツトを入力
する。従って、第5図に示すように、命令コードパター
ンo o o o。
0001に対応するFROMの内容を2”、0010.
001).0100.0101.0f10.01)1.
1000,1001を4”、1010.101).1)
00.1)01.1)10.1)1)を“6”になるよ
うに予め命令コード識別情報をカスタマイズしておくこ
とにより、命令コードに対応した命令語長信号7が得ら
れる。
このようにして検出された命令語長信号7は、基本処理
装置2において、命令実行に先立ち、次命令の読出し、
オペランドアドレス計算等の制御に使用される。
〔発明が解決しようとする問題点〕
従来のデータ処理システムは以上のように構成゛されて
いるが、命令語長検出回路の命令語長テーブルがFRO
M等の読み出し専用メモリで構成されているため、シス
テム仕様(マシン命令語の命令仕様)が固定されてしま
い、異なるシステム仕様を実現するためには、それぞれ
の命令仕様に対応したFROMを予め準備しておいてシ
ステム仕様に応じてFROMを取り替える必要があり、
ハ゛ −ドウエアが共通化できないという問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、システム仕様の異なるデータ処理システムを
共通のハードウェアで実現することを目的としている。
〔問題点を解決するための手段〕
この発明に係るデータ処理システムは、命令語長テーブ
ルを読み書き可能メモリで構成するとともに、システム
全体を監視制御する第2の処理装置からの情報によって
上記命令語長テーブルの内容を設定する命令語長テーブ
ル制御回路を備えたものである。
〔作用〕
この発明においては、第2の処理装置から、第1の処理
装置内の命令語長テーブルの内容をシステム仕様に対応
した内容に設定でき、異なるシステム仕様のデータ処理
システムを共通のハードウェアで実現する。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図は本実施例により基本処理装置2内に備えられた命令
語長検出回路を示すブロック構成図であり、第4図従来
例と同一符号は同−又は相当部分を示しており、その説
明は省略する。図において、8は従来と同様な機能を有
する命令語長テーブル(ILD)であるが、ここでは読
み書き可能なRAM (Randan+ Access
 Memory)で構成されている。9は第3図で示し
たシステム制御処理装置3からの命令コード識別情報を
上記命令語長テーブル8のRAMに書き込んで命令語長
テーブル8の内容を設定する命令語長テーブル制御回路
(ILC)であり、システム制御処理装置3は基本処理
装置2の属性(命令仕様)を判別することにより、対応
する命令コード識別情報を選択することができる。
次に、システム仕様の異なるモデルA、B、Cに対して
、命令コード信号6を4ビツトとしたときのそれぞれの
命令語長を第2図のように仮に定義して、実施例の動作
を説明する。
命令レジスタ4から出力さ、れる命令コード信号6は命
令語長テーブル8に入力される。この命令語長テーブル
8は上述したようにRAMで構成され、その内容はシス
テム立ち上げ(電源投入)時に、システム制御処理装置
3によって次の手順で設定される。
■システム立ち上げ時に、システム制御処理装置3が基
本処理装置2の属性を判別することによってモデルAか
BかCかを判定する。
■上記判定結果に基づき、第2図に示すモデルに対応し
た命令コード識別情報が、システム制御処理装置3より
命令語長テーブル制御回路9を介して命令語長テーブル
8に書き込まれ、その内容が初期化される。
これにより、システムが運転状態に入って命令レジスタ
4からの命令コード信号6が命令語長テーブル8に入力
されると、対応する命令語長信号7が出力され、この命
令語長信号7を用いて従来と同様な処理が行われる。
従って、命令仕様、すなわちシステム仕様の異なるモデ
ルが全く共通のハードウェアで実現できることになる。
〔発明の効果〕
以上のように、この発明によれば、命令語長テーブルを
読み書き可能メモリで構成するとともに、システム全体
を監視制御する第2の処理装置からの情報によって上記
命令語長テーブルの内容を設定する命令語長テーブル制
御回路を備えたので、異なるシステム仕様のデータ処理
システムを共通のハードウェアで実現できる効果が得ら
れる。
【図面の簡単な説明】
第1図はこの発明の一実施例による命令語長検出回路を
示すブロック構成図、第2図は実施例の命令語長テーブ
ルに設定される命令コード識別情報例を示す図、第3図
はデータ処理システムの要部を示すシステム構成図、第
4図は従来の命令語長検出回路を示すブロック構成図、
第5図は従来の命令語長テーブルに設定される命令コー
ド識別情報例を示す図である。 1・・・主記憶装置、2・・・基本処理装置(第1の処
理装置)、3・・・システム制御処理装置(第2の処理
装置)、4・・・命令レジスタ、6・・・命令コード信
号、7・・・命令語長信号、8・・・命令語長テーブル
、9・・・命令語長テーブル制御回路。 なお、図中、同一符号は同−又は相当部分を示す。 代理人  大  岩  増  雄(ほか2名)第1a 4:命1ンLジスク 第30

Claims (2)

    【特許請求の範囲】
  1. (1)主記憶装置と、この主記憶装置から命令語を読み
    出して実行する第1の処理装置と、この第1の処理装置
    に接続されシステム全体を監視制御する第2の処理装置
    とを備えて成るとともに、上記第1の処理装置は、命令
    語の命令コードと命令語長との対応関係を記憶した命令
    語長テーブルを有する命令語長検出回路を備え、主記憶
    装置から読み出した命令語の実行に際して上記検出回路
    で検出した命令語長に応じた処理を行うようにしたデー
    タ処理システムにおいて、上記命令語長テーブルを読み
    書き可能メモリで構成するとともに、第2の処理装置か
    らの情報によって上記命令語長テーブルの内容を設定す
    る命令語長テーブル制御回路を備えたことを特徴とする
    データ処理システム。
  2. (2)第2の処理装置は、システム立上げ時に第1の処
    理装置の属性を判別し、命令語長テーブル制御回路を介
    して命令語長テーブルの内容を最適に設定するようにし
    たことを特徴とする特許請求の範囲第1項記載のデータ
    処理システム。
JP26040987A 1987-10-15 1987-10-15 データ処理システム Pending JPH01102643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26040987A JPH01102643A (ja) 1987-10-15 1987-10-15 データ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26040987A JPH01102643A (ja) 1987-10-15 1987-10-15 データ処理システム

Publications (1)

Publication Number Publication Date
JPH01102643A true JPH01102643A (ja) 1989-04-20

Family

ID=17347523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26040987A Pending JPH01102643A (ja) 1987-10-15 1987-10-15 データ処理システム

Country Status (1)

Country Link
JP (1) JPH01102643A (ja)

Similar Documents

Publication Publication Date Title
JPH03252993A (ja) E↑2promの情報書込み装置
US4814977A (en) Apparatus and method for direct memory to peripheral and peripheral to memory data transfers
JPH01102643A (ja) データ処理システム
JP2597409B2 (ja) マイクロコンピュータ
JPS63184147A (ja) チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム
JPS62256138A (ja) デ−タ処理装置
JPS62256139A (ja) デ−タ処理装置
JPS6020769B2 (ja) マイクロプログラム制御方式
JPH064469A (ja) 入出力装置制御方式
JP2506591B2 (ja) 補助処理装置
JPS5922150A (ja) メモリ制御方式
JPS6226738B2 (ja)
JPH01261767A (ja) データ通信方式
JPS6091461A (ja) マイクロプロセツサのデ−タアドレス空間拡張装置
JPS63136154A (ja) マイクロコンピユ−タ装置
JPS62231337A (ja) マイクロプロセツサ
JPH03129536A (ja) ブレークアドレス検出装置
JPH0341849B2 (ja)
JPS59186048A (ja) マイクロプログラム制御方式
JPH01222328A (ja) データ処理方式
JPH0335335A (ja) 記憶装置
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
JPH0266667A (ja) 並列処理演算器
JPH08161253A (ja) Dma制御方法およびdma制御装置
JPS61157945A (ja) マイクロ命令読み込み回路