JPH08161253A - Ｄｍａ制御方法およびｄｍａ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 １回のデータ転送を行う場合、１回の入出力
処理の呼び出しでデータ転送に先立つ前処理を完了し、
実質的なデータ転送処理時間を短くすることが可能なＤ
ＭＡ制御方法およびＤＭＡ制御装置を提供する。 【構成】 中央制御装置１００と制御機器３００間にお
けるデータ転送を高速で行うＤＭＡ制御装置２００は、
中央制御装置１００からＤＭＡを実施するのに必要な所
定の処理を行うための命令を含むデータを低速で受信す
ると、このデータに含まれている転送制御命令を解読
し、その内容を内部メモリに記憶するとともに、アドレ
スや書き込み制御情報として制御機器３００に出力する
転送命令解読部２０１と、データに含まれる制御部終了
命令を検出する設定部２０２と、設定部２０２より制御
部終了命令の検出信号を受信すると、低速のデータ転送
から高速のデータ転送への移行を中央制御装置１００に
対して出力する検出部２０３とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＤＭＡ(Direct Memory A
ccess)を行うＤＭＡ制御装置、より具体的には高速デー
タ転送を実現するＤＭＡ制御装置に関する。

【０００２】

【従来の技術】たとえばコンピュータシステムでは、デ
ータ転送の高速化を図るため、入出力装置が中央制御装
置（ＣＰＵ）を介さず、主記憶装置に直接アクセスする
ＤＭＡ方式が採られている。図３は、このようなＤＭＡ
方式によりデータ転送を行う従来技術を図示したもので
ある。同図において、中央制御装置４００は主記憶装置
４０１を内蔵した、たとえばマイクロプロセッサ等であ
り、データバスおよびアドレスバスを介してＤＭＡ制御
装置５００と接続されている。

【０００３】ＤＭＡ制御装置５００は、中央制御装置４
００と制御機器３００間に配設され、これら装置間おけ
るＤＭＡを実現するための各種制御を行うコントローラ
である。すなわち、ＤＭＡを行う場合、ＤＭＡ制御装置
５００は、たとえば中央制御装置４００のＣＰＵ(Centr
al Processing Unit) （図示せず）と主記憶装置４０１
とを切り離し、そのバスを使ってＣＰＵを介さずに直接
データの転送を行う。

【０００４】より具体的には、中央制御装置４００の主
記憶装置４０１のデータを制御機器３００の記憶装置３
０１に転送する場合、主記憶装置４０１に含まれるデー
タのアドレスと転送容量をＤＭＡ制御装置５００に設定
し、ＣＰＵからＤＭＡ制御装置５００に転送指令を出力
する。この転送指令をＤＭＡ制御装置が受信すると、設
定された主記憶装置４０１のアドレスのデータを、記憶
装置３０１に直接転送する。

【０００５】このようにＤＭＡによりデータの転送を行
うと、高速なデータ転送を実現できるとともに、ＣＰＵ
を介さずにデータ転送ができるためＣＰＵの負担が軽く
なるという利点がある。このため、多くのコンピュータ
システムではＤＭＡ方式によりデータ転送が行われてい
る。

【０００６】

【発明が解決しようとする課題】ＤＭＡを行う場合、Ｄ
ＭＡ制御装置では、実際の転送処理の他にＤＭＡ制御装
置５００の初期化や、制御機器３００との同期処理のた
めの処理等が必要である。このため、ＤＭＡデータ転送
に先立ってこれらの前処理が行われている。従来技術で
は、これら処理を行う場合、ソフトウェア処理により単
独の入出力機能をそれぞれ呼び出すことで初期化や同期
処理のための処理を行っていた。一般的に、ソフトウェ
ア処理による入出力機能は、ハードウェア割込み処理や
ソフトウェア割込み処理を含むため、複数回の入出力処
理の呼び出しが行われると、その分データ転送が開始さ
れるまでの時間がかかり、データ転送処理全体の性能を
低下させる原因になっていた。

【０００７】本発明はこのような従来技術の欠点を解消
し、１回のデータ転送を行う場合、１回の入出力処理の
呼び出しでデータ転送に先立つ前処理を完了し、実質的
なデータ転送処理時間を短くすることが可能なＤＭＡ制
御方法およびＤＭＡ制御装置を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】本発明は上述の課題を解
決するために、中央制御装置１００と制御機器３００間
におけるデータ転送を高速で行うＤＭＡ制御装置２００
は、中央制御装置１００からＤＭＡを実施するのに必要
な所定の処理を行うための命令を含むデータを低速で受
信すると、このデータに含まれている転送制御命令を解
読し、その内容を内部メモリに記憶するとともに、アド
レスや書き込み制御情報として制御機器３００に出力す
る転送命令解読部２０１と、データに含まれる制御部終
了命令を検出する設定部２０２と、設定部２０２より制
御部終了命令の検出信号を受信すると、低速のデータ転
送から高速のデータ転送への移行を中央制御装置１００
に対して出力する検出部２０３とを有する。

【０００９】

【作用】本発明によれば、中央制御装置１００と制御機
器３００間におけるデータ転送をＤＭＡ制御装置２００
を介して行うＤＭＡ制御方法において、ＤＭＡアクセス
を行う際、中央制御装置１００はＤＭＡを実施するのに
必要な所定の処理を行うための命令を含むデータを低速
でＤＭＡ制御装置２００に送る。ＤＭＡ制御装置２００
はこのデータを受信すると、これを解読して制御機器３
００にアドレスや書き込み制御情報として出力すること
で高速データ転送の準備を整え、この処理を終了すると
この旨を中央制御装置１００に通知する。中央制御装置
１００がこの処理が終了した旨の通知をＤＭＡ制御装置
２００から受けると、実際のデータを高速で転送する。

【００１０】

【実施例】次に添付図面を参照して本発明によるＤＭＡ
制御方法およびＤＭＡ制御装置の実施例を詳細に説明す
る。

【００１１】本発明は、ＤＭＡ転送を行う際、従来では
複数の入出力処理を行っていたものを、単一の処理で実
現することにより、入出力処理の高速化を図るものであ
る。図１は、本発明によるＤＭＡ制御方法を実現するシ
ステムおよびＤＭＡ制御装置の実施例を示す機能ブロッ
ク図である。中央制御装置１００は内部にＣＰＵ（図示
せず）やＣＰＵメモリ１０１を含むたとえばマイクロコ
ンピュータである。また、制御機器３００は中央制御装
置１００とデータバス１０３によりバス接続された外部
装置であり、その内部にメモリ３０１を含んでいる。

【００１２】ＤＭＡ制御装置２００は、中央制御装置１
００のＣＰＵメモリ１０１と制御機器３００のメモリ３
０１間での双方向のＤＭＡデータ転送を実現する制御装
置である。すなわち、ＤＭＡ制御装置２００は、中央制
御装置１００のＤＭＡ制御部１０２より図２に示すデー
タ構造のデータ１１０の転送制御命令１１１を受信する
と、制御機器３００に対してＤＭＡを行うための設定を
することで、ＣＰＵを介すること無くＣＰＵメモリ１０
１とメモリ３０１間でのデータ転送を実現する。

【００１３】ＤＭＡ制御装置は、転送命令解読部２０
１、設定部２０２および検出部２０３により構成されて
いる。転送命令解読部２０１は、データバス１０３に接
続され、その内部にレジスタ（図示せず）や内部メモリ
２２１を含んでいる。転送命令解読部２０１は、データ
バスを介して低速で送られてきたデータ１１０（図２参
照）に含まれる転送制御命令に従って制御機器３００の
メモリ３０１のアドレス指定や書き込み制御情報等を出
力することで、高速のＤＭＡ転送の準備を整える設定部
である。

【００１４】すなわち、例えば中央制御装置１００から
制御機器３００へのデータ転送の場合、転送命令解読部
２０１は、転送するデータ１１０の中に含まれる転送制
御命令１１１を解読し、この転送制御命令１１１に従い
情報を目的のレジスタや内部メモリ２２１に書き込む。
そして、制御機器３００のメモリ３０１のアドレスをア
ドレスバス２０１Ａに出力するとともに、書き込み制御
情報を制御線２０１Ｃより出力する。転送命令解読部２
０１はまた、転送命令の解読中は、低速のＤＭＡを実現
するために、ＤＭＡ制御部１０２に同期信号２０１Ｂを
出力する。

【００１５】設定部２０２は、検出部２０３に対する条
件を設定する設定部であり、データバス１０３に接続さ
れている。設定部２０２は、データバス１０３より入力
したデータ１１０に含まれている制御部終了命令１１３
を検出すると、転送命令解読部により高速ＤＭＡの準備
が整ったものとして、検出信号２０２Ａを検出部２０３
に出力する。

【００１６】検出部２０３は、ＤＭＡ制御部１０２に接
続され、設定部２０２より検出信号２０２を受信する
と、低速のデータ転送から高速のデータ転送への移行を
指示する信号２０３ＡをＤＭＡ制御部１０２に対して出
力する。

【００１７】ＤＭＡ制御部１０２は、この信号２０３Ａ
を入力すると、転送モードをバーストモードに切り換
え、図２に示したデータ１１０のデータ部１１２、すな
わち転送データ本体をＣＰＵメモリ１０１からデータバ
ス１０３を介して、高速でメモリ３０１に転送する。

【００１８】なお、上記実施例では中央制御装置１００
から制御機器３００へのデータ転送の場合を説明した
が、その逆の高速データ転送も勿論可能である。この場
合には、転送制御命令１１１により転送命令解読部２０
１が読み込み制御情報をメモリ３０１に指定する。これ
により、制御機器３００のメモリ３０１から中央制御装
置１００のＣＰＵメモリ１０１にデータ転送が行われ
る。

【００１９】このように本実施例によれば、実際に高速
でＤＭＡ転送を行うデータ部の前にＤＭＡ制御装置２０
０の動作を制御するための転送制御命令を含むようにし
た。このため、従来のように単独の入出力機能を複数回
にわたって呼び出す必要が無くなり、１回の入出力処理
でＤＭＡ転送に移行できるため、高速なＤＭＡ転送を実
現できる。

【００２０】

【発明の効果】このように本発明によれば、従来技術で
は３〜４回の入出力処理を必要としていたＤＭＡ転送の
処理が常に１回の入出力処理で目的を達成することがで
きる。このため、１Ｋバイトの転送を行ったとき、約２
倍の転送速度を実現することが可能となる。また、本発
明によれば、１回の入出力処理でＤＭＡを行うための処
理を達成することができるので、複数のプロセスで同じ
装置に対して処理を発行するとき、プロセス間での干渉
が発生することがない。したがって、複数のプロセスで
同じ装置に対して処理を発行する場合に、プロセス間で
の干渉を考慮すること無くＤＭＡを行うことができるの
で、システム設計を容易にするとともに信頼性の高いシ
ステムを実現することが可能となる。

【図面の簡単な説明】

【図１】本発明によるＤＭＡ制御装置の実施例を示す機
能ブロック図である。

【図２】図１に示した実施例におけるデータ構造を示し
た図である。

【図３】従来技術におけるＤＭＡ制御装置の構成図であ
る。

【符号の説明】

１００ 中央制御装置 １０１ ＣＰＵメモリ １０２ ＤＭＡ制御部 １１０ データ １１１ 転送制御命令 １１２ データ部 １１３ 制御部終了命令 ２００ ＤＭＡ制御装置 ２０１ 転送命令解読部 ２０２ 設定部 ２０３ 検出部 ２２１ 内部メモリ ３００ 制御機器 ３０１ メモリ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 中央制御装置(100) と制御機器(300) 間
   におけるデータ転送をＤＭＡ制御装置(200) を介して行
   うＤＭＡ制御方法において、 ＤＭＡアクセスを行う際、中央制御装置(100) はＤＭＡ
   を実施するのに必要な所定の処理を行うための命令を含
   むデータを低速でＤＭＡ制御装置(200) に送り、 ＤＭＡ制御装置(200) は前記データを受信すると、これ
   を解読して制御機器(300) にアドレスや書き込み制御情
   報として出力することで高速データ転送の準備を整え、
   この処理を終了するとこの旨を中央制御装置(100) に通
   知し、 中央制御装置(100) が前記処理が終了した旨の通知を受
   けると、実際のデータを高速で転送することを特徴とす
   るＤＭＡ制御方法。
2. 【請求項２】 中央制御装置(100) と制御機器(300) 間
   におけるデータ転送を高速で行うＤＭＡ制御装置(200)
   において、 中央制御装置(100) からＤＭＡを実施するのに必要な所
   定の処理を行うための命令を含むデータを低速で受信す
   ると、このデータに含まれている転送制御命令を解読
   し、その内容を内部メモリに記憶するとともに、アドレ
   スや書き込み制御情報として制御機器(300) に出力する
   転送命令解読部(201) と、 前記データに含まれる制御部終了命令を検出する設定部
   (202) と、 設定部(202) より制御部終了命令の検出信号を受信する
   と、低速のデータ転送から高速のデータ転送への移行を
   中央制御装置(100) に対して出力する検出部(203) とを
   有することを特徴とするＤＭＡ制御装置。