JP2003186666A - マイクロコンピュータおよびｄｍａ制御回路 - Google Patents
マイクロコンピュータおよびｄｍａ制御回路Info
- Publication number
- JP2003186666A JP2003186666A JP2001390297A JP2001390297A JP2003186666A JP 2003186666 A JP2003186666 A JP 2003186666A JP 2001390297 A JP2001390297 A JP 2001390297A JP 2001390297 A JP2001390297 A JP 2001390297A JP 2003186666 A JP2003186666 A JP 2003186666A
- Authority
- JP
- Japan
- Prior art keywords
- register
- transfer
- control circuit
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】ＯＳＤ制御回路に対してＤＭＡ制御を適用する
ことにより描画処理の速度の向上を図り得るマイクロコ
ンピュータおよびＤＭＡ制御回路を提供する。 【解決手段】バス制御機能を持たないＯＳＤ制御回路17
とＤＭＡ制御回路18がバス12に接続されたマイコンにお
いて、ＤＭＡ制御回路は、ＯＳＤ制御回路における転送
元アドレス情報、転送先アドレス情報および転送データ
長情報が設定されるレジスタ21〜23のアドレスが設定さ
れる転送元アドレス指示レジスタ34、転送先アドレス指
示レジスタ35、転送データ長指示レジスタ36を備え、各
指示レジスタで指示されるアドレスのレジスタ21〜23の
内容を読み込んで対応して転送元アドレスレジスタ31、
転送先アドレスレジスタ32、転送データ長レジスタ33に
設定し、この設定内容にしたがってメモリの所望アドレ
スのデータをＯＳＤ制御回路の描画データメモリ20に転
送する。
ことにより描画処理の速度の向上を図り得るマイクロコ
ンピュータおよびＤＭＡ制御回路を提供する。 【解決手段】バス制御機能を持たないＯＳＤ制御回路17
とＤＭＡ制御回路18がバス12に接続されたマイコンにお
いて、ＤＭＡ制御回路は、ＯＳＤ制御回路における転送
元アドレス情報、転送先アドレス情報および転送データ
長情報が設定されるレジスタ21〜23のアドレスが設定さ
れる転送元アドレス指示レジスタ34、転送先アドレス指
示レジスタ35、転送データ長指示レジスタ36を備え、各
指示レジスタで指示されるアドレスのレジスタ21〜23の
内容を読み込んで対応して転送元アドレスレジスタ31、
転送先アドレスレジスタ32、転送データ長レジスタ33に
設定し、この設定内容にしたがってメモリの所望アドレ
スのデータをＯＳＤ制御回路の描画データメモリ20に転
送する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータ（マイコン）およびダイレクトメモリアクセス（Ｄ
ＭＡ）制御回路に係り、特にバス制御機能を持たずに共
有リソースを使用するペリフェラルを搭載したマイコン
および上記ペリフェラルを制御するＤＭＡ制御回路に関
するもので、例えばテレビジョン受像機の画面上の一部
にカウンタ数値を表示するシステムに使用される。
ータ（マイコン）およびダイレクトメモリアクセス（Ｄ
ＭＡ）制御回路に係り、特にバス制御機能を持たずに共
有リソースを使用するペリフェラルを搭載したマイコン
および上記ペリフェラルを制御するＤＭＡ制御回路に関
するもので、例えばテレビジョン受像機の画面上の一部
にカウンタ数値を表示するシステムに使用される。
【０００２】
【従来の技術】１チップあるいは複数チップのＬＳＩを
用いて構成されるマイコンにおいては、中央処理装置
（ＣＰＵ）を介さずにメモリと周辺装置（ペリフェラ
ル）との間で直接にデータ転送を行わせるためのＤＭＡ
制御回路が用いられる。また、ペリフェラルの一部に
は、バス制御機能を持たせようとすると構成が複雑化す
るのでバス制御機能を持たないものがある。例えばＯＳ
Ｄ（On Screen Display ）制御回路である。
用いて構成されるマイコンにおいては、中央処理装置
（ＣＰＵ）を介さずにメモリと周辺装置（ペリフェラ
ル）との間で直接にデータ転送を行わせるためのＤＭＡ
制御回路が用いられる。また、ペリフェラルの一部に
は、バス制御機能を持たせようとすると構成が複雑化す
るのでバス制御機能を持たないものがある。例えばＯＳ
Ｄ（On Screen Display ）制御回路である。
【０００３】従来のＯＳＤ制御回路は、描画データメモ
リ、転送元アドレスレジスタ、転送先アドレスレジス
タ、転送データ長レジスタ、キャラクタデータが格納さ
れた小容量の読み出し専用メモリ（キャラクタＲＯＭ）
などを有する。
リ、転送元アドレスレジスタ、転送先アドレスレジス
タ、転送データ長レジスタ、キャラクタデータが格納さ
れた小容量の読み出し専用メモリ（キャラクタＲＯＭ）
などを有する。
【０００４】このようなＯＳＤ制御回路を備えた従来の
マイコンにおいては、描画コマンドの解釈、転送アドレ
スおよび転送データ長の設定、データ転送を描画コマン
ドの入力毎に繰り返すことにより、描画データメモリに
描画データ（画素データ）を格納した後、描画ライン単
位で描画データを送出する。
マイコンにおいては、描画コマンドの解釈、転送アドレ
スおよび転送データ長の設定、データ転送を描画コマン
ドの入力毎に繰り返すことにより、描画データメモリに
描画データ（画素データ）を格納した後、描画ライン単
位で描画データを送出する。
【０００５】図２は、従来のマイコンに搭載されるＯＳ
Ｄ制御回路とＤＭＡ制御回路の構成例を示している。
Ｄ制御回路とＤＭＡ制御回路の構成例を示している。
【０００６】ＯＳＤ制御回路は、描画データメモリ４
０、転送データ格納用レジスタ４１、キャラクタＲＯＭ
４２などを内蔵している。ＤＭＡ制御回路は、転送元ア
ドレスレジスタ５１、転送先アドレスレジスタ５２、転
送データ長レジスタ５３などを有する。
０、転送データ格納用レジスタ４１、キャラクタＲＯＭ
４２などを内蔵している。ＤＭＡ制御回路は、転送元ア
ドレスレジスタ５１、転送先アドレスレジスタ５２、転
送データ長レジスタ５３などを有する。
【０００７】次に、従来のマイコンにおけるＣＰＵ、Ｏ
ＳＤ制御回路、ＤＭＡ制御回路の動作の一例を説明す
る。
ＳＤ制御回路、ＤＭＡ制御回路の動作の一例を説明す
る。
【０００８】まず、描画するキャラクタおよび描画位置
を指定するコマンドが入力された後、ＯＳＤ制御回路が
コマンドを解釈した時点で転送アドレスおよび転送デー
タ長が決まる。
を指定するコマンドが入力された後、ＯＳＤ制御回路が
コマンドを解釈した時点で転送アドレスおよび転送デー
タ長が決まる。
【０００９】次に、ＣＰＵ（図示せず）によるソフトウ
エアデータ転送によって、ＤＭＡ制御回路の転送元アド
レスレジスタ５１に転送元アドレス（キャラクタＲＯＭ
４２のアドレス、例えば１２３０）が設定され、転送先
アドレスレジスタ５２に転送先アドレス（ＯＳＤ制御回
路の転送データ格納用レジスタ４１のアドレス、例えば
８０００）が設定され、転送データ長レジスタにデータ
長として例えば０００１（バイト）が設定される。
エアデータ転送によって、ＤＭＡ制御回路の転送元アド
レスレジスタ５１に転送元アドレス（キャラクタＲＯＭ
４２のアドレス、例えば１２３０）が設定され、転送先
アドレスレジスタ５２に転送先アドレス（ＯＳＤ制御回
路の転送データ格納用レジスタ４１のアドレス、例えば
８０００）が設定され、転送データ長レジスタにデータ
長として例えば０００１（バイト）が設定される。
【００１０】この後、ＯＳＤ制御回路からＤＭＡ制御回
路に対して割り込みによるデータ転送サービス要求が発
行されると、ＤＭＡ制御回路は、転送元アドレス（キャ
ラクタＲＯＭ４２のアドレス１２３０）のキャラクタデ
ータを読み出して、転送データ長０００１のデータを転
送先アドレス（ＯＳＤ制御回路のレジスタアドレス８０
００、転送データ格納用レジスタ４１）へ転送する。
路に対して割り込みによるデータ転送サービス要求が発
行されると、ＤＭＡ制御回路は、転送元アドレス（キャ
ラクタＲＯＭ４２のアドレス１２３０）のキャラクタデ
ータを読み出して、転送データ長０００１のデータを転
送先アドレス（ＯＳＤ制御回路のレジスタアドレス８０
００、転送データ格納用レジスタ４１）へ転送する。
【００１１】一方、最近、多数の種類のキャラクタデー
タを使用するために、大量のキャラクタデータが格納さ
れた大容量のキャラクタＲＯＭをマイコンのバスに接続
して使用する場合がある。
タを使用するために、大量のキャラクタデータが格納さ
れた大容量のキャラクタＲＯＭをマイコンのバスに接続
して使用する場合がある。
【００１２】前記したようにバス制御機能を持たない
（バスマスターになれない）ＯＳＤ制御回路がメモリ等
の共有リソースを使用する場合、 （１）ＣＰＵによるソフトウエアデータ転送 （２）ＤＭＡ制御回路によるハードウエアデータ転送 の方法が考えられる。
（バスマスターになれない）ＯＳＤ制御回路がメモリ等
の共有リソースを使用する場合、 （１）ＣＰＵによるソフトウエアデータ転送 （２）ＤＭＡ制御回路によるハードウエアデータ転送 の方法が考えられる。
【００１３】前者（１）の方法は、割り込みによるサー
ビス要求が発行された後、レジスタの退避等のオーバー
ヘッドが生じる。このオーバーヘッドによる処理能力の
低下を減らし、処理能力の向上を図るために、単にデー
タ転送を行うだけの場合には後者（２）の方法を用いる
ことが望ましい。
ビス要求が発行された後、レジスタの退避等のオーバー
ヘッドが生じる。このオーバーヘッドによる処理能力の
低下を減らし、処理能力の向上を図るために、単にデー
タ転送を行うだけの場合には後者（２）の方法を用いる
ことが望ましい。
【００１４】後者（２）の方法は、予めデータの転送
元、転送先がペリフェラル毎に決まっている場合は、Ｄ
ＭＡ制御回路に所望の転送元アドレス、転送先アドレス
およびデータ長（さらに、必要に応じて転送回数）を実
際のデータ転送に先立ってソフトウエアで設定すること
により処理することができる。
元、転送先がペリフェラル毎に決まっている場合は、Ｄ
ＭＡ制御回路に所望の転送元アドレス、転送先アドレス
およびデータ長（さらに、必要に応じて転送回数）を実
際のデータ転送に先立ってソフトウエアで設定すること
により処理することができる。
【００１５】しかし、従来のＯＳＤ制御回路のように、
描画するキャラクタおよび描画位置を指定するコマンド
が入力された後に解釈した時点で転送アドレスおよび転
送データ長が決まるような用途には、後者（２）の方法
を用いることができない。
描画するキャラクタおよび描画位置を指定するコマンド
が入力された後に解釈した時点で転送アドレスおよび転
送データ長が決まるような用途には、後者（２）の方法
を用いることができない。
【００１６】
【発明が解決しようとする課題】上記したように従来の
マイコンは、ＯＳＤ制御回路がメモリ等の共有リソース
を使用する場合にＤＭＡ制御回路によるハードウエアデ
ータ転送を行うことができず、描画処理の速度の向上が
困難であるという問題があった。
マイコンは、ＯＳＤ制御回路がメモリ等の共有リソース
を使用する場合にＤＭＡ制御回路によるハードウエアデ
ータ転送を行うことができず、描画処理の速度の向上が
困難であるという問題があった。
【００１７】本発明は上記の問題点を解決すべくなされ
たもので、実際のデータ転送に先立ってＤＭＡ制御回路
に転送元アドレス、転送先アドレスおよびデータ長の格
納が可能になり、ＯＳＤ制御回路に対してＤＭＡ制御を
適用することにより描画処理の速度の向上を図り得るマ
イクロコンピュータおよびＤＭＡ制御回路を提供するこ
とを目的とする。
たもので、実際のデータ転送に先立ってＤＭＡ制御回路
に転送元アドレス、転送先アドレスおよびデータ長の格
納が可能になり、ＯＳＤ制御回路に対してＤＭＡ制御を
適用することにより描画処理の速度の向上を図り得るマ
イクロコンピュータおよびＤＭＡ制御回路を提供するこ
とを目的とする。
【００１８】
【課題を解決するための手段】本発明は、アドレス／デ
ータ／制御信号線を含むバスにＣＰＵ、プログラムＲＯ
Ｍ、データメモリ、バス制御機能を持たないペリフェラ
ルおよびＤＭＡ制御回路が接続されたマイクロコンピュ
ータであって、前記ＤＭＡ制御回路は、転送元アドレス
レジスタと、転送先アドレスレジスタと、転送データ長
レジスタと、前記ペリフェラルにおいて転送元アドレス
情報が設定される第１のレジスタのアドレスが設定され
る転送元アドレス指示レジスタと、前記ペリフェラルに
おいて転送先アドレス情報が設定される第２のレジスタ
のアドレスが設定される転送先アドレス指示レジスタ
と、前記ペリフェラルにおいて転送データ長情報が設定
される第３のレジスタのアドレスが設定される転送デー
タ長指示レジスタと、前記各指示レジスタの内容で指示
される前記ペリフェラルの複数のレジスタの内容を読み
込んで対応して前記転送元アドレスレジスタ、転送先ア
ドレスレジスタおよび転送データ長レジスタに情報を設
定する設定機能と、前記転送元アドレスレジスタ、転送
先アドレスレジスタおよび転送データ長レジスタの設定
内容にしたがって前記データメモリの所望のアドレスの
データを前記ペリフェラルの所望のアドレスに所望のデ
ータ長のデータ転送を行うように制御する転送制御機能
とを具備することを特徴とする。
ータ／制御信号線を含むバスにＣＰＵ、プログラムＲＯ
Ｍ、データメモリ、バス制御機能を持たないペリフェラ
ルおよびＤＭＡ制御回路が接続されたマイクロコンピュ
ータであって、前記ＤＭＡ制御回路は、転送元アドレス
レジスタと、転送先アドレスレジスタと、転送データ長
レジスタと、前記ペリフェラルにおいて転送元アドレス
情報が設定される第１のレジスタのアドレスが設定され
る転送元アドレス指示レジスタと、前記ペリフェラルに
おいて転送先アドレス情報が設定される第２のレジスタ
のアドレスが設定される転送先アドレス指示レジスタ
と、前記ペリフェラルにおいて転送データ長情報が設定
される第３のレジスタのアドレスが設定される転送デー
タ長指示レジスタと、前記各指示レジスタの内容で指示
される前記ペリフェラルの複数のレジスタの内容を読み
込んで対応して前記転送元アドレスレジスタ、転送先ア
ドレスレジスタおよび転送データ長レジスタに情報を設
定する設定機能と、前記転送元アドレスレジスタ、転送
先アドレスレジスタおよび転送データ長レジスタの設定
内容にしたがって前記データメモリの所望のアドレスの
データを前記ペリフェラルの所望のアドレスに所望のデ
ータ長のデータ転送を行うように制御する転送制御機能
とを具備することを特徴とする。
【００１９】また、本発明は、マイクロコンピュータの
バスに接続されたバス制御機能を持たないペリフェラル
とメモリとの間のデータ転送を制御するＤＭＡ制御回路
であって、転送元アドレス情報、転送先アドレス情報お
よび転送データ長情報がそれぞれ設定される前記ペリフ
ェラルにおける複数の各レジスタのアドレスが設定され
る転送元アドレス指示レジスタ、転送先アドレス指示レ
ジスタおよび転送データ長指示レジスタと、転送元アド
レスレジスタと、転送先アドレスレジスタと、転送デー
タ長レジスタと、前記各指示レジスタの内容で指示され
る前記ペリフェラルにおける各レジスタの内容を読み込
んで対応して前記転送元アドレスレジスタ、転送先アド
レスレジスタおよび転送データ長レジスタに設定する設
定機能と、前記転送元アドレスレジスタ、転送先アドレ
スレジスタおよび転送データ長レジスタの設定内容にし
たがって前記メモリの所望のアドレスのデータを前記ペ
リフェラルの所望のアドレスに所望のデータ長のデータ
転送を行うように制御する転送制御機能とを具備するこ
とを特徴とする。
バスに接続されたバス制御機能を持たないペリフェラル
とメモリとの間のデータ転送を制御するＤＭＡ制御回路
であって、転送元アドレス情報、転送先アドレス情報お
よび転送データ長情報がそれぞれ設定される前記ペリフ
ェラルにおける複数の各レジスタのアドレスが設定され
る転送元アドレス指示レジスタ、転送先アドレス指示レ
ジスタおよび転送データ長指示レジスタと、転送元アド
レスレジスタと、転送先アドレスレジスタと、転送デー
タ長レジスタと、前記各指示レジスタの内容で指示され
る前記ペリフェラルにおける各レジスタの内容を読み込
んで対応して前記転送元アドレスレジスタ、転送先アド
レスレジスタおよび転送データ長レジスタに設定する設
定機能と、前記転送元アドレスレジスタ、転送先アドレ
スレジスタおよび転送データ長レジスタの設定内容にし
たがって前記メモリの所望のアドレスのデータを前記ペ
リフェラルの所望のアドレスに所望のデータ長のデータ
転送を行うように制御する転送制御機能とを具備するこ
とを特徴とする。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００２１】図１は、本発明の第１の実施の形態に係る
マイコンの一部を示している。
マイコンの一部を示している。
【００２２】図１において、１１はＣＰＵ、１２はアド
レス／データ／制御信号線を含むバスである。このバス
１２には、プログラムＲＯＭ１３、データＲＡＭ１４、
キャラクタＲＯＭ１５、複数の入出力装置（タイマー回
路など）、バス制御機能を持たないＯＳＤ制御回路１
７、ＤＭＡ制御回路１８などが接続されている。
レス／データ／制御信号線を含むバスである。このバス
１２には、プログラムＲＯＭ１３、データＲＡＭ１４、
キャラクタＲＯＭ１５、複数の入出力装置（タイマー回
路など）、バス制御機能を持たないＯＳＤ制御回路１
７、ＤＭＡ制御回路１８などが接続されている。
【００２３】なお、前記バス１２に外部バスインターフ
ェースユニット（ＢＩＵ）を介して外部バスが接続さ
れ、この外部バスに外部メモリ、外部入出力装置が接続
される場合もある。
ェースユニット（ＢＩＵ）を介して外部バスが接続さ
れ、この外部バスに外部メモリ、外部入出力装置が接続
される場合もある。
【００２４】ＯＳＤ制御回路１７は、描画データメモリ
２０と、前記キャラクタＲＯＭ１５の所望の転送元アド
レス情報を格納する第１のレジスタ２１と、前記描画デ
ータメモリ２０の所望の転送先アドレス情報を格納する
第２のレジスタ２２と、転送データ長情報を格納する第
３のレジスタ２３、転送データを格納する第４のレジス
タ２４などを有する。これらのレジスタ２１〜２３とし
て、データＲＡＭ１４の一部を割り当てることも可能で
ある。
２０と、前記キャラクタＲＯＭ１５の所望の転送元アド
レス情報を格納する第１のレジスタ２１と、前記描画デ
ータメモリ２０の所望の転送先アドレス情報を格納する
第２のレジスタ２２と、転送データ長情報を格納する第
３のレジスタ２３、転送データを格納する第４のレジス
タ２４などを有する。これらのレジスタ２１〜２３とし
て、データＲＡＭ１４の一部を割り当てることも可能で
ある。
【００２５】ＤＭＡ制御回路１８は、転送元アドレスレ
ジスタ３１、転送先アドレスレジスタ３２、転送データ
長レジスタ３３などを有するほか、機能レジスタ（転送
元アドレス指示レジスタ３４、転送先アドレス指示レジ
スタ３５、転送データ長指示レジスタ３６）が付加され
ている。上記各指示レジスタ３４〜３６は、対応してＯ
ＳＤ制御回路１７のレジスタ２１〜２３のアドレスが設
定される。
ジスタ３１、転送先アドレスレジスタ３２、転送データ
長レジスタ３３などを有するほか、機能レジスタ（転送
元アドレス指示レジスタ３４、転送先アドレス指示レジ
スタ３５、転送データ長指示レジスタ３６）が付加され
ている。上記各指示レジスタ３４〜３６は、対応してＯ
ＳＤ制御回路１７のレジスタ２１〜２３のアドレスが設
定される。
【００２６】また、ＤＭＡ制御回路１８は、各指示レジ
スタ３４〜３６の設定内容（間接アドレス）で指示され
るレジスタ２１〜２３の内容を読み込んで対応して転送
元アドレスレジスタ３１、転送先アドレスレジスタ３
２、転送データ長レジスタ３３に設定する機能を有す
る。
スタ３４〜３６の設定内容（間接アドレス）で指示され
るレジスタ２１〜２３の内容を読み込んで対応して転送
元アドレスレジスタ３１、転送先アドレスレジスタ３
２、転送データ長レジスタ３３に設定する機能を有す
る。
【００２７】即ち、転送元アドレス指示レジスタ３４に
設定されているアドレスの第１のレジスタ２１に格納さ
れているキャラクタＲＯＭの所望の転送元アドレス情報
を読み込んで転送元アドレスレジスタ３１に設定し、転
送先アドレス指示レジスタ３５に設定されているアドレ
スの第２のレジスタ２２に格納されている描画データメ
モリ２０の所望の転送先アドレス情報を読み込んで転送
先アドレスレジスタ３２に設定し、転送データ長指示レ
ジスタ３６に設定されているアドレスの第３のレジスタ
２３に格納されている転送データ長情報を読み込んで転
送データ長レジスタ３３に設定する機能を有する。
設定されているアドレスの第１のレジスタ２１に格納さ
れているキャラクタＲＯＭの所望の転送元アドレス情報
を読み込んで転送元アドレスレジスタ３１に設定し、転
送先アドレス指示レジスタ３５に設定されているアドレ
スの第２のレジスタ２２に格納されている描画データメ
モリ２０の所望の転送先アドレス情報を読み込んで転送
先アドレスレジスタ３２に設定し、転送データ長指示レ
ジスタ３６に設定されているアドレスの第３のレジスタ
２３に格納されている転送データ長情報を読み込んで転
送データ長レジスタ３３に設定する機能を有する。
【００２８】また、ＤＭＡ制御回路１８は、転送元アド
レスレジスタ３１、転送先アドレスレジスタ３２、転送
データ長レジスタ３３の設定内容にしたがってデータ転
送を行うように制御する機能を有する。
レスレジスタ３１、転送先アドレスレジスタ３２、転送
データ長レジスタ３３の設定内容にしたがってデータ転
送を行うように制御する機能を有する。
【００２９】即ち、転送元アドレスレジスタ３１、転送
先アドレスレジスタ３２および転送データ長レジスタ３
３の内容にしたがってキャラクタＲＯＭ１５の所望のア
ドレスのキャラクタデータを所望のデータ長だけＯＳＤ
制御回路１７の第４のレジスタ２４に転送を行うように
制御する機能を有する。
先アドレスレジスタ３２および転送データ長レジスタ３
３の内容にしたがってキャラクタＲＯＭ１５の所望のア
ドレスのキャラクタデータを所望のデータ長だけＯＳＤ
制御回路１７の第４のレジスタ２４に転送を行うように
制御する機能を有する。
【００３０】次に、図１のマイコンの動作について、Ｃ
ＰＵ１１、ＯＳＤ制御回路１７、ＤＭＡ制御回路１８の
動作の一例を中心に説明する。
ＰＵ１１、ＯＳＤ制御回路１７、ＤＭＡ制御回路１８の
動作の一例を中心に説明する。
【００３１】描画するキャラクタおよび描画位置を指定
するコマンドが入力された後、ＯＳＤ制御回路１７の各
レジスタ２１〜２３にデータが設定され、ＤＭＡ制御回
路１８の各アドレスレジスタ３４〜３６が設定される。
するコマンドが入力された後、ＯＳＤ制御回路１７の各
レジスタ２１〜２３にデータが設定され、ＤＭＡ制御回
路１８の各アドレスレジスタ３４〜３６が設定される。
【００３２】この場合、ＯＳＤ制御回路１７の転送元ア
ドレスレジスタ２１、転送先アドレスレジスタ２２、転
送データ長レジスタ２３には、各対応して、転送元アド
レス、転送先アドレス、転送データ長が設定される。本
例では、転送元アドレスとしてキャラクタＲＯＭ１５の
アドレス（１２３０）が設定され、転送先アドレスとし
てＯＳＤ制御回路１７の第４のレジスタ２４のアドレス
（８０００）が設定され、転送データ長として０００１
（バイト）が設定される。
ドレスレジスタ２１、転送先アドレスレジスタ２２、転
送データ長レジスタ２３には、各対応して、転送元アド
レス、転送先アドレス、転送データ長が設定される。本
例では、転送元アドレスとしてキャラクタＲＯＭ１５の
アドレス（１２３０）が設定され、転送先アドレスとし
てＯＳＤ制御回路１７の第４のレジスタ２４のアドレス
（８０００）が設定され、転送データ長として０００１
（バイト）が設定される。
【００３３】また、ＤＭＡ制御回路１８の転送元アドレ
ス指示レジスタ３４、転送先アドレス指示レジスタ３
５、転送データ長指示レジスタ３６には、各対応して、
ＯＳＤ制御回路１７のレジスタ２１〜２３のレジスタア
ドレス（本例では８０１０、８０１１、８０１２）が設
定される。
ス指示レジスタ３４、転送先アドレス指示レジスタ３
５、転送データ長指示レジスタ３６には、各対応して、
ＯＳＤ制御回路１７のレジスタ２１〜２３のレジスタア
ドレス（本例では８０１０、８０１１、８０１２）が設
定される。
【００３４】この後、ＯＳＤ制御回路１７から割り込み
制御回路（図示せず）を介して割り込みによるデータ転
送サービス要求がＤＭＡ制御回路１８に発行されると、
ＤＭＡ制御回路１８は次のような処理を行う。
制御回路（図示せず）を介して割り込みによるデータ転
送サービス要求がＤＭＡ制御回路１８に発行されると、
ＤＭＡ制御回路１８は次のような処理を行う。
【００３５】まず、各指示レジスタ３４〜３６の設定内
容（レジスタアドレス８０１０、８０１１、８０１２）
で間接的に指示されるレジスタ２１〜２３の内容である
転送元アドレス（１２３０）、転送先アドレス（８００
０）、転送データ長（０００１）を読み込んで対応して
転送元アドレスレジスタ３１、転送先アドレスレジスタ
３２、転送データ長レジスタ３３に設定する。
容（レジスタアドレス８０１０、８０１１、８０１２）
で間接的に指示されるレジスタ２１〜２３の内容である
転送元アドレス（１２３０）、転送先アドレス（８００
０）、転送データ長（０００１）を読み込んで対応して
転送元アドレスレジスタ３１、転送先アドレスレジスタ
３２、転送データ長レジスタ３３に設定する。
【００３６】そして、転送元アドレスレジスタ３１、転
送先アドレスレジスタ３２および転送データ長レジスタ
３３の内容にしたがってキャラクタＲＯＭ１５の所望の
アドレスのキャラクタデータを描画データメモリ２０の
所望のアドレスに所望のデータ長のデータ転送を行うよ
うに制御する。
送先アドレスレジスタ３２および転送データ長レジスタ
３３の内容にしたがってキャラクタＲＯＭ１５の所望の
アドレスのキャラクタデータを描画データメモリ２０の
所望のアドレスに所望のデータ長のデータ転送を行うよ
うに制御する。
【００３７】即ち、転送元アドレスレジスタ３１に設定
された転送元アドレス１２３０のキャラクタデータを読
み出して、転送先アドレスレジスタ３２に設定されたＯ
ＳＤ制御回路１７の転送先アドレス８０００（第４のレ
ジスタ２４）へ、転送データ長レジスタ３３に設定され
た転送データ長０００１（バイト）のデータ転送を行
う。
された転送元アドレス１２３０のキャラクタデータを読
み出して、転送先アドレスレジスタ３２に設定されたＯ
ＳＤ制御回路１７の転送先アドレス８０００（第４のレ
ジスタ２４）へ、転送データ長レジスタ３３に設定され
た転送データ長０００１（バイト）のデータ転送を行
う。
【００３８】このようなＤＭＡ制御により、ＯＳＤ制御
回路１７の描画データメモリ２０に所望の描画データ
（画素データ）が格納された後、描画ライン単位で描画
データを送出することが可能になる。
回路１７の描画データメモリ２０に所望の描画データ
（画素データ）が格納された後、描画ライン単位で描画
データを送出することが可能になる。
【００３９】上記したようなバス制御機能を持たないＯ
ＳＤ制御回路１７およびＤＭＡ制御回路１８を備えた図
１のマイコンにおいては、ＤＭＡ制御回路１８は、ＯＳ
Ｄ制御回路１７からデータ転送サービス要求が発行され
ると、実際のデータ転送に先立ってＯＳＤ制御回路１７
から転送アドレスおよび転送データ長を読み込んで機能
レジスタに設定し、この設定内容にしたがってバス制御
機能を持たないＯＳＤ制御回路１７で必要とするデータ
を転送することが可能になる。
ＳＤ制御回路１７およびＤＭＡ制御回路１８を備えた図
１のマイコンにおいては、ＤＭＡ制御回路１８は、ＯＳ
Ｄ制御回路１７からデータ転送サービス要求が発行され
ると、実際のデータ転送に先立ってＯＳＤ制御回路１７
から転送アドレスおよび転送データ長を読み込んで機能
レジスタに設定し、この設定内容にしたがってバス制御
機能を持たないＯＳＤ制御回路１７で必要とするデータ
を転送することが可能になる。
【００４０】この際、転送データのアドレスやデータ長
などは、転送を行うべきＯＳＤ制御回路１７で個々に設
定できるので、ＣＰＵを用いたソフトウエアによりＤＭ
Ａ制御回路を設定する場合に比べて、ソフトウエアに対
する負担が小さく、描画処理の速度の向上を図ることが
できる。
などは、転送を行うべきＯＳＤ制御回路１７で個々に設
定できるので、ＣＰＵを用いたソフトウエアによりＤＭ
Ａ制御回路を設定する場合に比べて、ソフトウエアに対
する負担が小さく、描画処理の速度の向上を図ることが
できる。
【００４１】なお、本発明は、バス制御機能を持たない
ペリフェラルをバスに接続したマイクロコンピュータに
一般的に適用可能であり、定数ＲＯＭをバスに接続した
数値演算プロセッサにも適用可能である。
ペリフェラルをバスに接続したマイクロコンピュータに
一般的に適用可能であり、定数ＲＯＭをバスに接続した
数値演算プロセッサにも適用可能である。
【００４２】
【発明の効果】上述したように本発明のマイクロコンピ
ュータおよびＤＭＡ制御回路によれば、ＤＭＡ制御回路
による実際のデータ転送に先立ってＯＳＤ制御回路から
転送元アドレス、転送先アドレスおよびデータ長のデー
タを読み出してＤＭＡ制御回路に設定することが可能に
なり、描画処理の速度の向上を図ることができる。
ュータおよびＤＭＡ制御回路によれば、ＤＭＡ制御回路
による実際のデータ転送に先立ってＯＳＤ制御回路から
転送元アドレス、転送先アドレスおよびデータ長のデー
タを読み出してＤＭＡ制御回路に設定することが可能に
なり、描画処理の速度の向上を図ることができる。
【００４３】また、本発明のＤＭＡ制御回路によれば、
マイクロコンピュータのバスに接続されたバス制御機能
を持たないペリフェラルに対して高速にＤＭＡ制御を行
うことができる。
マイクロコンピュータのバスに接続されたバス制御機能
を持たないペリフェラルに対して高速にＤＭＡ制御を行
うことができる。
【図１】本発明の第１の実施の形態に係るマイコンの一
部を示すブロック図。
部を示すブロック図。
【図２】従来のマイコンに搭載されるＯＳＤ制御回路と
ＤＭＡ制御回路の構成例およびそれらの動作の一例を示
す図。
ＤＭＡ制御回路の構成例およびそれらの動作の一例を示
す図。
１７…ＯＳＤ制御回路、
１８…ＤＭＡ制御回路、
２０…描画データメモリ、
２１…転送元アドレスレジスタ、
２２…転送先アドレスレジスタ、
２３…転送データ長レジスタ、
３１…転送元アドレスレジスタ、
３２…転送先アドレスレジスタ、
３３…転送データ長レジスタ、
３４…転送元アドレス指示レジスタ、
３５…転送先アドレス指示レジスタ、
３６…転送データ長指示レジスタ。
Claims (6)
- 【請求項１】 アドレス／データ／制御信号線を含むバ
スに中央処理装置（ＣＰＵ）、プログラムメモリ、デー
タメモリ、バス制御機能を持たないペリフェラルおよび
ダイレクトメモリアクセス（ＤＭＡ）制御回路が接続さ
れたマイクロコンピュータであって、 前記ＤＭＡ制御回路は、 転送元アドレスレジスタと、 転送先アドレスレジスタと、 転送データ長レジスタと、 前記ペリフェラルにおいて転送元アドレス情報が設定さ
れる第１のレジスタのアドレスが設定される転送元アド
レス指示レジスタと、 前記ペリフェラルにおいて転送先アドレス情報が設定さ
れる第２のレジスタのアドレスが設定される転送先アド
レス指示レジスタと、 前記ペリフェラルにおいて転送データ長情報が設定され
る第３のレジスタのアドレスが設定される転送データ長
指示レジスタと、 前記各指示レジスタの内容で指示される前記ペリフェラ
ルの複数のレジスタの内容を読み込んで対応して前記転
送元アドレスレジスタ、転送先アドレスレジスタおよび
転送データ長レジスタに情報を設定する設定機能と、 前記転送元アドレスレジスタ、転送先アドレスレジスタ
および転送データ長レジスタの設定内容にしたがって前
記データメモリの所望のアドレスのデータを前記ペリフ
ェラルの所望のアドレスに所望のデータ長のデータ転送
を行うように制御する転送制御機能とを具備することを
特徴とするマイクロコンピュータ。 - 【請求項２】 前記データメモリは、キャラクタデータ
が格納されたキャラクタ読み出し専用メモリ（ＲＯＭ）
を含み、前記バス制御機能を持たないペリフェラルはオ
ンスクリーンディスプレイ（ＯＳＤ）制御回路であり、 前記ＯＳＤ制御回路は、 描画データメモリと、 前記キャラクタＲＯＭにおける所望の転送元アドレス情
報を格納する第１のレジスタと、 前記描画データメモリにおける所望の転送先アドレス情
報を格納する第２のレジスタと、 転送データ長情報を格納する第３のレジスタと、 転送データを格納する第４のレジスタとを具備し、 前記ＤＭＡ制御回路の設定機能は、前記ＯＳＤ制御回路
の第１のレジスタに格納されている転送元アドレス情報
を読み込んで前記転送元アドレスレジスタに設定し、前
記ＯＳＤ制御回路の第２のレジスタに格納されている転
送先アドレス情報を読み込んで前記転送先アドレスレジ
スタに設定し、前記ＯＳＤ制御回路の第３のレジスタに
格納されている転送データ長情報を読み込んで前記転送
データ長レジスタに設定する機能であり、 前記ＤＭＡ制御回路の転送制御機能は、前記転送元アド
レスレジスタ、転送先アドレスレジスタおよび転送デー
タ長レジスタの内容にしたがって前記キャラクタＲＯＭ
の所望のアドレスのキャラクタデータを前記ＯＳＤ制御
回路の第４のレジスタに所望のデータ長のデータ転送を
行うように制御する機能であることを特徴とする請求項
１記載のマイクロコンピュータ。 - 【請求項３】 前記ＤＭＡ制御回路は、前記ＯＳＤ制御
回路に描画するキャラクタおよび描画位置を指定するコ
マンドが入力された後、前記各指示レジスタが設定さ
れ、前記ＯＳＤ制御回路から割り込みによるデータ転送
サービス要求が発行されると、前記転送制御を行うこと
を特徴とする請求項２記載のマイクロコンピュータ。 - 【請求項４】 前記ＯＳＤ制御回路の各レジスタは、前
記データメモリの一部が用いられることを特徴とする請
求項２または３記載のマイクロコンピュータ。 - 【請求項５】 マイクロコンピュータのバスに接続され
たバス制御機能を持たないペリフェラルとメモリとの間
のデータ転送を制御するＤＭＡ制御回路であって、 転送元アドレス情報、転送先アドレス情報および転送デ
ータ長情報がそれぞれ設定される前記ペリフェラルにお
ける複数の各レジスタのアドレスが設定される転送元ア
ドレス指示レジスタ、転送先アドレス指示レジスタおよ
び転送データ長指示レジスタと、 転送元アドレスレジスタと、 転送先アドレスレジスタと、 転送データ長レジスタと、 前記各指示レジスタの内容で指示される前記ペリフェラ
ルにおける各レジスタの内容を読み込んで対応して前記
転送元アドレスレジスタ、転送先アドレスレジスタおよ
び転送データ長レジスタに設定する設定機能と、 前記転送元アドレスレジスタ、転送先アドレスレジスタ
および転送データ長レジスタの設定内容にしたがって前
記メモリの所望のアドレスのデータを前記ペリフェラル
の所望のアドレスのレジスタに所望のデータ長のデータ
転送を行うように制御する転送制御機能とを具備するこ
とを特徴とするＤＭＡ制御回路。 - 【請求項６】 前記ペリフェラルのレジスタは、前記バ
スに接続されるメモリの一部が用いられることを特徴と
する請求項５記載のＤＭＡ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001390297A JP2003186666A (ja) | 2001-12-21 | 2001-12-21 | マイクロコンピュータおよびｄｍａ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001390297A JP2003186666A (ja) | 2001-12-21 | 2001-12-21 | マイクロコンピュータおよびｄｍａ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003186666A true JP2003186666A (ja) | 2003-07-04 |
Family
ID=27598267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001390297A Pending JP2003186666A (ja) | 2001-12-21 | 2001-12-21 | マイクロコンピュータおよびｄｍａ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003186666A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2438229A (en) * | 2006-05-19 | 2007-11-21 | Ibm | Method of moving data in a processing system by specifying the source and target address spaces to a move data instruction. |
| KR101071302B1 (ko) | 2009-07-17 | 2011-10-07 | 한국과학기술원 | ＤＭＡ를 이용한 임베디드 ＷｉｎＣＥ 기반의 다이렉트쇼 필터 및 그 구동방법 |
-
2001
- 2001-12-21 JP JP2001390297A patent/JP2003186666A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2438229A (en) * | 2006-05-19 | 2007-11-21 | Ibm | Method of moving data in a processing system by specifying the source and target address spaces to a move data instruction. |
| US7594094B2 (en) | 2006-05-19 | 2009-09-22 | International Business Machines Corporation | Move data facility with optional specifications |
| KR101071302B1 (ko) | 2009-07-17 | 2011-10-07 | 한국과학기술원 | ＤＭＡ를 이용한 임베디드 ＷｉｎＣＥ 기반의 다이렉트쇼 필터 및 그 구동방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100555257C (zh) | 处理页面复制期间的dma操作的存储控制器和方法 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JPS61175816A (ja) | 印字制御方式 | |
| JP3206910B2 (ja) | Ｄｍａ転送方法 | |
| JPH04264652A (ja) | Ｄｍａ制御方式 | |
| JPH0231265A (ja) | Ｄｍａ制御装置 | |
| JPH09186836A (ja) | ディジタル複写機 | |
| JPH11175396A (ja) | メモリアクセス制御装置及び記憶媒体 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPS603049A (ja) | バスインタ−フエ−ス装置 | |
| JPH0567973B2 (ja) | ||
| JPH03294951A (ja) | パーソナルコンピュータシステムにおける高速データ転送方式 | |
| JPH0378049A (ja) | マイクロコンピュータ | |
| JP2000298641A (ja) | 情報処理装置およびそのデータ転送方法ならびにデータ転送制御プログラムを格納した記憶媒体 | |
| JPS63293588A (ja) | 表示装置 | |
| JPH0241547A (ja) | Ｉ／ｏアダプタ状態通知方式 | |
| JPH04160458A (ja) | Ｄｍａコントローラ周辺回路 | |
| JP2005078483A (ja) | Ｆｉｆｏメモリ制御装置およびｆｉｆｏメモリ装置の制御方法 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JPH07319799A (ja) | マイクロ・プロセッサー装置 | |
| JPS60142767A (ja) | 非同期型のバス支配方式 | |
| JPH05225108A (ja) | 複数端末入出力制御システム及びその入出力制御方式 | |
| JPS58105321A (ja) | 周辺制御装置 | |
| JPH04160634A (ja) | メモリ制御装置 |