JPH0231265A - Ｄｍａ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ページ単位に分割された記憶装置をアクセスするため間
接データアドレッシングが可能なりＭＡ制御装置に関し
、 切り出し転送を行う際のリストテーブル作成の煩雑さを
解決するため、リストテーブルの内容をメモリアドレス
レジスタにロードする際、ページアドレスのみをロード
することにより、リストテーブル作成の簡略化を図るこ
とを目的とし、メモリアドレスを保持するためのメモリ
アドレスレジスタと、間接データアドレッシングのため
のリストテーブルのアドレスを保持するリストアドレス
レジスタを備え、前期間接データアドレッシングにより
ページ単位に分割された記憶装置をアクセスするＤＭＡ
制御装置において、間接データアドレッシングを行いな
がら切り出し転送を行う場合に、リストテーブルのうち
ページアドレスに相当する上位ビットのみをメモリアド
レスレジスタにロードし、メモリアドレスの残りのペー
ジ内変位アドレスの下位ビットへはロードしないように
し、リストテーブルを作成するように構成する。

〔産業上の利用分野〕

本発明は、ＤＭＡ制御装置に関し、特に、ページ単位に
分割された記憶装置をアクセスするため間接データアド
レッシングが可能なりＭＡ　（ダイレクト・メモリ・ア
クセス）制御装置に関する。

制御用コンビ二一夕を始めとして入出力装置（Ｉｌｏ）
との高速データ転送を必要とする分野ではＤＭＡ転送は
必須のものであり、そのための制御装置としてＤＭＡ制
御装置が知られている。

ここで、間接データアドレッシングとは、記憶装置上に
アクセスする番地情報を予めリストテーブルとして用意
しておき、ＤＭＡ制御装置自身が直接的に番地情報を読
み出してＤＭＡ転送する方法をいう。

〔従来の技術及び発明が解決しようとする課題〕第５図
は、−膜内な間接データアトレッジビグを可能にするＤ
ＭＡ制御装置を含むデータ処理シスデム構成図である。

このシステムは、リストテーブルのアドレスを格納する
リストアドレスレジスタ１１と、データ領域のアドレス
を格納するメモリアドレスレジスタ１２と、リストアド
レスレジスタ１１とメモリアドレスレジスタ１２のアド
レス出力切換を行うためのマルチプレクサ１３を含むＤ
ＭＡ制御装置１、中央処理装置（ＣＰＵ）２、記憶装置
３、アドレスバス４及びデータバス５により構成される
。

第６図は、従来の間接データアドレッシングの動作を説
明する図である。この従来例では、先ずＣＰＵ２が記憶
装［３上にリストテーブルＬＴを準備し、ＤＭＡ制御装
置１に対してリストアドレスレジスタ１１とメモリアド
レスレジスタ１２を設定してＤＭＡの起動をかける。Ｄ
ＭＡ制御装置１は、リストアドレスレジスタ１１の値で
始まる番地からリストテーブルのメモリ・アドレスを読
み出しくフェッチ）、メモリアドレスレジスタ１２にロ
ードしたならば、次にメモリアドレスレジスタ１２の値
で始まる番地から記憶装置３のＤＭＡ転送領域に対しＤ
ＭＡ転送を開始する。

このような転送を行い第１回目の転送終了条件（例えば
、ページング機構を採用しているような場合のページ境
界に達した時）が整うと、ＤＭＡ制御装置１はリストテ
ーブルから次のメモリ・アドレスを読み出しメモリアド
レスレジスタ１２にロードして転送を再關する。第２回
目の転送終了条件が整うと以下同様にして第３回目以降
を行う。

従って、この転送は各ＤＭＡ転送領域がページ境界に達
する毎に繰り返される。

第７図は、ページ境界単位で散逸しているデータを切り
出しする場合を説明する図であり、第８図は、記憶装！
！３上のメモリ幅をＷとした場合の２次元空間のデータ
の繋がりを説明する図である。

第７図ではその２次元空間がある一定の大きさのページ
境界で分割されている場合の散逸しているデータブロッ
クを、連続ＤＭＡ転送により切り出し転送する例を示す
。ここで、切り出し転送とはメモリ幅Ｗの中の小領域幅
ΔＸについて他のメモリ領域にＤＭＡ転送を行うことを
いい、画像処理にて多用される。

しかしながら、従来の間接データアドレッシングによる
ＤＭＡ転送では、ＤＭＡの起動前に毎度、ＣＰＵが、散
逸しているデータブロックの先頭番地ＭＡＩ、ＭＡ２、
ＭＡ３の値を計算してリストテーブルを書き替えてやる
必要があり、ＤＭＡ起動に時間を要するという問題があ
る。即ち、例えば、ページ境界単位で散逸しているデー
タを切り出し転送する場合、リストテーブルの作成が非
常に煩雑になるという問題がある。

本発明の目的は、上記の如き問題点を有する切り出し転
送を行う際のリストテーブル作成の煩雑さを解決するた
め、ページ境界に跨がるような切り出し転送を行う場合
であってもページ内変位アドレスはその影響を受けない
という点に着目したものであり、リストテーブルの内容
をメモリアドレスレジスタにロードする際、ページアド
レスのみをロードすることにより、リストテーブル作成
の簡略化を図ることを目的とするものである。

〔課題を解決するための手段および作用〕本発明は、メ
モリアドレスを保持するためのメモリアドレスレジスタ
（１２）と、間接データアドレッシングのためのリスト
テーブル（ＬＴ）のアドレスを保持するリストアドレス
レジスタ（１１）を備え、前記間接データアドレッシン
グによりページ単位に分割された転送領域を有する記憶
袋！（３）をアクセスするＤＭＡ制御装置（１）であっ
て、間接データアドレッシングを行いながら切り出し転
送を行うに際し、前記記憶装置（３）　のリストテーブ
ル（ＬＴ）のうちページアドレス（ＰＡ）に相当する上
位ビットのみをメモリアドレスレジスタ（１２）にロー
ドし、メモリアドレスレジスタ（１２）の残りのページ
内変位アドレス（口Ｍ）に相当する下位ビットへはロー
ドしないように転送制御することによりリストテーブル
を作成するようにしたことを特徴とする。

第１図は本発明のアドレスバスの構成を示す。

第１図に示すように、リストテーブルの番地を決定する
アドレスバスは上位ビット（例エバ、２０ビツト）のペ
ージアドレス部分（ＰＡ）と、下位ビット（例えば、１
２ビツト）のページ内変位アドレス部分（ＤＭ）により
構成される。

本発明では、メモリアドレスレジスタヘロードするアド
レスが上位ビットのページアドレスのみである点を特徴
としている。従って、最初にページのリンク関係をリス
トテーブルとして作成してしまえば、切り出し転送領域
が変わっても毎度リストテーブルを書き替える必要がな
い。

〔実施例〕

第２図は、本発明のＤＭＡ制御装置ｌの動作フローを示
し、特に、メモリアドレスレジスタの変遷と記憶装置上
の転送データとの関係を説明する図である。即ち、本発
明のＤＭＡ制御装置の動作の時間経過とともに変遷する
メモリアドレスレジスタの状態を示すもので１、ページ
アドレス部とページ内変位アドレスの変遷を示している
。

ＣＰＵ２は、初期設定として、リストテーブルの準備、
リストアドレスレジスタの設定、メモリアドレスレジス
タのページ内変位、アドレスＤＨの設定、転送バイト数
の設定等を行った後、ＤＭＡ起動をかける。このときま
でのメモリアドレスレジスタの状態はＳＯに示される。

ＤＭＡ制御装置１は、リストテーブルからページアドレ
スＰ＾１をフェッチしてメモリアドレスレジスタのペー
ジアドレス部にロードする。このときのメモリアドレス
レジスタの状態はＳｌとなる。

この内容が記憶装置３の第１回目のＤＭＡ転送領域の番
地１０ペ一ジ内変位アドレスを指している。

次に同じページアドレスＰ＾１の次の状態である０Ｍ１
＋１は、番地２０ペ一ジ変位アドレスを指している（Ｓ
２）。以下同様にして、 ０Ｍ１＋　（Ｌ−１）　Ｘｌｌ＋ΔＸ−１は番地Ｎのペ
ージ内変位アドレスを指している（Ｓ４）。このように
メモリアドレスレジスタから記憶装置への転送が進行し
て第１回目のページ境界ＰＢＤに達すると、ＤＭＡ制御
装置はページ境界を跨いだことを検知してリストテーブ
ルから次のページアドレスＰＡ　（ＰＡ２）をフェッチ
してメモリアドレスレジスタのページアドレス部にロー
ドする。この場合に、Ｓ５のアドレスはページ境界を跨
いだか否かの検知と０Ｍ２のために計算するだけであり
、ＤＭＡアドレスとしては出力せず、アクセス動作を行
わない。即ち、ページ内変位アドレスはページ境界を跨
いでも不変でありＣＰＵの再設定は不要である。この意
味で番地１１に対して点線で示している。

ページアドレスＰ＾２において、ページ内変位アドレス
ＤＭ１＋ＬｘＶ！＝ＤＭ２は番地１０１０ページ内変位
アドレスを指しており、以下同様にして順次メモリアド
レスレジスタの内容は番地１０２、番地１０３・・・を
指す（３６，３７，Ｓ８）。

第３．４図は、本発明の詳細な説明する図である。第４
図は４にＢのページ境界単位で散逸しているデータを切
り出す場合であり、第４図はリストテーブルの実施例で
ある。図に示すように、例えば、ページ境界が４に４位
、メモリ幅Ｗを５１２バイト、メモリアドレスレジスタ
の初期値を＄−−−−−８４０番地として、リストテー
ブルを第５図のように作成する。ＤＭＡを起動するとＤ
ＭＡ制御装置は、リストアドレスレジスタでアクセスさ
れるページアドレス＄００００６−−−を読み出し、メ
モリアドレスレジスタに取り込む。この時のメモリアド
レスレジスタの値は、ページアドレス＄００００６−−
−にメモリアドレスレジスタの初期値＄−−−−−８４
０を付は加えたもので＄００００６８４０であり、この
番地からＤＭＡを開始する。

第１回目の転送が終了した段階でのメモリアドレスレジ
スタの値は、＄００００７０４０であるが、ページ境界
を越えたためＤ　Ｍ　Ａ　ｉ！制御装置は、リストテー
ブルから次のページアドレス＄　０５４４＾−ｍ−を読
み出してメモリアドレスレジスタにロードする。これに
よりメモリアドレスレジスタの値は＄０５４４＾０４０
になり、そこからＤＭＡを継続する。

第２回目の転送が終了した段階でのメモリアドレスレジ
スタの値は、＄０５４４８０４０であるが、ページ境界
を越えたためＤＭＡ制御装置は、リストテーブルから次
のページアドレス＄００３２２−−−を読み出してメモ
リアドレスレジスタにロードする。これによりメモリア
ドレスレジスタの値は＄００３２２０４０になり、そこ
からＤＭＡを継続する。

以降、転送カウンタが′０″になるまで同様の動作を繰
り返す。

このように、最初にページのリンク関係を示すリストテ
ーブルを作成してしまえば、この後、異なる転送領域に
対して切り出し転送を行う場合も、リストテーブルを書
き替える必要がないため、ＤＭＡ起動準備にかかる時間
を短縮することができる。

〔発明の効果〕

以上説明したように、本発明の特徴はリストテーブルか
ら読み出してきたデータのページアドレスに相当する上
位ビットのみをメモリアドレスレジスタにロードするこ
とにあり、これは、ページ境界に跨がるような切り出し
転送を行う場合であってもページ内変位アドレスはその
影響を受けないという点に着目したものである。従って
、本発明では、リストテーブルの作成時にページ内変位
アドレスについて考慮する必要がなく、リストテーブル
は単なるページの繋がりの関係を指示するものと考える
ことができる。このため、ＤＭＡ毎にリストテーブルを
書き替える必要がなく、ＤＭＡ起動準備に要する時間を
短縮することができる。

第２図は、本発明によるＤＭＡ制御装置の一実施例動作
フロー説明図、 第３図は、本発明の詳細な説明図、 第４図は、本発明のリストテーブルの具体例を示す図、 第５図は、−膜内システム構成図、 第６図は、従来の間接データアドレッシングの動作説明
図、 第７図は、従来の具体例説明図、および第８図は、２次
元空間のデータの繋がりを説明する図である。

（符号の説明） １・・・ＤＭＡ制御装置、２・・・ＣＰＵ。

３・・・記憶装置、 ４・・・アドレスバス、５・・・データパス、１１・・
・リストアドレスレジスタ、 １２・・・メモリアドレスレジスタ、 １３・・・マルチプレクサ、 ＬＴ・・・リストテーブル、Ｗ・・・メモリ幅、Ｐ＾・
・・ページアドレス部、 ＤＭ・・・ページ内変位アドレス部、 ＰＯＤ・・・ページ境界。

Claims (1)

1. 【特許請求の範囲】 １、メモリアドレスを保持するためのメモリアドレスレ
   ジスタ（１２）と、間接データアドレッシングのための
   リストテーブル（ＬＴ）のアドレスを保持するリストア
   ドレスレジスタ（１１）を備え、前記間接データアドレ
   ッシングによりページ単位に分割された転送領域を有す
   る記憶装置（３）をアクセスするＤＭＡ制御装置（１）
   であって、 間接データアドレッシングを行いながら切り出し転送を
   行うに際し、前記記憶装置（３）のリストテーブル（Ｌ
   Ｔ）のうちページアドレス（ＰＡ）に相当する上位ビッ
   トのみをメモリアドレスレジスタ（１２）にロードし、
   メモリアドレスレジスタ（１２）の残りのページ内変位
   アドレス（ＤＭ）に相当する下位ビットへはロードしな
   いように転送制御することにより、リストテーブルを作
   成するようにしたことを特徴とするＤＭＡ制御装置。