JPH0481934A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH0481934A
JPH0481934A JP19596790A JP19596790A JPH0481934A JP H0481934 A JPH0481934 A JP H0481934A JP 19596790 A JP19596790 A JP 19596790A JP 19596790 A JP19596790 A JP 19596790A JP H0481934 A JPH0481934 A JP H0481934A
Authority
JP
Japan
Prior art keywords
data
storage area
operating system
storage
processing program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19596790A
Other languages
English (en)
Inventor
Sumiaki Adachi
澄昭 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP19596790A priority Critical patent/JPH0481934A/ja
Publication of JPH0481934A publication Critical patent/JPH0481934A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、情報処理装置に関し、特に、内蔵する1つの
中央処理装置(CPU)により複数のオペレーティング
システムを運用することのできる情報処理装置に関する
[従来の技術] オペレーティングシステム(operating  s
ystem:O8)とは電子計算機を操作するための技
法と手順を集大成し計算機システムを使い易く有効利用
できるように用意されているソフトウェア体系をいう。
電子計算機の機能が大型化してきている現在では、処理
効率を最大にするためにオペレーティングシステムが用
意されておりいろいろな処理形式が高度になるほどオペ
レーティングシステムが複雑になってきている。たとえ
ば、1つの電子計算機の中で2つ以上のプログラムを同
時に(並行して)実行する多重プログラミング(mul
tiprogramming)や処理装置を複数個持っ
ていて仕事を処理する多重処理(multiproce
ssing)の管理などもオペレーティングシステムが
行っている。
オペレーティングシステムは、制御プログラム群と処理
プログラム群とを含む。
前記処理プログラム群は言語翻訳プログラム、サービス
プログラムおよびユーザ作成の適用プログラムを含み、
前記制御プログラム群によりその実行が制御される。一
方、前記制御プログラム群は、記憶管理、プログラム管
理、装置管理および情報管理のための各プログラムを含
む。
上述したオペレーティングシステムを構成しているプロ
グラムは、通常はそれらの多くが補助記憶装置に記憶さ
れ、必要になったときに必要なプログラムのみが主記憶
装置に即座にデータ転送されて記憶(ロード)される。
つまり、該オペレーティングシステムにより稼働される
電子計算機のIPL(初期プログラムローダ)により、
前記補助記憶装置に記憶されたオペレーティングシステ
ムの制御プログラム群は、主記憶装置の常駐領域にロー
ドされる。その後、必要に応じて処理プログラム群が、
主記憶装置の非常駐領域にロードされる。
したがって、前記IPLを行なうことにより初めて該電
子計算機において処理プログラム群が実行可能となる。
つまり、主記憶装置に記憶された制御プログラム群が、
前述した記憶管理、プログラム管理、装置管理および情
報管理を行いながら処理プログラム群が実行される。
[発明が解決しようとする課題] 今、異なった処理能力を備えた科学技術計算向けのオペ
レーティングシステムXおよび文書作成向けのオペレー
ティングシステムYがあると想定する。
一方、1つの電子計算機の上で、科学技術計算と文書作
成などというまったく異なった処理プログラムを実行し
たいという要望があった場合、従来は、1つの電子計算
機にたとえば前記1つのオペレーティングシステムXを
搭載して画処理プログラムを実行していた。したがって
該電子計算機においては、オペレーティングシステムX
が科学技術計算向けであるので文書作成の能力は低下せ
ざるを得ないという問題があった。つまり、ユーザは、
該電子計算機上では文書作成処理よりも科学技術計算処
理を優先すると決定すれば、オペレーティングシステム
Yの採用は諦めて、科学技術計算向けのオペレーティン
グシステムXを採用し、文書作成処理の能力低下はやむ
を得ないものとして諦めざるを得なかった。
そこで、実行しようとする処理プログラムの種類に応じ
て、最適なオペレーティングシステムを使い分けて、よ
り高い処理能力の向上を得ることが考えられる。つまり
、一つの電子計算機に実行しようとする処理プログラム
のそれぞれの種類に対応してたとえばオペレーティング
システムXとYを用意して、使い分ければその処理能力
を最適にすることが可能となる。
ところが、上述したように、従来のオペレーティングシ
ステムでは、そのオペレーティングシステムが単独で記
憶領域(記憶装置)を管理し、CPUを占有し、さらに
接続されるl10(入出力)装置を管理していたので、
同一計算機上で他の異なったオペレーティングシステム
を同時に搭載して、これを同時に運用することは不可能
であった。
つまり、前述したように各オペレーティングシステムは
独自に記憶領域を管理しているので、複数のオペレーテ
ィングシステムが同一計算機上に搭載されて、1つの記
憶領域(メモリ)をアクセスしようとすれば、その記憶
内容の破壊が発生し、正常な実行動作を得ることができ
ないという問題がある。
それゆえに本発明の目的は、搭載された処理プログラム
をユーザ所望の適用業務および処理形式に対応してその
処理能力(スループット)をより向上させることのでき
る情報処理装置を提供することである。
[課題を解決するための手段] 本発明にかかる情報処理装置は、中央処理手段と、それ
ぞれが異なるオペレーティングシステムを記憶するオペ
レーティングシステム記憶領域と、異なる処理プログラ
ムを記憶する処理プログラム記憶領域とを含み、前記中
央処理手段によってアクセスされる複数の記憶手段と、
外部に設けられ、前記中央処理手段にデータを入力する
ためのデータ入力手段と、前記データ入力手段から入力
されたデータに応じて、前記複数の記憶手段のうち、前
記中央処理手段によってアクセスされるべき記憶手段を
選択するための選択手段とを備え、前記中央処理手段は
、前記選択手段によって選択された記憶手段に記憶され
ているオペレーティングシステムに従って前記選択され
た記憶手段に記憶されている処理プログラムを実行する
ように構成されている。
別の局面によれば、本発明にかかる情報処理装置は、前
記それぞれの記憶手段において、さらに前記中央処理手
段に記憶させるデータを記憶するためのデータ記憶領域
を含み、前記中央処理手段は、データを記憶するための
記憶領域と、データ退避手段と、書込手段とさらに実行
手段とを含む。
前記データ退避手段は、前記いずれかの記憶手段に記憶
されているオペレーティングシステムに従って同じ記憶
手段に記憶されている処理プログラムを実行する時、前
記データ入力手段から入力されるデータの変更に応じて
、前記選択手段の選択前に、前記中央処理手段に記憶さ
れているデータを当該処理プログラムを記憶している記
憶手段のデータ記憶領域に退避させるように動作し、前
記書込手段は、前記データ退避手段によるデータ退避後
、前記選択手段によっていずれかの記憶手段が選択され
たことに応じて、その選択された記憶手段のデータ記憶
領域に記憶されているデータを前記中央処理手段の前記
記憶領域に書込むように動作する。さらに、前記実行手
段は、前記書込手段によって前記中央処理手段の前記記
憶領域にデータが書込まれたことに応じて、前記選択手
段によって選択された記憶手段に記憶されているオペレ
ーティングシステムに従って前記選択された記憶手段の
処理プログラム記憶領域に記憶されている処理プログラ
ムを実行するように構成される。
[作用コ 本発明にかかる情報処理装置は上述のように構成される
ので、前記中央処理手段は、前記選択手段の制御のもと
に、前記データ入力手段を介して所望されている記憶手
段を選択的にアクセスすることが可能となる。したがっ
て、前記複数の記憶手段のそれぞれに処理プログラムと
前記処理プロダラムを最適に実行するオペレーティング
システムとを記憶するようにすれば、前記処理プログラ
ム実行時、そのスループットが最も良好である情報処理
装置を得ることが可能となる。
また、前記処理プログラム実行中に、前記データ入力手
段を介してアクセスすべき記憶手段に変更が起こった場
合、前記処理プログラムの実行は中断されるが、前記デ
ータ退避手段により、前記実行中断された処理プログラ
ムの中間データは前記中央処理手段から、前記実行中断
された処理プログラムが記憶されている記憶手段のデー
タ記憶領域に書込まれて記憶されるので、次回の実行再
開始まで前記中間データをデータ破壊から保護すること
ができる。
さらに、その後、前記実行中断された処理プログラムの
実行再開始が前記データ入力手段を介して所望された場
合は、前記データ書込手段により実行再開始可能なよう
にデータ設定された後、前記実行手段によりその実行が
前記中断時点から再開始される。したがって、該情報処
理装置の処理プログラム実行中において、ユーザは前記
データ入力手段を介して実行を所望する処理プログラム
の種類に対応したデータを入力すれば、オペレーティン
グシステムが選択的に切換えられて、常に、そのスルー
プットが最適な状態に維持された情報処理装置を得るこ
とが可能となる。
[実施例コ 以下、本発明の一実施例について図面を参照して詳細に
説明する。
第1図は、本発明の一実施例による異なる2つのオペレ
ーティングシステムを搭載した電子計算機のシステム構
成とデータの流れを示す概略図である。
例示した電子計算機はプログラム記憶方式の電子計算機
であり、たとえば電子式キャッシュレジスタの処理に相
当する機能およびパーソナルコンピュータの処理に相当
する機能を1台の電子計算機で実現するために、それぞ
れに対応したオペレーティングシステムAおよびオペレ
ーティングシステムBを同時に搭載していると想定する
。また、この電子計算機は、前記電子式キャッシュレジ
スタの処理およびパーソナルコンピュータの処理実行中
に、アクセスが予想される入出力機器(キーボード、プ
リンタ、デイスプレィ、光学式スキャナ、キャッシュデ
イスペンサなど)(図示しない)全てを入出力チャネル
(図示せず)を介して外部に接続していると想定する。
なお、本実施例による電子計算機は異なるオペレーティ
ングシステムを2つ搭載した場合を述べているが、搭載
されるオペレーティングシステムの数は2つに特定され
るものではない。
第1図において、電子計算機はメインCPU(中央処理
装置の略)1、キーボードCPU2、モードキー3、選
択器4、l10(入出力)データ用記憶領域5、磁気デ
ィスク7、前記オペレーティングシステムAがアクセス
可能なオペレーティングシステムAアクセス可能記憶領
域MA、前記オペレーティングシステムBがアクセス可
能なオペレーティングシステムBアクセス可能記憶領域
MBを含む。前記メインCPUIと前記記憶領域5、M
AおよびMBのそれぞれは、データバス6によって相互
に接続されている。
前記メインCPUIは制御装置、演算装置および主記憶
装置を含み、実行すべき命令を解読して実行するような
装置である。詳細には、前記制御装置は、ざらにカウン
タ、命令レジスタ、デコーダ、汎用レジスタおよびps
w(プログラムステータスワード)を含む。
また、前記演算装置は加算器およびアキュムレータある
いは演算レジスタなどを含み、前記記憶装置はプログラ
ム、入力データ、出力データ、中間データなどの各記憶
領域を含む。
なお、メインCPUIに採用されたプログラム記憶方式
における詳細な動作については周知なので、ここではそ
の説明は省略する。
前記キーボードCPU2は、外部に接続されたモードキ
ー3から、そのユーザ操作によって得られたモード切換
信号CHを入力し、応じて割り込み信号INTおよびオ
ペレーティングシステムセレクト信号SSをメインCP
U1および選択器4にそれぞれ出力する。
前記モードキー3は、該電子計算機の外部に設けられて
おりユーザの切換操作に応じて切換信号CHをキーボー
ドCPU2に与えている。つまり、ユーザが電子式キャ
ッシュレジスタの処理実行を所望すればオペレーティン
グシステムとしてオペレーティングシステムAが選択さ
れるようにモードキー3が切換操作される。逆に、ユー
ザがパーソナルコンピュータの処理実行を所望すればオ
ペレーティングシステムとしてオペレーティングシステ
ムBが選択されるようにモードキー3が切換操作されて
、それぞれモード切換信号CHとして出力される。
したがって、モードキー3はモード切換信号CHを次段
のキーボードCPU2に与えることができる。キーボー
ドCPU2は前記モード切換信号CH入力に応答して、
割り込み信号INTを次段のメインCPUIに与える。
したがって、メインCPUIは前記割り込み信号INT
が与えられたことに応答して、ユーザによりオペレーテ
ィングシステムの切換が要求されていることを知る。
前記選択器4は、信号入出力用の端子IN、A。
BおよびSELを含み、前記キーボードCPU2から与
えられたオペレーティングシステムセレクト信号SSに
従って、記憶領域MAおよびMBのいずれか一方を選択
して、メインCPUIが前記選択された記憶領域をアク
セス可能なように切換制御する。つまり、端子SELを
介して与えられる前記セレクト信号SSに応じて、その
信号出力側を端子A側またはB側に切換えて、端子IN
を介して与えられるメインCPUIからの信号を前記切
換えられた出力側に導出するように動作している。
前記工/○データ用記憶領域5は該電子計算機を入出力
装置と接続するために、入出力データを一時的に蓄える
ことができるような一種のレジスタ(入出力ボート)を
含んで構成される。このI10データ用記憶領域5はメ
インCPUIからリード/ライト信号WRが与えられる
と、応じてデータ読出/書込可能モードに設定されて、
データバス6を経由してスタックポインタデータ5PD
(詳細は後述する)が読み書きされる。
前記スタックポインタデータSPDは、メインCPUI
の演算レジスタの1つである演算スタックの先頭を特定
するデータである。つまり、I10データ用記憶領域5
には、実行中断されたプログラムが中断された時点から
の演算を再開始するのに必要な演算スタックの先頭であ
るスタックポインタデータSPDがメインCPUIによ
って書込まれて記憶される。
磁気ディスク7は、いわゆる補助記憶装置であり、メイ
ンCPUIによって頻繁にアクセスされることはない。
したがって、オペレーティングシステムAおよびBによ
って処理されたプログラムの実行結果が記憶されるよう
な記憶装置である。
オペレーティングシステムAおよびBアクセス可能記憶
領域MAおよびMBは、たとえばm個のRAM(Ran
dam  Access  mem。
ry)チップの集合体からなり、割り当てられたオペレ
ーティングシステムAおよびBによりアクセス可能な大
きさの記憶領域を有している。この記憶領域MAおよび
MBは、メインCPUIから選択器4を介して与えられ
るチップセレクト信号C3i  (i=1.2,3.−
1m)によってアクセスされるべきRAMチップが指定
される。つまり、メインCPUIは、チップセレクト信
号C8iにより前記記憶領域MAおよびMBをアドレス
指定して、指定アドレスの記憶領域をアクセスすること
が可能となる。なお、上述したようにメインCPUIに
よりアドレス指定されて、指定アドレスの記憶領域に読
み/書きされるデータは、データバス6を介してメイン
CPUIとの間で入出力される。
第2図は、前掲第1図に示された記憶領域MAおよびM
Bの構成を示す概略図である。
なお、オペレーティングシステムAアクセス可能記憶領
域MAおよびオペレーティングシステムBアクセス可能
記憶領域MBは、同様な構成を有しているので、ここで
はオペレーティングシステムAアクセス可能記憶領域M
Aに関してのみ図示および説明し、オペレーティングシ
ステムBアクセス可能記憶領域MBに関しては、その説
明を省略する。
図において、オペレーティングシステムAアクセス可能
記憶領域MAはオペレーティングシステム記憶領域M1
、退避データ記憶領域M2および処理プログラム記憶領
域M3を含む。
前記オペレーティングシステム記憶領域M1は、オペレ
ーティングシステムA (B)に含まれる各種プログラ
ム群が固定(常駐)して記憶される記憶領域であり、他
のプログラム群によってアクセスされることがないよう
に保護されて、その記憶データが破壊されることはない
。退避データ記憶領域M2は、オペレーティングシステ
ムA (B)からオペレーティングシステムB (A)
の運用にモード切換されたことに応じて、メインCPU
I内の各種レジスタ(ポインタ、フラグなど)に記憶さ
れたデータが即座にデータバス6を介してデータ転送さ
れて、次回のオペレーティングシステムA (B)によ
る実行再開始に備えてデータが退避されて保護される記
憶領域である。したがって、この退避データ記憶領域M
2に記憶されるデータは、割り込み信号INTが与えら
れたことに応じてメインCPUIによりデータバス6を
介して書込され、その後、再度、割り込み信号INTが
与えられたことに応じてメインCPUIにより読出され
てデータバス6を介してメインCPUIの各種レジスタ
にデータ復帰されるようなデータである。
したがって、オペレーティングシステムA (B)から
オペレーティングシステムB (A)に切換えられてか
ら、次にオペレーティングシステムB(A)からオペレ
ーティングシステムA (B)に切換えられるまでの期
間、この退避データ記憶領域M2に記憶されているデー
タは、データ破壊されないように保護される。つまり、
退避データ記憶領域M2は、メインCPUIの割り込み
信号■NTに応じて行なわれる、データ読み書き動作時
にのみアクセスされるような記憶領域である。
前記処理プログラム記憶領域M3は、ユーザ作成の業務
処理、取引処理、バーコード読取処理に関する処理プロ
グラムが記憶される領域である。
一方、オペレーティングシステムBアクセス可能記憶領
域MBにおいては、この処理プログラム記憶R域M3に
はパーソナルコンピュータ処理されるべきユーザ作成の
業務処理用のプログラムが記憶されている。
上述したオペレーティングシステム記憶領域M1および
処理プログラム記憶領域M3に記憶されたプログラムお
よびデータは、オペレーティングシステムAアクセス可
能記憶領域MAおよびオペレーティングシステムBアク
セス可能記憶領域MBに固定的(常駐的)に記憶されて
いると想定しているが、該電子計算機の電源投入後に行
なわれるIPL時に、外部に接続されている補助記憶装
置(たとえば、磁気ディスク7)からロードされて記憶
されるようにしてもよい。
第3図は、前掲第1図に示された電子計算機におけるオ
ペレーティングシステムの切換動作時の処理フロー図で
ある。
次に、前掲第1図に示された電子計算機におけるオペレ
ーティングシステムAおよびオペレーティングシステム
Bの運用切換動作について、第1図ないし第3図を参照
して詳細に説明する。
なお、該電子計算機は、まず、電源投入されて、オペレ
ーティングシステムAのもとてユーザ処理プログラムが
実行され、その後、モードキー3によりオペレーティン
グシステムAからオペレーティングシステムBに運用切
換えされて、その後、再度、モードキー3によりオペレ
ーティングシステムBからオペレーティングシステムA
に運用切換えされたと想定する。
まず、第1図の電子計算機にその駆動電圧を供給するた
めに電源が投入されると、応じて電源投入による外部割
り込み信号(図示せず)がメインCPUIとキーボード
CPU2に与えられる。この割り込み信号入力に応答し
て、メインCPUIは内部レジスタなどの記憶領域に初
期値設定し、キーボードCPU2も初期値設定されて、
第3図に示される処理に移行する。
まず、第3図のステップ510(図中では、S10と略
す)の処理において、メインCPUIはモードキー3の
現在のモード値を読取る。すなわち、キーボードCPU
2がモードキー3の現在値をモード切換信号CHから読
取り、これをメインCPUIに与える。応じて、メイン
CPUIは与えられたモード値に対応したオペレーティ
ングシステムを運用するように動作開始する。つまり、
キーボードCPU2は、モードキー3から読取った現在
モード値Aに従って、オペレーティングシステムセレク
ト信号SSを次段の選択器4の端子SELに与える。応
じて、選択器4は端子INから与えられるデータが端子
A側に導出されるように信号の流れを選択切換制御する
。したがって、選択器4の前段に接続されたメインCP
UIからのチップセレクト信号C8iは選択器4を介し
てオペレーティングシステムAアクセス可能記憶領域M
A側に与えられることになる。
次のステップS20およびステップS30のループ処理
において、メインCPUIはステップS30の判別処理
において、キーボードCPU2から割り込み信号INT
の入力があったと判別されるまで、オペレーティングシ
ステムAアクセス可能記憶領域MAの記憶領域M1に記
憶されたオペレーティングシステムAに従って記憶領域
M3に記憶された電子式キャッシュレジスタに関する処
理プログラムを実行する。この処理プログラム実行中、
メインCPUIは前記記憶領域MAをアクセスしてデー
タの読み書きを行なう。このとき、データ転送はデータ
バス6を経由して行なわれ、さらにデータの転送先、す
なわち記憶領域MA上のアドレスはチップセレクト信号
CSiによって指定される。したがって、オペレーティ
ングシステムAのもとて電子式キャッシュレジスタに関
する処理プログラムが実行中の間は、その中間データお
よび入出力すべきデータなどはメインCPU1と記憶領
域MAとの間でやり取りが行なわれる。
なお、この実行中に生成されたデータなどは、外部に接
続された磁気ディスク7に逐次データ転送されてストア
される。
ところで、前述したステップS30の判別処理で、メイ
ンCPUIは、キーボードCPU2から割り込み信号I
NTが与えられたことを判別すると、アクセス可能記憶
領域MAからアクセス可能記憶領域MBへのアクセス切
換、すなわちオペレーティングシステムAからオペレー
ティングシステムBへの運用切換要求が起こったと判別
して、ただぢに、現在実行中の処理プログラムを実行中
断して、次のステップS40の処理に移行する。
ステップS40の処理において、メインCPU1はその
内部レジスタなどにストアされていた電子式キャッシュ
レジスタに関する処理プログラム実行中断時の中間デー
タ(フラグ値、ポインタ値)をデータバス6を経由して
記憶領域MAの退避データ記憶領域M2にデータ転送す
る。つまり、これらの転送データは、同時にメインCP
UIから出力されたチップセレクト信号C8iによって
アドレス指定されて記憶領域M2上の指定アドレスに書
込まれて記憶される。並行して、メインCPU1の演算
スタックのスタックポインタ値はスタックポインタデー
タSPDとしてリード/ライト信号WRによってデータ
書込み可能モードに設定されたI10データ用記憶領域
5にデータノくス6を経由して書込まれて記憶される。
以上のようにして、オペレーティングシステムAのもと
で実行されて、割り込み信号INTにより実行中断され
た電子式キャッシュレジスタ処理の中間データなどは、
次回の処理実行再開始に備えて記憶領域MAの退避デー
タ記憶領域M2とI10データ用記憶領域5にそれぞれ
退避されて保護される。その後、ステップS50の処理
に移行する。
ステップS50の処理において、キーボードCPU2は
前段に接続されたモードキー3から与えられるモード切
換信号CHに応じてオペレーティングシステムセレクト
信号SSを次段の選択器4の端子SELに与える。これ
により選択器4は、信号出力側を端子A側から端子B側
に切換えて、端子INを介して与えられるチップセレク
ト信号C3iを切換えられた端子B側に導出するように
動作する。
したがって、メインCPUIから出力されるチップセレ
クト信号C8iは選択器4を介してオペレーティングシ
ステムBアクセス可能記憶領域MB側に与えられるので
、メインCPUIはデータバス6を経由して転送される
データをオペレーティングシステムBアクセス可能記憶
領域MB側をアドレス指定して読み書きすることが可能
となる。
次のステップS60およびステップS70のループ処理
において、メインCPUIはステップS70の判別処理
において前段に接続されたキーボードCPU2から割り
込み信号INTの入力が有ると判別されるまで、記憶領
域MBの記憶領域M1に記憶されたオペレーティングシ
ステムBに従って処理プログラム記憶領域M3に記憶さ
れたパーソナルコンピュータに関するユーザ処理プログ
ラムを実行する。この処理プログラム実行中、記憶領域
MBをアクセスしてデータの読み書きが行なわれるが、
このデータ転送はデータバス6を経由して行なわれ、デ
ータの転送先、すなわち記憶領域MB上のアドレスはチ
ップセレクト信号C8iによって指定される。したがっ
て、オペレーティングシステムBのもとてパーソナルコ
ンピュータに関する処理プログラム実行中の間は、その
中間データおよび入出力すべきデータなどはメインCP
UIと記憶領域MBとの間でやり取りが行なわれる。
ところで、パーソナルコンピュータに関するユーザ処理
プログラムの中に、前回実行した電子式キャッシュレジ
スタの取引処理で得られたデータを用いて演算処理する
ようなプログラムがあれば、この処理プログラムはメイ
ンCPUIを介して磁気ディスク7にストアされた所望
のデータをアクセスして読出し、この読出された所望デ
ータを用いて演算処理を実行する。したがって、取引処
理向けのオペレーティングシステムAを用いることなく
、オペレーティングシステムBを用いて取引処理によっ
て得られた取引金額などの精算処理ができる。
前述したステップS70の判別処理で、メインCPUI
に前段のキーボードCPU2から割り込み信号INTが
再度与えられると、メインCPU1は現在運用している
オペレーティングシステムBからオペレーティングシス
テムAに切り替え要求が起こっていることを判別して、
ただちに現在実行中の処理プログラムを中断して次のス
テップS80の処理に移行する。
ステップS80およびステップS90の処理では、前述
したステップ340およびステップS50の処理と同様
な処理が、記憶領域MBに関して行なわれる。つまり、
メインCPUIにストアされていた記憶領域MBの処理
プログラム実行中断時の中間データは、記憶領域MBの
退避データ記憶領域M2にデータ転送されて記憶される
。さらに、メインCPUIの演算スタックのスタックポ
インタ値は、メインCPUIによりデータ書込み可能モ
ードに設定されたI10データ用記憶領域5にスタック
ポインタデータSPDとしてデータバス6を経由してデ
ータ転送されて記憶される。
以上のようにして、記憶領域MBに記憶されていた処理
プログラム実行中断時の中間データは、メインCPUI
に制御されて記憶領域MBの退避データ記憶領域M2お
よびI10データ用記憶領域5にデータ転送されて記憶
される。したがって、マイクロコンピュータに関する処
理プログラム実行中断時の中間データは、データ退避さ
れて、以降法の実行再開始までデータ破壊から保護され
ることになる。
その後、ステップS90の処理に以降する。
ステップS90の処理は、前述したステップS50の処
理と同様にして、キーボードCPU2は与えられるモー
ド切換信号CHに応じてオペレーティングシステムセレ
クト信号SSを次段の選択器4の端子SELに与える。
これにより、選択器4は信号出力側を端子B側から再び
端子A側に切換えらで、端子INを介して与えられるメ
インCPUIからのチップセレクト信号CSiを切換わ
った端子A側に導出するように動作する。
したがって、前段のメインCPUIから出力されるチッ
プセレクト信号CSiは、その信号出力側が切換られた
選択器4を介してオペレーティングシステムAアクセス
可能記憶領域MA側に与えられるので、メインCPUI
はデータバス6を経由してオペレーティングシステムA
アクセス可能記憶領域MA側と再びアクセスすることが
可能となる。
次に、ステップ5100の処理において、メインCPU
Iは、記憶領域MAの処理プログラム記憶領域M3に記
憶されている前回実行中断された処理プログラムの実行
を再開始するために以下のような処理を行なう。
まず、前回(ステップS30において)、その実行が中
断された記憶領域MAの処理プログラム記憶領域M3に
記憶された電子式キャッシュレジスタに関する処理プロ
グラムを実行再開始するために、記憶領域MAの記憶領
域M2およびI10データ用記憶領域5からデータを読
出して、メインCPUI内のレジスタなどに戻してデー
タ復帰させる。つまり、メインCPUIは、その信号出
力側が切換えられた選択器4を介して記憶領域MAの退
避データ記憶領域M2をアドレス指定する。
これにより、アドレス指定された記憶領域M2から退避
データが読出されて、読出された退避データはデータバ
ス6を経由してメインCPUIに与えられる。応じて、
メインCPUIは、前記読出された退避データを所定の
レジスタ内に書込んで再び記憶する。これに並行して、
メインCPUIは、次段に接続されたI10データ用記
憶領域5にリード/ライト信号WRを与えてデータ読出
し可能モードに設定し、そこに記憶されたスタックポイ
ンタデータSPDを読出してメインCPUIに読込む。
これにより、前回処理実行が中断された時点の電子式キ
ャッシュレジスタに関する処理プログラムのスタックポ
インタデータSPDは、メインCPUI内にスタックポ
インタ値として書込まれる。以上により、メインCPU
I内の各レジスタは、前回実行中断された電子式キャッ
シュレジスタに関する処理プログラムが実行中断時点か
ら実行再開始可能な状態にデータ設定されたことになる
次に、ステップ5110において、メインCPU1は、
オペレーティングシステムAに従って電子式キャッシュ
レジスタに関する処理を実行再開始する。つまり、I1
0データ用記憶領域5から復帰されたスタックポインタ
に従って演算が再開始され、退避データ記憶領域M2か
らデータバス6を経由して復帰されたプログラムステー
タスワードに従って処理プログラムが実行再開始される
以上のように第1図の電子計算機においては、搭載され
た2つの異なるオペレーティングシステムごとにメモリ
空間を独立に設け、さらに外部かラノオペレーティング
システム選択要求(実行すべき処理プログラム切換要求
)に応答して、メインCPUIと選択されたオペレーテ
ィングシステムに対応するメモリ空間とを結合する、す
なわちメインCPUIが前記選択されたメモリ空間をア
クセス可能なように選択切換している。
上述した実施例では、2つの異なるオペレーティングシ
ステムを電子式キャッシュレジスタ向けおよびパーソナ
ルコンピュータ向けに使い分けたが、オペレーティング
システムの使い分けはこれに限定されるものではなく、
汎用性と高速応答性というように目的別に分けてもよい
[発明の効果] 上述のように、本発明によれば、中央処理手段は、デー
タ入力手段を介して与えられるユーザの外部入力データ
に応じて選択切換された複数記憶手段の1つをアクセス
することができるので、ユーザは該情報処理装置におい
て異なるオペレーティングシステムに従った処理プログ
ラムの実行を行なわせることが容易にできる。したがっ
て、予め前記複数の記憶手段に処理プログラムと前記処
理プログラムのスループットを最適化するオペレーティ
ングシステムとをそれぞれ記憶するようにすれば、該情
報処理装置においては、常にスループットが最適である
という効果が得られる。
また、データ入力手段および選択手段によりその実行が
中断された処理プログラムの中間データはデータ記憶領
域に退避されて次回の実行再開始までデータ破壊から保
護される。したがって、デ−少入力手段による実行再開
始の指示に応答して書込み手段が前記退避データを再度
、前記中央処理手段の記憶領域に書込んでデータ復帰さ
せて実行再開始可能状態を設定すれば、その後は、実行
手段を駆動することにより、前回実行中断された処理プ
ログラムについてその実行中断時点からの実行再開始が
容易に可能となるなどの効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例による異なる2つのオペレ
ーティングシステムを搭載した電子計算機のシステム構
成とデータの流れを示す概略図である。第2図は、前掲
第1図に示されたオペレーティングシステムAアクセス
可能記憶領域およびオペレーティングシステムBアクセ
ス可能記憶領域の構成を示す概略図である。第3図は、
前掲第1図に示された電子計算機におけるオペレーティ
ングシステムの切換動作時の処理フロー図である。 図において1はメインCPU、2はキーボードCPU、
3はモードキー、4は選択器、5はI10データ用記憶
領域、6はデータバス、7は磁気ディスク、MAおよび
MBはオペレーティングシステムAおよびBアクセス可
能記憶領域、C3iはチップセレクト信号(i=L 2
.3.・・・、m)、SSはオペレーティングシステム
セレクト信号、INTは割り込み信号、wRはリード/
ライト信号、CHはモード切換信号、Mlはオペレーテ
ィングシステム記憶領域、MBは退避データ記憶領域お
よびMBは処理プログラム記憶領域である。 なお、各図中、同一符号は同一または相当部分を示す。 第1図 第2図 5P(1;スh?c′″右タデータ

Claims (2)

    【特許請求の範囲】
  1. (1)中央処理手段と、 それぞれが異なるオペレーティングシステムを記憶する
    オペレーティングシステム記憶領域と、異なる処理プロ
    グラムを記憶する処理プログラム記憶領域とを含み、前
    記中央処理手段によってアクセスされる複数の記憶手段
    と、 外部に設けられ、前記中央処理手段にデータを入力する
    ためのデータ入力手段と、 前記データ入力手段から入力されたデータに応じて、前
    記複数の記憶手段のうち、前記中央処理手段によってア
    クセスされるべき記憶手段を選択するための選択手段と
    を備え、 前記中央処理手段は、前記選択手段によって選択された
    記憶手段のオペレーティングシステム記憶領域に記憶さ
    れているオペレーティングシステムに従って、前記選択
    された記憶手段の処理プログラム記憶領域に記憶されて
    いる処理プログラムを実行するようにしたことを特徴と
    する、情報処理装置。
  2. (2)前記記憶手段は、さらに前記中央処理手段に記憶
    させるデータを記憶するためのデータ記憶領域を含み、 前記中央処理手段は、 データを記憶するための記憶領域と、 前記いずれかの記憶手段のオペレーティングシステム記
    憶領域に記憶されているオペレーティングシステムに従
    って、同じ記憶手段の処理プログラム記憶領域に記憶さ
    れている処理プログラムを実行するとき、前記データ入
    力手段から入力されたデータの変更に応じて、前記選択
    手段の選択前に、前記中央処理手段の前記記憶領域に記
    憶されているデータを、前記実行されている処理プログ
    ラムを記憶している記憶手段のデータ記憶領域に退避さ
    せるデータ退避手段と、 前記データ退避手段によるデータ退避後、前記選択手段
    によって前記いずれかの記憶手段が選択されたことに応
    じて、選択された記憶手段のデータ記憶領域に記憶され
    ているデータを、前記中央処理手段の前記記憶領域に書
    込むための書込手段と、 前記書込手段によって前記中央処理手段の前記記憶領域
    にデータが書込まれたことに応じて、前記選択手段によ
    って選択された記憶手段のオペレーティングシステム記
    憶領域に記憶されているオペレーティングシステムに従
    って前記選択された記憶手段の処理プログラム記憶領域
    に記憶されている処理プログラムを実行する実行手段と
    を含む、請求項(1)記載の情報処理装置。
JP19596790A 1990-07-24 1990-07-24 情報処理装置 Pending JPH0481934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19596790A JPH0481934A (ja) 1990-07-24 1990-07-24 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19596790A JPH0481934A (ja) 1990-07-24 1990-07-24 情報処理装置

Publications (1)

Publication Number Publication Date
JPH0481934A true JPH0481934A (ja) 1992-03-16

Family

ID=16349972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19596790A Pending JPH0481934A (ja) 1990-07-24 1990-07-24 情報処理装置

Country Status (1)

Country Link
JP (1) JPH0481934A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759618B2 (en) 2003-07-16 2010-07-20 Sandvik Materials Technology Uk Limited Silicon carbide heating elements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759618B2 (en) 2003-07-16 2010-07-20 Sandvik Materials Technology Uk Limited Silicon carbide heating elements

Similar Documents

Publication Publication Date Title
US8738890B2 (en) Coupled symbiotic operating system
JPH07111713B2 (ja) 構成変更制御方式
JP2012252576A (ja) 情報処理装置、起動方法およびプログラム
JP2002099502A (ja) コンピュータシステムおよびデータ転送制御方法
JP3525070B2 (ja) アクセス制御装置及びアクセス方法
JP5131269B2 (ja) マルチプロセッシングシステム
JPH1083349A (ja) キャッシュ・メモリ・バンク制御装置
JPH0481934A (ja) 情報処理装置
JPH01145770A (ja) ベクトル処理装置
JP2020127184A (ja) Pciデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法
JPH05165641A (ja) シングルチップマイクロコンピュータ
JPH1139214A (ja) マルチプロセッサシステムの共有メモリ制御方式
JP3087477B2 (ja) コンピュータシステム
KR100292155B1 (ko) 작업환경전환이용이한디지탈컴퓨터시스템과그사용방법
JPH05225055A (ja) 情報処理装置
JPH0567973B2 (ja)
JPH05265753A (ja) 拡張中央演算処理装置
JP2003330871A (ja) データ転送装置
JP3345050B2 (ja) 二次元配列型メモリシステム
JPH0113131B2 (ja)
JPH04107649A (ja) ダンプ処理方式
JPH06161886A (ja) コンピュータシステム
JPS6239779B2 (ja)
JP2002259209A (ja) 演算処理システム
JPH1196068A (ja) メモリ管理システムおよびデータ管理方法