JPH1196068A - メモリ管理システムおよびデータ管理方法 - Google Patents
メモリ管理システムおよびデータ管理方法Info
- Publication number
- JPH1196068A JPH1196068A JP9255068A JP25506897A JPH1196068A JP H1196068 A JPH1196068 A JP H1196068A JP 9255068 A JP9255068 A JP 9255068A JP 25506897 A JP25506897 A JP 25506897A JP H1196068 A JPH1196068 A JP H1196068A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- logical address
- address
- physical address
- management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】メモリの物理アドレスとシステムの論理アドレ
スとの関係づけを管理するために必要とするデータ管理
領域を大幅に縮小させるメモリ管理システム。 【解決手段】メモリ管理システム３０は、半導体メモリ
２の物理アドレス空間をデータアクセス要求に伴なって
与えられるシステムの論理アドレスから特定可能な複数
のゾーンに分割し、この分割された各ゾーン内でメモリ
の物理アドレスとシステムの論理アドレスとの関係づけ
を動的に変化させる。そして、管理テーブル最適化部３
２が、たとえば直前に与えられた論理アドレスから特定
されるゾーン一つ分の物理アドレスと論理アドレスとの
関係づけが管理されるように管理テーブル１を最適化す
ることにより、同じゾーン内のデータへの連続したアク
セスが期待される場合のアクセス制御部３１の処理能力
を保証する。
スとの関係づけを管理するために必要とするデータ管理
領域を大幅に縮小させるメモリ管理システム。 【解決手段】メモリ管理システム３０は、半導体メモリ
２の物理アドレス空間をデータアクセス要求に伴なって
与えられるシステムの論理アドレスから特定可能な複数
のゾーンに分割し、この分割された各ゾーン内でメモリ
の物理アドレスとシステムの論理アドレスとの関係づけ
を動的に変化させる。そして、管理テーブル最適化部３
２が、たとえば直前に与えられた論理アドレスから特定
されるゾーン一つ分の物理アドレスと論理アドレスとの
関係づけが管理されるように管理テーブル１を最適化す
ることにより、同じゾーン内のデータへの連続したアク
セスが期待される場合のアクセス制御部３１の処理能力
を保証する。
Description
【０００１】
【発明の属する技術分野】この発明は、たとえばフラッ
シュメモリなどの半導体メモリに格納されるデータを管
理するメモリ管理システムおよびこのメモリ管理システ
ムに適用されるデータ管理方法に係り、特にメモリの物
理アドレスとシステムの論理アドレスとの関係づけを管
理するために必要とするデータ管理領域を大幅に縮小さ
せるメモリ管理システムおよびデータ管理方法に関す
る。
シュメモリなどの半導体メモリに格納されるデータを管
理するメモリ管理システムおよびこのメモリ管理システ
ムに適用されるデータ管理方法に係り、特にメモリの物
理アドレスとシステムの論理アドレスとの関係づけを管
理するために必要とするデータ管理領域を大幅に縮小さ
せるメモリ管理システムおよびデータ管理方法に関す
る。
【０００２】
【従来の技術】フラッシュメモリなどの半導体メモリ
は、バイト単位でのデータ読み出しを可能としている
が、データ書き込みに関しては、一定量のデータ単位
（以下、このデータ単位をブロックと称する）で行なわ
れることが多い。一方、これらの半導体メモリには、デ
ータの書き替え回数に上限があるため、特定アドレスの
ブロックのみを局所的に書き替えると、そのブロックの
み書き替え回数の上限を越えてしまうことになり、結果
として半導体メモリ全体の破損を招いてしまうことにな
っていた。
は、バイト単位でのデータ読み出しを可能としている
が、データ書き込みに関しては、一定量のデータ単位
（以下、このデータ単位をブロックと称する）で行なわ
れることが多い。一方、これらの半導体メモリには、デ
ータの書き替え回数に上限があるため、特定アドレスの
ブロックのみを局所的に書き替えると、そのブロックの
み書き替え回数の上限を越えてしまうことになり、結果
として半導体メモリ全体の破損を招いてしまうことにな
っていた。
【０００３】このため、従来においては、ホストシステ
ムで用いられる論理アドレスとメモリデバイス固有の物
理アドレスとの関係を動的に変化させることによって、
特定アドレスのブロックのみの局所的な書き替えを防止
するといった方法が取られていた。
ムで用いられる論理アドレスとメモリデバイス固有の物
理アドレスとの関係を動的に変化させることによって、
特定アドレスのブロックのみの局所的な書き替えを防止
するといった方法が取られていた。
【０００４】たとえば、図４に示すようなメモリデバイ
ス１０では、ＲＡＭ（ＲｕｎｄａｍＡｃｃｅｓｓ Ｍｅ
ｍｏｒｙ）１２上の管理テーブル１に格納される、ホス
トシステムの論理アドレスと半導体メモリ２の物理アド
レスとの関係を、メモリコントローラ１１が動的に変化
させることによって、特定アドレスのブロックのみの局
所的な書き替えを防止し、また、図５に示すようなパー
ソナルコンピュータ２０では、主メモリ２４上の管理テ
ーブル１に格納される、ＭＰＵ２１によって実行制御さ
れるオペレーティングシステム２２の論理アドレスと半
導体メモリ２の物理アドレスとの関係を、このオペレー
ティングシステム２２の制御下で動作するデバイスコン
トローラ２３が動的に変化させることによって、特定ア
ドレスのブロックのみの局所的な書き替えを防止する。
ス１０では、ＲＡＭ（ＲｕｎｄａｍＡｃｃｅｓｓ Ｍｅ
ｍｏｒｙ）１２上の管理テーブル１に格納される、ホス
トシステムの論理アドレスと半導体メモリ２の物理アド
レスとの関係を、メモリコントローラ１１が動的に変化
させることによって、特定アドレスのブロックのみの局
所的な書き替えを防止し、また、図５に示すようなパー
ソナルコンピュータ２０では、主メモリ２４上の管理テ
ーブル１に格納される、ＭＰＵ２１によって実行制御さ
れるオペレーティングシステム２２の論理アドレスと半
導体メモリ２の物理アドレスとの関係を、このオペレー
ティングシステム２２の制御下で動作するデバイスコン
トローラ２３が動的に変化させることによって、特定ア
ドレスのブロックのみの局所的な書き替えを防止する。
【０００５】この論理アドレスと物理アドレスとの関係
づけを管理するための管理テーブル１は、図６に示すよ
うに、論理アドレスｘと物理アドレスｙとの対によって
構成されている。したがって、データアクセス要求に伴
なってシステムの論理アドレスか与えられると、メモリ
コントローラ１１もしくはデバイスコントローラ２３
は、この管理テーブル１を参照してその論理アドレスに
その時点で関係づけらている物理アドレスを取得し、こ
の取得した物理アドレスによって半導体メモリ２に対す
るデータアクセスを実行する。
づけを管理するための管理テーブル１は、図６に示すよ
うに、論理アドレスｘと物理アドレスｙとの対によって
構成されている。したがって、データアクセス要求に伴
なってシステムの論理アドレスか与えられると、メモリ
コントローラ１１もしくはデバイスコントローラ２３
は、この管理テーブル１を参照してその論理アドレスに
その時点で関係づけらている物理アドレスを取得し、こ
の取得した物理アドレスによって半導体メモリ２に対す
るデータアクセスを実行する。
【０００６】
【発明が解決しようとする課題】ところで、近年の半導
体メモリの製造技術向上に伴なって、その記憶容量は日
々増加の一途を辿っている。一方、前述した論理アドレ
スと物理アドレスとの関係を動的に変化させることによ
って特定アドレスのブロックのみの局所的な書き替えを
防止する方法では、管理テーブル１が半導体メモリ２の
ブロック単位でそのブロックの論理アドレスを管理する
ために、半導体メモリ２のブロック数が増加すればする
程、管理テーブル１として費やされる領域、すなわち、
物理アドレスと論理アドレスとの関係づけを管理するた
めに必要とするデータ管理領域が増大してしまうといっ
た問題があった。また、管理テーブル１を読み込むため
のアクセス時間が大きくなってしまうという問題も発生
する。
体メモリの製造技術向上に伴なって、その記憶容量は日
々増加の一途を辿っている。一方、前述した論理アドレ
スと物理アドレスとの関係を動的に変化させることによ
って特定アドレスのブロックのみの局所的な書き替えを
防止する方法では、管理テーブル１が半導体メモリ２の
ブロック単位でそのブロックの論理アドレスを管理する
ために、半導体メモリ２のブロック数が増加すればする
程、管理テーブル１として費やされる領域、すなわち、
物理アドレスと論理アドレスとの関係づけを管理するた
めに必要とするデータ管理領域が増大してしまうといっ
た問題があった。また、管理テーブル１を読み込むため
のアクセス時間が大きくなってしまうという問題も発生
する。
【０００７】この発明はこのように実情に鑑みてなされ
たものであり、メモリの物理アドレスとシステムの論理
アドレスとの関係づけを管理するために必要とするデー
タ管理領域を大幅に縮小させるメモリ管理システムおよ
びデータ管理方法を提供することを目的とする。
たものであり、メモリの物理アドレスとシステムの論理
アドレスとの関係づけを管理するために必要とするデー
タ管理領域を大幅に縮小させるメモリ管理システムおよ
びデータ管理方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】前述した目的を解決する
ために、この発明では、たとえばフラッシュメモリなど
の半導体メモリの物理アドレス空間を複数のゾーンに分
割し、メモリの物理アドレスとシステムの論理アドレス
との関係づけをこの分割されたゾーン内で動的に変化さ
せるようにしたものである。このとき、これらの各ゾー
ンは、システムの論理アドレスからいずれかが特定でき
るように分割される。
ために、この発明では、たとえばフラッシュメモリなど
の半導体メモリの物理アドレス空間を複数のゾーンに分
割し、メモリの物理アドレスとシステムの論理アドレス
との関係づけをこの分割されたゾーン内で動的に変化さ
せるようにしたものである。このとき、これらの各ゾー
ンは、システムの論理アドレスからいずれかが特定でき
るように分割される。
【０００９】このように、物理アドレス空間を複数のゾ
ーンに分割することにより、たとえばメモリの物理アド
レスとシステムの論理アドレスとの関係づけを管理する
ための管理データなどを設けなくとも、データアクセス
要求に伴なって与えられるシステムの論理アドレスから
特定されるゾーン内のみを検索するだけで（物理アドレ
ス空間すべてを検索するようなことなしに）、データア
クセスを実行することが可能となる。
ーンに分割することにより、たとえばメモリの物理アド
レスとシステムの論理アドレスとの関係づけを管理する
ための管理データなどを設けなくとも、データアクセス
要求に伴なって与えられるシステムの論理アドレスから
特定されるゾーン内のみを検索するだけで（物理アドレ
ス空間すべてを検索するようなことなしに）、データア
クセスを実行することが可能となる。
【００１０】また、管理テーブルを設けるときであって
も、メモリの物理アドレスとシステムの論理アドレスと
の関係づけをたとえば一つのゾーン分のみ管理すれば、
同じゾーン内のデータへの連続したアクセスが期待され
る場合には、従来のようにすべてのブロックに対応させ
て管理テーブルを作成するのと同様の効果を得ることが
できる。
も、メモリの物理アドレスとシステムの論理アドレスと
の関係づけをたとえば一つのゾーン分のみ管理すれば、
同じゾーン内のデータへの連続したアクセスが期待され
る場合には、従来のようにすべてのブロックに対応させ
て管理テーブルを作成するのと同様の効果を得ることが
できる。
【００１１】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を説明する。図１は、同実施形態に係るメモ
リ管理システムの概略構成を示す図である。図１に示し
たように、同実施形態のメモリ管理システム３０は、ア
クセス制御部３１と管理テーブル最適化部３２とを有し
てなる。
実施の形態を説明する。図１は、同実施形態に係るメモ
リ管理システムの概略構成を示す図である。図１に示し
たように、同実施形態のメモリ管理システム３０は、ア
クセス制御部３１と管理テーブル最適化部３２とを有し
てなる。
【００１２】アクセス制御部３１は、データアクセス要
求に伴なって論理アドレスを与えられたときに、まず、
この論理アドレスに関係づけられた半導体メモリ２の物
理アドレスの取得を管理テーブル１を参照することによ
って試みる。図２はこの管理テーブル１の構成を説明す
るための図である。
求に伴なって論理アドレスを与えられたときに、まず、
この論理アドレスに関係づけられた半導体メモリ２の物
理アドレスの取得を管理テーブル１を参照することによ
って試みる。図２はこの管理テーブル１の構成を説明す
るための図である。
【００１３】図２に示すように、この実施形態のメモリ
管理システム３０では、半導体メモリ２の物理アドレス
空間を複数のゾーンに分割して管理する。なお、これら
の各ゾーンは、与えられた論理アドレスから、いずれか
のゾーンが特定できるように分割される。なお、この半
導体メモリ２のブロックそれぞれには、関係づけられた
論理アドレスが付加されている。一方、管理テーブル１
には、一つのゾーン分の物理アドレスｘと論理アドレス
ｙとの関係づけが管理される。すなわち、たとえば半導
体メモリ２のブロック数がいくつであっても、またいく
ら増加しても、この実施形態の管理テーブル１によって
費やされる記憶容量は変動することがない。そして、こ
のように管理テーブル１を構成することが、まさにこの
発明の特徴とするところである。
管理システム３０では、半導体メモリ２の物理アドレス
空間を複数のゾーンに分割して管理する。なお、これら
の各ゾーンは、与えられた論理アドレスから、いずれか
のゾーンが特定できるように分割される。なお、この半
導体メモリ２のブロックそれぞれには、関係づけられた
論理アドレスが付加されている。一方、管理テーブル１
には、一つのゾーン分の物理アドレスｘと論理アドレス
ｙとの関係づけが管理される。すなわち、たとえば半導
体メモリ２のブロック数がいくつであっても、またいく
ら増加しても、この実施形態の管理テーブル１によって
費やされる記憶容量は変動することがない。そして、こ
のように管理テーブル１を構成することが、まさにこの
発明の特徴とするところである。
【００１４】アクセス制御部３１は、与えられた論理ア
ドレスから特定されるゾーンに関する物理アドレスｘと
論理アドレスｙとの関係づけが管理テーブル１に管理さ
れているかどうか判定し（ゾーンｚを参照することによ
って判定する）、管理されているときには、管理テーブ
ル１からその論理アドレスに関係づけられた物理アドレ
スを取得して、その取得した物理アドレスを用いて要求
されたデータアクセスを実行する。
ドレスから特定されるゾーンに関する物理アドレスｘと
論理アドレスｙとの関係づけが管理テーブル１に管理さ
れているかどうか判定し（ゾーンｚを参照することによ
って判定する）、管理されているときには、管理テーブ
ル１からその論理アドレスに関係づけられた物理アドレ
スを取得して、その取得した物理アドレスを用いて要求
されたデータアクセスを実行する。
【００１５】一方、管理されていなかったとき、アクセ
ス制御部３１は、与えられた論理アドレスから特定され
る半導体メモリ２のゾーン内を順次に検索することによ
り、要求されたデータアクセスを実行する。このとき、
アクセス制御部３１は、管理テーブル１に管理されてい
る以外のゾーンにアクセスした旨を管理テーブル最適化
部３２に通知する。
ス制御部３１は、与えられた論理アドレスから特定され
る半導体メモリ２のゾーン内を順次に検索することによ
り、要求されたデータアクセスを実行する。このとき、
アクセス制御部３１は、管理テーブル１に管理されてい
る以外のゾーンにアクセスした旨を管理テーブル最適化
部３２に通知する。
【００１６】また、管理テーブル最適化部３２は、アク
セス制御部３１から通知されたゾーンに関する物理アド
レスｘと論理アドレスｙとの関係づけを管理するよう
に、管理テーブル１を作り直すものである。
セス制御部３１から通知されたゾーンに関する物理アド
レスｘと論理アドレスｙとの関係づけを管理するよう
に、管理テーブル１を作り直すものである。
【００１７】なお、このアクセス制御部３１および管理
テーブル最適化部３２は、ファームウェアとして構成さ
れるものであってもよいし、ＭＰＵによって実行制御さ
れるソフトウェアとして構成されるものであってもよ
い。
テーブル最適化部３２は、ファームウェアとして構成さ
れるものであってもよいし、ＭＰＵによって実行制御さ
れるソフトウェアとして構成されるものであってもよ
い。
【００１８】次に、この実施形態のメモリ管理システム
３０の動作を図３に示すフローチャートを参照して説明
する。アクセス制御部３１は、データアクセス要求に伴
なって論理アドレスを与えられると（ステップＳ１）、
この与えられた論理アドレスから特定されるゾーンに関
する物理アドレスと論理アドレスとの関係づけが管理テ
ーブル１に管理されているかどうか判定し（ステップＳ
２）、管理されているときには（ステップＳ２のＹＥ
Ｓ）、管理テーブル１からその論理アドレスに関係づけ
られた物理アドレスを取得して、その取得した物理アド
レスを用いて要求されたデータアクセスを実行する（ス
テップＳ３）。
３０の動作を図３に示すフローチャートを参照して説明
する。アクセス制御部３１は、データアクセス要求に伴
なって論理アドレスを与えられると（ステップＳ１）、
この与えられた論理アドレスから特定されるゾーンに関
する物理アドレスと論理アドレスとの関係づけが管理テ
ーブル１に管理されているかどうか判定し（ステップＳ
２）、管理されているときには（ステップＳ２のＹＥ
Ｓ）、管理テーブル１からその論理アドレスに関係づけ
られた物理アドレスを取得して、その取得した物理アド
レスを用いて要求されたデータアクセスを実行する（ス
テップＳ３）。
【００１９】一方、管理されていなかったとき（ステッ
プＳ２のＮＯ）、アクセス制御部３１は、与えられた論
理アドレスから特定される半導体メモリ２のゾーン内を
順次に検索することにより、要求されたデータアクセス
を実行する（ステップＳ４）。このとき、アクセス制御
部３１は、管理テーブル１に管理されている以外のゾー
ンにアクセスした旨を管理テーブル最適化部３２に通知
する。そして、この通知を受け取った管理テーブル最適
化部３２は、アクセス制御部３１から通知されたゾーン
に関する物理アドレスと論理アドレスとの関係づけを管
理するように管理テーブル１を作り直す（ステップＳ
５）。
プＳ２のＮＯ）、アクセス制御部３１は、与えられた論
理アドレスから特定される半導体メモリ２のゾーン内を
順次に検索することにより、要求されたデータアクセス
を実行する（ステップＳ４）。このとき、アクセス制御
部３１は、管理テーブル１に管理されている以外のゾー
ンにアクセスした旨を管理テーブル最適化部３２に通知
する。そして、この通知を受け取った管理テーブル最適
化部３２は、アクセス制御部３１から通知されたゾーン
に関する物理アドレスと論理アドレスとの関係づけを管
理するように管理テーブル１を作り直す（ステップＳ
５）。
【００２０】このように、この実施形態のメモリ管理シ
ステム３によれば、半導体メモリ２の記憶容量が増加し
た場合であっても、管理テーブル１が費やす記憶容量を
増加させることがなく、同じゾーン内のデータへの連続
したアクセスが期待される場合には、すべてのブロック
に対応させて管理テーブル１を作成するのと同様の効果
を得ることができる。
ステム３によれば、半導体メモリ２の記憶容量が増加し
た場合であっても、管理テーブル１が費やす記憶容量を
増加させることがなく、同じゾーン内のデータへの連続
したアクセスが期待される場合には、すべてのブロック
に対応させて管理テーブル１を作成するのと同様の効果
を得ることができる。
【００２１】また、管理テーブル１に該当するゾーンの
管理データが管理されていなかった場合であっても、半
導体メモリ２のゾーン内のみを検索するだけでデータア
クセスが実行されるため、処理時間を大幅に増加させる
こともない。
管理データが管理されていなかった場合であっても、半
導体メモリ２のゾーン内のみを検索するだけでデータア
クセスが実行されるため、処理時間を大幅に増加させる
こともない。
【００２２】さらに、半導体メモリ２の物理アドレス空
間を論理アドレスから特定可能な複数のゾーンに分割す
ることにより、半導体メモリ２のゾーン内のみを検索す
るだけでデータアクセスが実行可能となることから、た
とえば管理データ１をまったく持たない場合であって
も、ある程度の応答時間内でデータアクセスが実行され
ることになる。
間を論理アドレスから特定可能な複数のゾーンに分割す
ることにより、半導体メモリ２のゾーン内のみを検索す
るだけでデータアクセスが実行可能となることから、た
とえば管理データ１をまったく持たない場合であって
も、ある程度の応答時間内でデータアクセスが実行され
ることになる。
【００２３】また、管理テーブル１を所定数のゾーン分
の物理アドレスと論理アドレスとの関係づけを管理する
ように構成すれば、さらに効率的なデータアクセスが実
行されることになる。
の物理アドレスと論理アドレスとの関係づけを管理する
ように構成すれば、さらに効率的なデータアクセスが実
行されることになる。
【００２４】
【発明の効果】以上詳述したように、この発明によれ
ば、たとえばフラッシュメモリなどの半導体メモリの物
理アドレス空間を複数のゾーンに分割し、メモリの物理
アドレスとシステムの論理アドレスとの関係づけをこの
分割されたゾーン内で動的に変化させるようにしたた
め、メモリの物理アドレスとシステムの論理アドレスと
の関係づけを管理するために必要とするデータ管理領域
を大幅に縮小させることが可能となる。そして、このデ
ータ管理領域の縮小は、これに必要なメモリ容量の低減
とアクセスに必要な時間の短縮に帰結する。
ば、たとえばフラッシュメモリなどの半導体メモリの物
理アドレス空間を複数のゾーンに分割し、メモリの物理
アドレスとシステムの論理アドレスとの関係づけをこの
分割されたゾーン内で動的に変化させるようにしたた
め、メモリの物理アドレスとシステムの論理アドレスと
の関係づけを管理するために必要とするデータ管理領域
を大幅に縮小させることが可能となる。そして、このデ
ータ管理領域の縮小は、これに必要なメモリ容量の低減
とアクセスに必要な時間の短縮に帰結する。
【図１】この発明の実施形態に係るメモリ管理システム
の概略構成を示す図。
の概略構成を示す図。
【図２】同実施形態の管理テーブルの構成を説明するた
めの図。
めの図。
【図３】同実施形態のメモリ管理システムの動作を説明
するためのフローチャート。
するためのフローチャート。
【図４】従来のメモリデバイスでのデータ管理方法を説
明するための図。
明するための図。
【図５】従来のパーソナルコンピュータでのデータ管理
方法を説明するための図。
方法を説明するための図。
【図６】従来の管理テーブルの構成を説明するための
図。
図。
１…管理テーブル ２…半導体メモリ ３０…メモリ管理システム ３１…アクセス制御部 ３２…管理テーブル最適化部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 勝瀬 喜英 東京都青梅市新町1381番地１ 東芝コンピ ュ―タエンジニアリング株式会社内 (72)発明者 片倉 美奈 東京都青梅市新町1381番地１ 東芝コンピ ュ―タエンジニアリング株式会社内
Claims (7)
- 【請求項１】 メモリの物理アドレスとシステムの論理
アドレスとを動的に関係づけて管理するメモリ管理シス
テムにおいて、 前記メモリの物理アドレス空間を前記システムの論理ア
ドレスから特定可能な複数のゾーンに分割する分割手段
と、 前記分割手段で分割された各ゾーン内で前記メモリの物
理アドレスとシステムの論理アドレスとの関係づけを動
的に変化させるアドレス管理手段とを具備してなること
を特徴とするメモリ管理システム。 - 【請求項２】 データアクセス要求に伴なって与えられ
る前記システムの論理アドレスから特定されるゾーン内
を順次に検索して前記データアクセスを実行するアクセ
ス制御手段をさらに具備してなることを特徴とする請求
項１記載のメモリ管理システム。 - 【請求項３】 前記ゾーン内での前記メモリの物理アド
レスとシステムの論理アドレスとの関係づけを管理する
管理テーブルと、 データアクセス要求に伴なって与えられる前記システム
の論理アドレスと関係づけられた前記メモリの物理アド
レスを前記管理テーブルから得て前記データアクセスを
実行するアクセス制御手段とをさらに具備してなること
を特徴とする請求項１記載のメモリ管理システム。 - 【請求項４】 前記管理テーブルは、前記複数のゾーン
すべての数より少ない数のゾーン分だけ前記メモリの物
理アドレスとシステムの論理アドレスとの関係づけを管
理し、 データアクセス要求に伴なって与えられる前記システム
の論理アドレスから特定されるゾーンに関する前記メモ
リの物理アドレスとシステムの論理アドレスとの関係づ
けが前記管理テーブルに存在しなかったときに、前記管
理テーブルを作成し直す管理テーブル最適化手段をさら
に具備してなることを特徴とする請求項３記載のメモリ
管理システム。 - 【請求項５】 前記アクセス制御手段は、データアクセ
ス要求に伴なって与えられる前記システムの論理アドレ
スから特定されるゾーンに関する前記メモリの物理アド
レスとシステムの論理アドレスとの関係づけが前記管理
テーブルに存在しなかったときに、前記システムの論理
アドレスから特定されるゾーン内を順次に検索して前記
データアクセスを実行する手段を有する請求項３または
４記載のメモリ管理システム。 - 【請求項６】 メモリの物理アドレスとシステムの論理
アドレスとの関係づけを管理するメモリ管理システムの
データ管理方法において、 前記メモリの物理アドレス空間を前記システムの論理ア
ドレスから特定可能な複数のゾーンに分割するステップ
と、 前記分割された各ゾーン内で前記メモリの物理アドレス
とシステムの論理アドレスとの関係づけを動的に変化さ
せるステップと、 を有することを特徴とするデータ管理方法。 - 【請求項７】 メモリの物理アドレスとシステムの論理
アドレスとの関係づけを管理テーブルで管理するメモリ
管理システムのデータ管理方法において、 前記メモリの物理アドレス空間を前記システムの論理ア
ドレスから特定可能な複数のゾーンに分割するステップ
と、 前記分割した複数のゾーンすべての数より少ない数のゾ
ーン分だけ前記メモリの物理アドレスとシステムの論理
アドレスとの関係づけを前記管理テーブルに管理させる
ステップと、 データアクセス要求に伴なって与えられる前記システム
の論理アドレスから特定されるゾーンに関する前記メモ
リの物理アドレスとシステムの論理アドレスとの関係づ
けが前記管理テーブルに存在しなかったときに、前記管
理テーブルを作成し直すステップと、 を有することを特徴とするデータ管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25506897A JP3772003B2 (ja) | 1997-09-19 | 1997-09-19 | メモリ管理システムおよびデータ管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25506897A JP3772003B2 (ja) | 1997-09-19 | 1997-09-19 | メモリ管理システムおよびデータ管理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1196068A true JPH1196068A (ja) | 1999-04-09 |
| JP3772003B2 JP3772003B2 (ja) | 2006-05-10 |
Family
ID=17273701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25506897A Expired - Fee Related JP3772003B2 (ja) | 1997-09-19 | 1997-09-19 | メモリ管理システムおよびデータ管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3772003B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003058419A (ja) * | 2001-08-07 | 2003-02-28 | ▲金▼創科技股▲ふん▼有限公司 | ウィンドウベース・フラッシュメモリー記憶システムとその管理方法ならびにアクセス方法 |
-
1997
- 1997-09-19 JP JP25506897A patent/JP3772003B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003058419A (ja) * | 2001-08-07 | 2003-02-28 | ▲金▼創科技股▲ふん▼有限公司 | ウィンドウベース・フラッシュメモリー記憶システムとその管理方法ならびにアクセス方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3772003B2 (ja) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10558563B2 (en) | Computing system and method for controlling storage device | |
| US20220414002A1 (en) | Memory system and method for controlling nonvolatile memory | |
| US8627040B2 (en) | Processor-bus-connected flash storage paging device using a virtual memory mapping table and page faults | |
| US9600202B2 (en) | Method and device for implementing memory migration | |
| US8555024B2 (en) | Integrating data from symmetric and asymmetric memory | |
| US20100312955A1 (en) | Memory system and method of managing the same | |
| JP2007272573A (ja) | 低消費電力化メモリ管理方法及びメモリ管理プログラム | |
| US7196961B2 (en) | Memory control device | |
| JP2006268776A (ja) | メモリカード | |
| JP2005293205A (ja) | 記憶制御装置、制御方法、および制御プログラム。 | |
| JP2008225765A (ja) | ネットワークストレージ・システムとその管理方法及び制御プログラム | |
| JP2009122733A (ja) | 電力制御方法、計算機システム、及びプログラム | |
| JP2002123424A (ja) | コンピュータ・システムにおいてメモリを動的に再割当てするシステムおよび方法 | |
| JP2005196793A (ja) | メモリを予約するための方法、システム、および製品 | |
| US9367476B2 (en) | Memory management apparatus, method, and system | |
| JP3525070B2 (ja) | アクセス制御装置及びアクセス方法 | |
| US20050144389A1 (en) | Method, system, and apparatus for explicit control over a disk cache memory | |
| JPH07129464A (ja) | 情報処理装置 | |
| JP2001134486A (ja) | マイクロプロセッサおよび記憶装置 | |
| CN115168317A (zh) | 一种lsm树存储引擎构建方法和系统 | |
| JPH1196068A (ja) | メモリ管理システムおよびデータ管理方法 | |
| JP2004206424A (ja) | データ処理装置及びデータ処理装置におけるデータ転送方法 | |
| JP2854667B2 (ja) | ディスク・キャッシュ制御方式 | |
| JP2011203843A (ja) | 情報処理装置 | |
| JPH05225055A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |