JP3772003B2 - メモリ管理システムおよびデータ管理方法 - Google Patents
メモリ管理システムおよびデータ管理方法 Download PDFInfo
- Publication number
- JP3772003B2 JP3772003B2 JP25506897A JP25506897A JP3772003B2 JP 3772003 B2 JP3772003 B2 JP 3772003B2 JP 25506897 A JP25506897 A JP 25506897A JP 25506897 A JP25506897 A JP 25506897A JP 3772003 B2 JP3772003 B2 JP 3772003B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- management table
- physical address
- logical address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、たとえばフラッシュメモリなどの半導体メモリに格納されるデータを管理するメモリ管理システムおよびこのメモリ管理システムに適用されるデータ管理方法に係り、特にメモリの物理アドレスとシステムの論理アドレスとの関係づけを管理するために必要とするデータ管理領域を大幅に縮小させるメモリ管理システムおよびデータ管理方法に関する。
【0002】
【従来の技術】
フラッシュメモリなどの半導体メモリは、バイト単位でのデータ読み出しを可能としているが、データ書き込みに関しては、一定量のデータ単位(以下、このデータ単位をブロックと称する)で行なわれることが多い。一方、これらの半導体メモリには、データの書き替え回数に上限があるため、特定アドレスのブロックのみを局所的に書き替えると、そのブロックのみ書き替え回数の上限を越えてしまうことになり、結果として半導体メモリ全体の破損を招いてしまうことになっていた。
【0003】
このため、従来においては、ホストシステムで用いられる論理アドレスとメモリデバイス固有の物理アドレスとの関係を動的に変化させることによって、特定アドレスのブロックのみの局所的な書き替えを防止するといった方法が取られていた。
【0004】
たとえば、図4に示すようなメモリデバイス10では、RAM(RundamAccess Memory)12上の管理テーブル1に格納される、ホストシステムの論理アドレスと半導体メモリ2の物理アドレスとの関係を、メモリコントローラ11が動的に変化させることによって、特定アドレスのブロックのみの局所的な書き替えを防止し、また、図5に示すようなパーソナルコンピュータ20では、主メモリ24上の管理テーブル1に格納される、MPU21によって実行制御されるオペレーティングシステム22の論理アドレスと半導体メモリ2の物理アドレスとの関係を、このオペレーティングシステム22の制御下で動作するデバイスコントローラ23が動的に変化させることによって、特定アドレスのブロックのみの局所的な書き替えを防止する。
【0005】
この論理アドレスと物理アドレスとの関係づけを管理するための管理テーブル1は、図6に示すように、論理アドレスxと物理アドレスyとの対によって構成されている。したがって、データアクセス要求に伴なってシステムの論理アドレスか与えられると、メモリコントローラ11もしくはデバイスコントローラ23は、この管理テーブル1を参照してその論理アドレスにその時点で関係づけらている物理アドレスを取得し、この取得した物理アドレスによって半導体メモリ2に対するデータアクセスを実行する。
【0006】
【発明が解決しようとする課題】
ところで、近年の半導体メモリの製造技術向上に伴なって、その記憶容量は日々増加の一途を辿っている。一方、前述した論理アドレスと物理アドレスとの関係を動的に変化させることによって特定アドレスのブロックのみの局所的な書き替えを防止する方法では、管理テーブル1が半導体メモリ2のブロック単位でそのブロックの論理アドレスを管理するために、半導体メモリ2のブロック数が増加すればする程、管理テーブル1として費やされる領域、すなわち、物理アドレスと論理アドレスとの関係づけを管理するために必要とするデータ管理領域が増大してしまうといった問題があった。また、管理テーブル1を読み込むためのアクセス時間が大きくなってしまうという問題も発生する。
【0007】
この発明はこのように実情に鑑みてなされたものであり、メモリの物理アドレスとシステムの論理アドレスとの関係づけを管理するために必要とするデータ管理領域を大幅に縮小させるメモリ管理システムおよびデータ管理方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
前述した目的を解決するために、この発明では、たとえばフラッシュメモリなどの半導体メモリの物理アドレス空間を複数のゾーンに分割し、メモリの物理アドレスとシステムの論理アドレスとの関係づけをこの分割されたゾーン内で動的に変化させるようにしたものである。このとき、これらの各ゾーンは、システムの論理アドレスからいずれかが特定できるように分割される。
【0009】
このように、物理アドレス空間を複数のゾーンに分割することにより、たとえばメモリの物理アドレスとシステムの論理アドレスとの関係づけを管理するための管理データなどを設けなくとも、データアクセス要求に伴なって与えられるシステムの論理アドレスから特定されるゾーン内のみを検索するだけで(物理アドレス空間すべてを検索するようなことなしに)、データアクセスを実行することが可能となる。
【0010】
また、管理テーブルを設けるときであっても、メモリの物理アドレスとシステムの論理アドレスとの関係づけをたとえば一つのゾーン分のみ管理すれば、同じゾーン内のデータへの連続したアクセスが期待される場合には、従来のようにすべてのブロックに対応させて管理テーブルを作成するのと同様の効果を得ることができる。
【0011】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態を説明する。図1は、同実施形態に係るメモリ管理システムの概略構成を示す図である。
図1に示したように、同実施形態のメモリ管理システム30は、アクセス制御部31と管理テーブル最適化部32とを有してなる。
【0012】
アクセス制御部31は、データアクセス要求に伴なって論理アドレスを与えられたときに、まず、この論理アドレスに関係づけられた半導体メモリ2の物理アドレスの取得を管理テーブル1を参照することによって試みる。図2はこの管理テーブル1の構成を説明するための図である。
【0013】
図2に示すように、この実施形態のメモリ管理システム30では、半導体メモリ2の物理アドレス空間を複数のゾーンに分割して管理する。なお、これらの各ゾーンは、与えられた論理アドレスから、いずれかのゾーンが特定できるように分割される。なお、この半導体メモリ2のブロックそれぞれには、関係づけられた論理アドレスが付加されている。一方、管理テーブル1には、一つのゾーン分の物理アドレスxと論理アドレスyとの関係づけが管理される。すなわち、たとえば半導体メモリ2のブロック数がいくつであっても、またいくら増加しても、この実施形態の管理テーブル1によって費やされる記憶容量は変動することがない。そして、このように管理テーブル1を構成することが、まさにこの発明の特徴とするところである。
【0014】
アクセス制御部31は、与えられた論理アドレスから特定されるゾーンに関する物理アドレスxと論理アドレスyとの関係づけが管理テーブル1に管理されているかどうか判定し(ゾーンzを参照することによって判定する)、管理されているときには、管理テーブル1からその論理アドレスに関係づけられた物理アドレスを取得して、その取得した物理アドレスを用いて要求されたデータアクセスを実行する。
【0015】
一方、管理されていなかったとき、アクセス制御部31は、与えられた論理アドレスから特定される半導体メモリ2のゾーン内を順次に検索することにより、要求されたデータアクセスを実行する。このとき、アクセス制御部31は、管理テーブル1に管理されている以外のゾーンにアクセスした旨を管理テーブル最適化部32に通知する。
【0016】
また、管理テーブル最適化部32は、アクセス制御部31から通知されたゾーンに関する物理アドレスxと論理アドレスyとの関係づけを管理するように、管理テーブル1を作り直すものである。
【0017】
なお、このアクセス制御部31および管理テーブル最適化部32は、ファームウェアとして構成されるものであってもよいし、MPUによって実行制御されるソフトウェアとして構成されるものであってもよい。
【0018】
次に、この実施形態のメモリ管理システム30の動作を図3に示すフローチャートを参照して説明する。
アクセス制御部31は、データアクセス要求に伴なって論理アドレスを与えられると(ステップS1)、この与えられた論理アドレスから特定されるゾーンに関する物理アドレスと論理アドレスとの関係づけが管理テーブル1に管理されているかどうか判定し(ステップS2)、管理されているときには(ステップS2のYES)、管理テーブル1からその論理アドレスに関係づけられた物理アドレスを取得して、その取得した物理アドレスを用いて要求されたデータアクセスを実行する(ステップS3)。
【0019】
一方、管理されていなかったとき(ステップS2のNO)、アクセス制御部31は、与えられた論理アドレスから特定される半導体メモリ2のゾーン内を順次に検索することにより、要求されたデータアクセスを実行する(ステップS4)。このとき、アクセス制御部31は、管理テーブル1に管理されている以外のゾーンにアクセスした旨を管理テーブル最適化部32に通知する。そして、この通知を受け取った管理テーブル最適化部32は、アクセス制御部31から通知されたゾーンに関する物理アドレスと論理アドレスとの関係づけを管理するように管理テーブル1を作り直す(ステップS5)。
【0020】
このように、この実施形態のメモリ管理システム3によれば、半導体メモリ2の記憶容量が増加した場合であっても、管理テーブル1が費やす記憶容量を増加させることがなく、同じゾーン内のデータへの連続したアクセスが期待される場合には、すべてのブロックに対応させて管理テーブル1を作成するのと同様の効果を得ることができる。
【0021】
また、管理テーブル1に該当するゾーンの管理データが管理されていなかった場合であっても、半導体メモリ2のゾーン内のみを検索するだけでデータアクセスが実行されるため、処理時間を大幅に増加させることもない。
【0022】
さらに、半導体メモリ2の物理アドレス空間を論理アドレスから特定可能な複数のゾーンに分割することにより、半導体メモリ2のゾーン内のみを検索するだけでデータアクセスが実行可能となることから、たとえば管理データ1をまったく持たない場合であっても、ある程度の応答時間内でデータアクセスが実行されることになる。
【0023】
また、管理テーブル1を所定数のゾーン分の物理アドレスと論理アドレスとの関係づけを管理するように構成すれば、さらに効率的なデータアクセスが実行されることになる。
【0024】
【発明の効果】
以上詳述したように、この発明によれば、たとえばフラッシュメモリなどの半導体メモリの物理アドレス空間を複数のゾーンに分割し、メモリの物理アドレスとシステムの論理アドレスとの関係づけをこの分割されたゾーン内で動的に変化させるようにしたため、メモリの物理アドレスとシステムの論理アドレスとの関係づけを管理するために必要とするデータ管理領域を大幅に縮小させることが可能となる。そして、このデータ管理領域の縮小は、これに必要なメモリ容量の低減とアクセスに必要な時間の短縮に帰結する。
【図面の簡単な説明】
【図1】この発明の実施形態に係るメモリ管理システムの概略構成を示す図。
【図2】同実施形態の管理テーブルの構成を説明するための図。
【図3】同実施形態のメモリ管理システムの動作を説明するためのフローチャート。
【図4】従来のメモリデバイスでのデータ管理方法を説明するための図。
【図5】従来のパーソナルコンピュータでのデータ管理方法を説明するための図。
【図6】従来の管理テーブルの構成を説明するための図。
【符号の説明】
1…管理テーブル
2…半導体メモリ
30…メモリ管理システム
31…アクセス制御部
32…管理テーブル最適化部
Claims (3)
- メモリの物理アドレスとシステムの論理アドレスとを動的に関係づけて管理するメモリ管理システムにおいて、
前記メモリの物理アドレス空間を前記システムの論理アドレスから特定可能な複数のゾーンに分割する分割手段と、
前記分割手段で分割された各ゾーン内で前記メモリの物理アドレスとシステムの論理アドレスとの関係づけを動的に変化させるアドレス管理手段と、
前記複数のゾーンすべての数より少ない数のゾーン内での前記メモリの物理アドレスとシステムの論理アドレスとの関係づけを管理する管理テーブルと、
データアクセス要求に伴なって与えられる前記システムの論理アドレスから特定されるゾーンに関する前記メモリの物理アドレスとシステムの論理アドレスとの関係づけが前記管理テーブルに存在した場合、前記与えられたシステムの論理アドレスに関係づけられた前記メモリの物理アドレスを前記管理テーブルから得て前記データアクセスを実行し、前記管理テーブルに存在しなかった場合、前記与えられたシステムの論理アドレスから特定されるゾーン内を順次に検索して前記データアクセスを実行するアクセス制御手段と、
を具備してなることを特徴とするメモリ管理システム。 - 前記与えられたシステムの論理アドレスから特定されるゾーンに関する前記メモリの物理アドレスとシステムの論理アドレスとの関係づけが前記管理テーブルに存在せずに、前記与えられたシステムの論理アドレスから特定されるゾーン内を順次に検索して行うデータアクセスが前記アクセス制御手段によって実行された場合、前記管理テーブルを作成し直す管理テーブル最適化手段をさらに具備してなることを特徴とする請求項1記載のメモリ管理システム。
- メモリの物理アドレスとシステムの論理アドレスとの関係づけを管理テーブルで管理するメモリ管理システムのデータ管理方法において、
前記メモリの物理アドレス空間を前記システムの論理アドレスから特定可能な複数のゾーンに分割するステップと、
前記分割した複数のゾーンすべての数より少ない数のゾーン分だけ前記メモリの物理アドレスとシステムの論理アドレスとの関係づけを前記管理テーブルに管理させるステップと、
データアクセス要求に伴なって与えられる前記システムの論理アドレスから特定されるゾーンに関する前記メモリの物理アドレスとシステムの論理アドレスとの関係づけが前記管理テーブルに存在しなかった場合、前記与えられたシステムの論理アドレスから特定されるゾーン内を順次に検索して行うデータアクセスが実行された後に、前記管理テーブルを作成し直すステップと、
を有することを特徴とするデータ管理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25506897A JP3772003B2 (ja) | 1997-09-19 | 1997-09-19 | メモリ管理システムおよびデータ管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25506897A JP3772003B2 (ja) | 1997-09-19 | 1997-09-19 | メモリ管理システムおよびデータ管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1196068A JPH1196068A (ja) | 1999-04-09 |
JP3772003B2 true JP3772003B2 (ja) | 2006-05-10 |
Family
ID=17273701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25506897A Expired - Fee Related JP3772003B2 (ja) | 1997-09-19 | 1997-09-19 | メモリ管理システムおよびデータ管理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3772003B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW539946B (en) * | 2001-08-07 | 2003-07-01 | Solid State System Company Ltd | Window-based flash memory storage system, and the management method and the access method thereof |
-
1997
- 1997-09-19 JP JP25506897A patent/JP3772003B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1196068A (ja) | 1999-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101387987B (zh) | 存储器装置、存储器控制方法和程序 | |
US6857047B2 (en) | Memory compression for computer systems | |
US11797436B2 (en) | Memory system and method for controlling nonvolatile memory | |
US10282292B2 (en) | Cluster-based migration in a multi-level memory hierarchy | |
US20140052948A1 (en) | Method and device for implementing memory migration | |
JPH06309224A (ja) | データ・ページの制御方法及びデータ処理システム | |
KR20100132244A (ko) | 메모리 시스템 및 메모리 시스템 관리 방법 | |
JP2000506659A (ja) | マルチプロセッサデータ処理システム内でメモリを割り当てる方法 | |
JP2006268776A (ja) | メモリカード | |
CN114610232A (zh) | 一种存储系统、内存管理方法和管理节点 | |
JPH10333949A (ja) | データ格納制御方式 | |
JP2005196793A (ja) | メモリを予約するための方法、システム、および製品 | |
JPH11143779A (ja) | 仮想記憶装置におけるページング処理システム | |
JP3772003B2 (ja) | メモリ管理システムおよびデータ管理方法 | |
KR20010024958A (ko) | 액세스 제어 장치 및 액세스 방법 | |
JPS5848289A (ja) | バツフアメモリ制御方式 | |
JP2001290704A (ja) | マルチプロセス制御装置及びマルチプロセス制御方法 | |
JPH09319658A (ja) | 可変ページサイズのメモリ管理方式 | |
JP2854667B2 (ja) | ディスク・キャッシュ制御方式 | |
US20220147265A1 (en) | Metadata management for extent-based storage system | |
JPH08137753A (ja) | ディスクキャッシュ装置 | |
JPH06266619A (ja) | ページ退避/復元装置 | |
JPH0793198A (ja) | コンピュータシステム | |
JPS6020255A (ja) | バツフア記憶制御方式 | |
JPH0644139A (ja) | ディスクキャッシュシステムおよびそのページ置き換え制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |