JPH06161886A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JPH06161886A JPH06161886A JP31829392A JP31829392A JPH06161886A JP H06161886 A JPH06161886 A JP H06161886A JP 31829392 A JP31829392 A JP 31829392A JP 31829392 A JP31829392 A JP 31829392A JP H06161886 A JPH06161886 A JP H06161886A
- Authority
- JP
- Japan
- Prior art keywords
- expansion
- program
- main body
- memory
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】本発明の目的は、拡張ユニットを有するコンピ
ュータシステムにおいて、システム本体側のシステムプ
ログラムに制約されない自由度の高い拡張機能を実現す
ることにある。 【構成】ＣＰＵ２は、システム本体のみで動作するとき
には、システムのデータ処理に必要な各種制御を、シス
テム本体側のＲＯＭ３に格納されたシステムプログラム
により実行する。拡張ユニット２が接続されたときに
は、ＣＰＵ２は本体側のＲＯＭ３のアクセスを禁止し、
拡張側のＲＯＭ６から読出したプログラムにより、シス
テム本体および拡張機能の実行に必要な各種制御を実行
する。
ュータシステムにおいて、システム本体側のシステムプ
ログラムに制約されない自由度の高い拡張機能を実現す
ることにある。 【構成】ＣＰＵ２は、システム本体のみで動作するとき
には、システムのデータ処理に必要な各種制御を、シス
テム本体側のＲＯＭ３に格納されたシステムプログラム
により実行する。拡張ユニット２が接続されたときに
は、ＣＰＵ２は本体側のＲＯＭ３のアクセスを禁止し、
拡張側のＲＯＭ６から読出したプログラムにより、シス
テム本体および拡張機能の実行に必要な各種制御を実行
する。
Description
【０００１】
【産業上の利用分野】本発明は、システム本体に接続し
て、所定の拡張機能を得るための拡張ユニットを使用す
ることができるコンピュータシステムに関する。
て、所定の拡張機能を得るための拡張ユニットを使用す
ることができるコンピュータシステムに関する。
【０００２】
【従来の技術】従来、例えばワードプロセッサやパーソ
ナルコンピュータ等のコンピュータシステムには、シス
テム本体の機能に付加する拡張機能を得るため拡張ユニ
ットが、オプションとして用意されたものがある。
ナルコンピュータ等のコンピュータシステムには、シス
テム本体の機能に付加する拡張機能を得るため拡張ユニ
ットが、オプションとして用意されたものがある。
【０００３】拡張ユニットは、システム本体にコネクタ
を介して着脱自在に接続し、ＲＯＭ（リードオンリメモ
リ）やＲＡＭ（リード／ライトメモリ）などのメモリお
よびＩ／Ｏポート等の各種回路を備えている。拡張ユニ
ットには、拡張機能を実行するためのプログラムを格納
したＲＯＭを有するものがある。
を介して着脱自在に接続し、ＲＯＭ（リードオンリメモ
リ）やＲＡＭ（リード／ライトメモリ）などのメモリお
よびＩ／Ｏポート等の各種回路を備えている。拡張ユニ
ットには、拡張機能を実行するためのプログラムを格納
したＲＯＭを有するものがある。
【０００４】システム本体側のＣＰＵ（中央処理ユニッ
ト）は、拡張ユニットがシステム本体に接続すると、そ
のＲＯＭから読出したプログラムにより拡張機能を実行
する。このとき、ＣＰＵは、システム本体側のプログラ
ムメモリ（ＲＯＭ）に格納されたシステムプログラム
（ＯＳ）によりシステム本体および拡張ユニットを制御
する。
ト）は、拡張ユニットがシステム本体に接続すると、そ
のＲＯＭから読出したプログラムにより拡張機能を実行
する。このとき、ＣＰＵは、システム本体側のプログラ
ムメモリ（ＲＯＭ）に格納されたシステムプログラム
（ＯＳ）によりシステム本体および拡張ユニットを制御
する。
【０００５】
【発明が解決しようとする課題】拡張ユニットを使用す
るシステムでは、本体側に用意されたシステムプログラ
ムによりシステム本体および拡張ユニットを制御し、拡
張ユニットから読出したプログラムにより拡張機能を実
行する方式が一般的である。このような方式では、予め
拡張機能を想定した内容を含む本体側のシステムプログ
ラムを用意する必要がある。また、新たな拡張機能を有
する拡張ユニットを設計する場合に、本体側のシステム
プログラムによる制約があるため、設計自由度が低いな
どの問題がある。
るシステムでは、本体側に用意されたシステムプログラ
ムによりシステム本体および拡張ユニットを制御し、拡
張ユニットから読出したプログラムにより拡張機能を実
行する方式が一般的である。このような方式では、予め
拡張機能を想定した内容を含む本体側のシステムプログ
ラムを用意する必要がある。また、新たな拡張機能を有
する拡張ユニットを設計する場合に、本体側のシステム
プログラムによる制約があるため、設計自由度が低いな
どの問題がある。
【０００６】本発明の目的は、拡張ユニットを有するコ
ンピュータシステムにおいて、システム本体側のシステ
ムプログラムに制約されない自由度の高い拡張機能を実
現することにある。
ンピュータシステムにおいて、システム本体側のシステ
ムプログラムに制約されない自由度の高い拡張機能を実
現することにある。
【０００７】
【課題を解決するための手段】本発明は、システム本体
のデータ処理に必要な制御機能と拡張機能の実行に必要
な制御機能を実行するためのプログラムを格納した拡張
用メモリ手段を有する拡張ユニット手段および拡張ユニ
ット手段がシステム本体に接続したときに、本体側のプ
ログラムメモリのアクセスを禁止する制御手段を備えた
コンピュータシステムである。
のデータ処理に必要な制御機能と拡張機能の実行に必要
な制御機能を実行するためのプログラムを格納した拡張
用メモリ手段を有する拡張ユニット手段および拡張ユニ
ット手段がシステム本体に接続したときに、本体側のプ
ログラムメモリのアクセスを禁止する制御手段を備えた
コンピュータシステムである。
【０００８】
【作用】本発明では、制御手段は、通常時にはシステム
のデータ処理に必要な各種制御を、システム本体に内蔵
されたプログラムメモリのシステムプログラムにより実
行する。拡張ユニット手段がシステム本体に接続された
ときには、制御手段は，本体側のプログラムメモリのア
クセスを禁止し、拡張用メモリ手段から読出したプログ
ラムにより、システムのデータ処理に必要な各種制御を
実行する。拡張用メモリ手段は、システム本体のデータ
処理に必要な制御機能と拡張機能の実行に必要な制御機
能を実行するためのプログラムを格納している。
のデータ処理に必要な各種制御を、システム本体に内蔵
されたプログラムメモリのシステムプログラムにより実
行する。拡張ユニット手段がシステム本体に接続された
ときには、制御手段は，本体側のプログラムメモリのア
クセスを禁止し、拡張用メモリ手段から読出したプログ
ラムにより、システムのデータ処理に必要な各種制御を
実行する。拡張用メモリ手段は、システム本体のデータ
処理に必要な制御機能と拡張機能の実行に必要な制御機
能を実行するためのプログラムを格納している。
【０００９】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１０】図１は同実施例に係わるコンピュータシス
テムの要部を示すブロック図、図２は同実施例の動作を
説明するための概念図、図３は同実施例の動作を説明す
るためのフローチャートである。
テムの要部を示すブロック図、図２は同実施例の動作を
説明するための概念図、図３は同実施例の動作を説明す
るためのフローチャートである。
【００１１】本システムは、システム本体１とオプショ
ンとして用意された拡張ユニット２からなる。システム
本体１は、各種のデータ処理に必要なＣＰＵ１０、ＲＯ
Ｍ３、ＲＡＭ４およびＩ／Ｏポート５を有する。ＣＰＵ
１０は、システム本体１および拡張ユニット２の制御を
実行し、各種のデータ処理を行なう。ＲＯＭ３は、シス
テム本体１のみで機能するときのシステムプログラムを
格納している。ＲＡＭ４は、ＣＰＵ１０が動作する上で
必要なメインメモリおよび各種レジスタを構成するメモ
リである。Ｉ／Ｏポート５はＣＰＵ１０とＩ／Ｏユニッ
ト（図示せず）との入出力動作を行なうためのインター
フェースである。
ンとして用意された拡張ユニット２からなる。システム
本体１は、各種のデータ処理に必要なＣＰＵ１０、ＲＯ
Ｍ３、ＲＡＭ４およびＩ／Ｏポート５を有する。ＣＰＵ
１０は、システム本体１および拡張ユニット２の制御を
実行し、各種のデータ処理を行なう。ＲＯＭ３は、シス
テム本体１のみで機能するときのシステムプログラムを
格納している。ＲＡＭ４は、ＣＰＵ１０が動作する上で
必要なメインメモリおよび各種レジスタを構成するメモ
リである。Ｉ／Ｏポート５はＣＰＵ１０とＩ／Ｏユニッ
ト（図示せず）との入出力動作を行なうためのインター
フェースである。
【００１２】一方、拡張ユニット２はＲＯＭ６、ＲＡＭ
７およびＩ／Ｏポート８を有する。ＲＯＭ６は、拡張機
能の実行に必要な拡張ユニット２の制御機能とシステム
本体１の制御機能に必要なプログラムを格納している。
ＲＡＭ７は拡張機能の実行に必要な各種データを保持す
るためのメモリである。Ｉ／Ｏポート８は、オプション
として用意されている各種Ｉ／Ｏ機器（プリンタやキー
ボード等）との入出力インターフェースである。次に、
同実施例の動作を説明する。
７およびＩ／Ｏポート８を有する。ＲＯＭ６は、拡張機
能の実行に必要な拡張ユニット２の制御機能とシステム
本体１の制御機能に必要なプログラムを格納している。
ＲＡＭ７は拡張機能の実行に必要な各種データを保持す
るためのメモリである。Ｉ／Ｏポート８は、オプション
として用意されている各種Ｉ／Ｏ機器（プリンタやキー
ボード等）との入出力インターフェースである。次に、
同実施例の動作を説明する。
【００１３】まず、システム本体１に拡張ユニット２が
接続されていない場合には（ステップＳ１のＮＯ）、Ｃ
ＰＵ１０は本体側ＲＯＭ３から読出したシステムプログ
ラムにより、システム本体１の制御を実行し、各種デー
タ処理を行なうことになる（ステップＳ２，Ｓ３）。即
ち、例えばＩ／Ｏポート５を介して入力されるデータに
より、ＣＰＵ２は文書作成処理を実行し、その処理結果
をＩ／Ｏポート５を介して表示器等の出力ユニットに出
力する。
接続されていない場合には（ステップＳ１のＮＯ）、Ｃ
ＰＵ１０は本体側ＲＯＭ３から読出したシステムプログ
ラムにより、システム本体１の制御を実行し、各種デー
タ処理を行なうことになる（ステップＳ２，Ｓ３）。即
ち、例えばＩ／Ｏポート５を介して入力されるデータに
より、ＣＰＵ２は文書作成処理を実行し、その処理結果
をＩ／Ｏポート５を介して表示器等の出力ユニットに出
力する。
【００１４】一方、拡張ユニット２がシステム本体１に
接続されると、ＣＰＵ１０は例えばシステム本体１に設
けられたスイッチにより、拡張ユニット２が接続された
ことを検知する。本発明では、ＣＰＵ１０は、拡張ユニ
ット２の接続状態を検知すると、本体側のＲＯＭ３に対
するアクセスを禁止する（ステップＳ４）。
接続されると、ＣＰＵ１０は例えばシステム本体１に設
けられたスイッチにより、拡張ユニット２が接続された
ことを検知する。本発明では、ＣＰＵ１０は、拡張ユニ
ット２の接続状態を検知すると、本体側のＲＯＭ３に対
するアクセスを禁止する（ステップＳ４）。
【００１５】具体的には、図２に示すように、ＣＰＵ１
０がＲＯＭ３のアドレスをアクセスすると、メモリコン
トローラ１２はＲＯＭ３のチップセレクト信号ＣＳを出
力する。このチップセレクト信号ＣＳにより、ＲＯＭ３
はリード動作がイネーブル状態となり、アクセス可能と
なる。
０がＲＯＭ３のアドレスをアクセスすると、メモリコン
トローラ１２はＲＯＭ３のチップセレクト信号ＣＳを出
力する。このチップセレクト信号ＣＳにより、ＲＯＭ３
はリード動作がイネーブル状態となり、アクセス可能と
なる。
【００１６】同実施例では、図２に示すように、チップ
セレクト信号ＣＳの転送を制御するためのアンド回路１
１が設けられる。ＣＰＵ１０は、拡張ユニット２の接続
状態を検知すると、アクセスを禁止するための制御信号
を、Ｉ／Ｏポート５を介してアンド回路１１の第２の入
力信号として出力する。アンド回路１１は、ＣＰＵ２か
らの制御信号により、メモリコントローラ１２から出力
されるチップセレクト信号ＣＳの転送を禁止する。
セレクト信号ＣＳの転送を制御するためのアンド回路１
１が設けられる。ＣＰＵ１０は、拡張ユニット２の接続
状態を検知すると、アクセスを禁止するための制御信号
を、Ｉ／Ｏポート５を介してアンド回路１１の第２の入
力信号として出力する。アンド回路１１は、ＣＰＵ２か
らの制御信号により、メモリコントローラ１２から出力
されるチップセレクト信号ＣＳの転送を禁止する。
【００１７】一方、メモリコントローラ１２は、ＣＰＵ
１０のアクセス要求に応じて、拡張ユニット２に設けら
れたＲＯＭ６をイネーブル状態にする。ＣＰＵ１０は、
拡張側のＲＯＭ６からプログラムを読出し、メインメモ
リであるＲＡＭ４にセットする（ステップＳ５）。ＲＯ
Ｍ６に予め格納されたプログラムは、拡張機能の実行に
必要な拡張ユニット２の制御機能とシステム本体１の制
御機能に必要なシステムプログラムである。したがっ
て、ＣＰＵ１０は、拡張側のＲＯＭ６からのプログラム
により、システム本体１の制御を実行すると共に、拡張
ユニット２の拡張機能も実行する（ステップＳ６）。
１０のアクセス要求に応じて、拡張ユニット２に設けら
れたＲＯＭ６をイネーブル状態にする。ＣＰＵ１０は、
拡張側のＲＯＭ６からプログラムを読出し、メインメモ
リであるＲＡＭ４にセットする（ステップＳ５）。ＲＯ
Ｍ６に予め格納されたプログラムは、拡張機能の実行に
必要な拡張ユニット２の制御機能とシステム本体１の制
御機能に必要なシステムプログラムである。したがっ
て、ＣＰＵ１０は、拡張側のＲＯＭ６からのプログラム
により、システム本体１の制御を実行すると共に、拡張
ユニット２の拡張機能も実行する（ステップＳ６）。
【００１８】このようにして、拡張ユニット２が接続さ
れたときには、システム本体１のＲＯＭ３に予め用意さ
れたシステムプログラムは無効にされて、ＣＰＵ１０は
拡張ユニット２に用意されたプログラムにより、各種デ
ータ処理を実行することになる。
れたときには、システム本体１のＲＯＭ３に予め用意さ
れたシステムプログラムは無効にされて、ＣＰＵ１０は
拡張ユニット２に用意されたプログラムにより、各種デ
ータ処理を実行することになる。
【００１９】このような方式であれば、拡張機能と共に
システム本体１の制御機能を実行するプログラムを予め
用意することになるため、既存のシステムプログラムか
ら制約されない拡張機能を実現することができる。シス
テム本体１は、拡張ユニット２が接続されていない状態
では、本体側のＲＯＭ３に予め用意されたシステムプロ
グラムにより動作するため、本来の機能には全く差支え
無い。
システム本体１の制御機能を実行するプログラムを予め
用意することになるため、既存のシステムプログラムか
ら制約されない拡張機能を実現することができる。シス
テム本体１は、拡張ユニット２が接続されていない状態
では、本体側のＲＯＭ３に予め用意されたシステムプロ
グラムにより動作するため、本来の機能には全く差支え
無い。
【００２０】
【発明の効果】以上詳述したように本発明によれば、拡
張ユニットを使用する場合には、システム本体の制御機
能を、拡張ユニット側で用意したプログラムにより実行
する。したがって、システム本体側に用意されたシステ
ムプログラムから制約されない拡張機能を、拡張ユニッ
トにより実現することができる。これにより、新たな拡
張機能を有する拡張ユニットを設計する場合に、自由度
の高い拡張機能を設計することが可能となる。また、シ
ステム本体側も、予め拡張機能を想定した内容を含むシ
ステムプログラムを用意する必要はなく、システム本体
側のシステムプログラムの設計上の自由度も高めること
ができることになる。
張ユニットを使用する場合には、システム本体の制御機
能を、拡張ユニット側で用意したプログラムにより実行
する。したがって、システム本体側に用意されたシステ
ムプログラムから制約されない拡張機能を、拡張ユニッ
トにより実現することができる。これにより、新たな拡
張機能を有する拡張ユニットを設計する場合に、自由度
の高い拡張機能を設計することが可能となる。また、シ
ステム本体側も、予め拡張機能を想定した内容を含むシ
ステムプログラムを用意する必要はなく、システム本体
側のシステムプログラムの設計上の自由度も高めること
ができることになる。
【図１】本発明の実施例に係わるコンピュータシステム
の要部を示すブロック図。
の要部を示すブロック図。
【図２】同実施例の動作を説明するための概念図。
【図３】同実施例の動作を説明するためのフローチャー
ト。
ト。
１…システム本体、２…拡張ユニット、３…本体側ＲＯ
Ｍ、６…拡張側ＲＯＭ、１０…ＣＰＵ、１１…アンド回
路、１２…メモリコントローラ。
Ｍ、６…拡張側ＲＯＭ、１０…ＣＰＵ、１１…アンド回
路、１２…メモリコントローラ。
Claims (2)
- 【請求項１】 システム本体に内蔵されたプログラムメ
モリに格納されたプログラムにより、システムのデータ
処理に必要な各種制御を行なうコンピュータシステムで
あって、 前記システム本体に接続して前記システム本体に付加す
る拡張機能を実行し、前記システム本体のデータ処理に
必要な制御機能と前記拡張機能の実行に必要な制御機能
を実行するためのプログラムを格納した拡張用メモリ手
段を有する拡張ユニット手段と、 この拡張ユニット手段が前記システム本体に接続された
ときに、前記プログラムメモリのアクセスを禁止し、前
記拡張用メモリ手段から読出したプログラムにより、シ
ステムのデータ処理に必要な各種制御を実行する制御手
段とを具備したことを特徴とする拡張ユニットを使用す
るコンピュータシステム。 - 【請求項２】 システム本体に内蔵されたプログラムメ
モリに格納されたプログラムにより、システムのデータ
処理に必要な各種制御を行なうコンピュータシステムで
あって、 前記システム本体に接続して前記システム本体に付加す
る拡張機能を実行し、前記システム本体のデータ処理に
必要な制御機能と前記拡張機能の実行に必要な制御機能
を実行するためのプログラムを格納した拡張用メモリ手
段を有する拡張ユニット手段と、 前記プログラムメモリのリード／ライト動作を制御し、
前記拡張ユニット手段が前記システム本体に接続された
ときに、前記プログラムメモリのアクセスを禁止し、前
記拡張用メモリ手段のアクセスを実行するメモリ制御手
段と、 このメモリ制御手段の制御により、前記プログラムメモ
リまたは前記拡張用メモリ手段から読出したプログラム
により、システムのデータ処理に必要な各種制御を実行
する制御手段とを具備したことを特徴とするコンピュー
タシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31829392A JPH06161886A (ja) | 1992-11-27 | 1992-11-27 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31829392A JPH06161886A (ja) | 1992-11-27 | 1992-11-27 | コンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06161886A true JPH06161886A (ja) | 1994-06-10 |
Family
ID=18097587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31829392A Pending JPH06161886A (ja) | 1992-11-27 | 1992-11-27 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06161886A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002140137A (ja) * | 2000-11-02 | 2002-05-17 | Nec Corp | 情報処理装置 |
| JP2009025499A (ja) * | 2007-07-18 | 2009-02-05 | Yamaha Corp | 波形生成装置、音響効果付与装置、および楽音発生装置 |
-
1992
- 1992-11-27 JP JP31829392A patent/JPH06161886A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002140137A (ja) * | 2000-11-02 | 2002-05-17 | Nec Corp | 情報処理装置 |
| JP2009025499A (ja) * | 2007-07-18 | 2009-02-05 | Yamaha Corp | 波形生成装置、音響効果付与装置、および楽音発生装置 |
| US7868241B2 (en) | 2007-07-18 | 2011-01-11 | Yamaha Corporation | Waveform generating apparatus, sound effect imparting apparatus and musical sound generating apparatus |
| US7875789B2 (en) | 2007-07-18 | 2011-01-25 | Yamaha Corporation | Waveform generating apparatus, sound effect imparting apparatus and musical sound generating apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4924382A (en) | Debugging microprocessor capable of switching between emulation and monitor without accessing stack area | |
| JPH02267634A (ja) | 割込み処理装置 | |
| JPH05324348A (ja) | シングルチップマイクロコンピュータ | |
| JPH0232659B2 (ja) | ||
| JPH06161886A (ja) | コンピュータシステム | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| EP0795827B1 (en) | Memory device and method for accessing memories of the memory device | |
| JPS63184147A (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP2000099370A (ja) | 信号処理装置 | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPH0264740A (ja) | マイクロプロセッサ | |
| EP1086417A2 (en) | Method and system for updating user memory in emulator systems | |
| JPS60160443A (ja) | デ−タ処理装置 | |
| JPS61101865A (ja) | マルチマイクロプロセツサシステム | |
| JPH11283362A (ja) | ＦｉＦｏメモリ制御回路及びこの制御回路を使用したマイクロプロセッサ制御回路 | |
| JPS6227423B2 (ja) | ||
| JPH06314231A (ja) | 共用メモリアクセス制御方法 | |
| JP2002182901A (ja) | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット | |
| JPH0481934A (ja) | 情報処理装置 | |
| JPH05257698A (ja) | 電子計算機 | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPS60181867A (ja) | プロセツサ切換え制御方式 | |
| JPH0320834A (ja) | 情報処理装置の初期診断方法 | |
| JPH07175661A (ja) | ユーザプログラムロード方式 | |
| JPS6139132A (ja) | マイクロプログラムロ−デイング方式 |