JPH07175661A - ユーザプログラムロード方式 - Google Patents
ユーザプログラムロード方式Info
- Publication number
- JPH07175661A JPH07175661A JP5318688A JP31868893A JPH07175661A JP H07175661 A JPH07175661 A JP H07175661A JP 5318688 A JP5318688 A JP 5318688A JP 31868893 A JP31868893 A JP 31868893A JP H07175661 A JPH07175661 A JP H07175661A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- local memory
- common
- input
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】複数のプロセッサにユーザプログラムをロード
する時間を短縮する。 【構成】ホストコントローラａ上に存在するアプリケー
ションプログラムをプロセッサｂ、ｃにロードする場
合、まず各プロセッサで共通な部分ｄについてはプロセ
ッサｂのみへホストコントローラａから共通領域送信手
段１を用いて送信する。共通部分ｄを受け取ったプロセ
ッサｂはプロセッサ間メモリコピー手段２により、受信
データバッファｇへ受信したデータの開始アドレスとサ
イズを格納すると共に、ローカルメモリｊへ実際にデー
タの書き込みを行う。そして、受信データバッファｇを
参照し、受信したデータサイズの合計が一定値を越える
毎にプロセッサｃへプロセッサ間ネットワークｎを介し
て共通な領域ｄをコピーする。共通な領域ｄを受信した
プロセッサｃは共通領域書き込み手段３によりローカル
メモリｋへ共通な領域ｄを書き込む。
する時間を短縮する。 【構成】ホストコントローラａ上に存在するアプリケー
ションプログラムをプロセッサｂ、ｃにロードする場
合、まず各プロセッサで共通な部分ｄについてはプロセ
ッサｂのみへホストコントローラａから共通領域送信手
段１を用いて送信する。共通部分ｄを受け取ったプロセ
ッサｂはプロセッサ間メモリコピー手段２により、受信
データバッファｇへ受信したデータの開始アドレスとサ
イズを格納すると共に、ローカルメモリｊへ実際にデー
タの書き込みを行う。そして、受信データバッファｇを
参照し、受信したデータサイズの合計が一定値を越える
毎にプロセッサｃへプロセッサ間ネットワークｎを介し
て共通な領域ｄをコピーする。共通な領域ｄを受信した
プロセッサｃは共通領域書き込み手段３によりローカル
メモリｋへ共通な領域ｄを書き込む。
Description
【０００１】
【産業上の利用分野】本発明はユーザプログラムロード
方式に関し、特に、各プロセッサが独立したローカルな
メモリを持ち、各プロセッサがネットワークで接続さ
れ、互いにメモリの内容を複写可能なマルチプロセッサ
システムのユーザプログラムのロード方式に関する。
方式に関し、特に、各プロセッサが独立したローカルな
メモリを持ち、各プロセッサがネットワークで接続さ
れ、互いにメモリの内容を複写可能なマルチプロセッサ
システムのユーザプログラムのロード方式に関する。
【０００２】
【従来の技術】従来のこの種のユーザプログラムロード
方式の一例について、特開平１−２８２６７０を挙げる
ことができる。その例のブロック図を図２に示す。
方式の一例について、特開平１−２８２６７０を挙げる
ことができる。その例のブロック図を図２に示す。
【０００３】図２において、共通データバス２４にプロ
セッサ２１〜２３が接続する形になっており、ホスト計
算機２０からの制御信号２７と２８によりプロセッサへ
読み込むデータ切り替えを行っている。
セッサ２１〜２３が接続する形になっており、ホスト計
算機２０からの制御信号２７と２８によりプロセッサへ
読み込むデータ切り替えを行っている。
【０００４】実行開始番地保持ブロック２５はそれぞれ
のプロセッサ２１〜２３に読み込むユーザプログラムの
実行開始番地を保持するための手段である。実行開始番
地を実行開始番地保持ブロック２５に読み込む時には、
ホスト計算機２０からの制御信号２７をプロセッサ２１
〜２３対応ごとＯＮにすることにより、共通データバス
２４から当該実行開始番地保持ブロック２５へ実行開始
番地を取り込み、さらに制御信号２８をＯＮにすること
でバス選択ブロック２６を介して、当該プロセッサは実
行開始番地保持ブロック２５からユーザプログラムの実
行開始番地を獲得する。そして各プロセッサ２１〜２３
が上述のようにして実行開始番地を獲得した後、ホスト
計算機２０から全てのプロセッサ２１〜２３にユーザプ
ログラムを転送する。
のプロセッサ２１〜２３に読み込むユーザプログラムの
実行開始番地を保持するための手段である。実行開始番
地を実行開始番地保持ブロック２５に読み込む時には、
ホスト計算機２０からの制御信号２７をプロセッサ２１
〜２３対応ごとＯＮにすることにより、共通データバス
２４から当該実行開始番地保持ブロック２５へ実行開始
番地を取り込み、さらに制御信号２８をＯＮにすること
でバス選択ブロック２６を介して、当該プロセッサは実
行開始番地保持ブロック２５からユーザプログラムの実
行開始番地を獲得する。そして各プロセッサ２１〜２３
が上述のようにして実行開始番地を獲得した後、ホスト
計算機２０から全てのプロセッサ２１〜２３にユーザプ
ログラムを転送する。
【０００５】プロセッサ２１〜２３にホスト計算機２０
からユーザプログラムを転送する時には、制御信号２８
をＯＦＦにすることで共通データバス２４からバス選択
ブロック２６を介して各プロセッサ２１〜２３がデータ
を読み込むようになっている。したがって、ユーザプロ
グラムを起動する時には、実行開始番地保持ブロック２
５から再度、ユーザプログラム実行開始番地を読み込む
ことでそれぞれのプロセッサ２１〜２３毎に異なる番地
にユーザプログラムを読み込み可能な構成になってい
る。
からユーザプログラムを転送する時には、制御信号２８
をＯＦＦにすることで共通データバス２４からバス選択
ブロック２６を介して各プロセッサ２１〜２３がデータ
を読み込むようになっている。したがって、ユーザプロ
グラムを起動する時には、実行開始番地保持ブロック２
５から再度、ユーザプログラム実行開始番地を読み込む
ことでそれぞれのプロセッサ２１〜２３毎に異なる番地
にユーザプログラムを読み込み可能な構成になってい
る。
【０００６】
【発明が解決しようとする課題】上述した従来のユーザ
プログラムロード方式では、ユーザプログラムをホスト
計算機から各プロセッサに対しデータバスを通して個々
に転送するので、データバスに接続するプロセッサの数
が増えるに従い、転送速度が低下しユーザプログラムの
ロード時間が長くなるという問題がある。また、ホスト
計算機から各プロセッサにロードするアプリケーション
プログラムは全く同一のものであることを前提としてい
るので各プロセッサで同一プログラムの引数を変えて別
々の条件で動作させることができないという欠点があっ
た。
プログラムロード方式では、ユーザプログラムをホスト
計算機から各プロセッサに対しデータバスを通して個々
に転送するので、データバスに接続するプロセッサの数
が増えるに従い、転送速度が低下しユーザプログラムの
ロード時間が長くなるという問題がある。また、ホスト
計算機から各プロセッサにロードするアプリケーション
プログラムは全く同一のものであることを前提としてい
るので各プロセッサで同一プログラムの引数を変えて別
々の条件で動作させることができないという欠点があっ
た。
【０００７】
【課題を解決するための手段】本発明の方式は、それぞ
れ独立したローカルメモリＣＰＵおよび入出力装置を備
えたプロセッサがネットワークで接続され、前記各プロ
セッサとのファイル入出力処理を行うコントローラを有
するマルチプロセッサシステムにおけるプログラムロー
ド方式において、前記ローカルメモリへ書き込むアプリ
ケーションプログラムをそれぞれのプロセッサで共通な
部分と独立した部分に分類しておき、前記共通な部分に
ついては１つのプロセッサの前記入出力装置のみへ転送
する共通領域送信手段と、前記共通な部分を受信したプ
ロセッサは、指定された前記ローカルメモリへデータを
書き込むとともに、その他のプロセッサの入出力装置へ
前記ネットワークを介してプロセッサ間でローカルメモ
リの内容をコピーするプロセッサ間メモリコピー手段
と、前記プロセッサ間メモリコピー手段により前記共通
な部分を受信したプロセッサは、当該入出力装置から取
り出したデータを指定されるローカルメモリへ書き込む
共通領域書き込む手段と、アプリケーションプログラム
で前記各プロセッサで独立な部分については前記コント
ローラからそれぞれのプロセッサの入出力装置へ前記ネ
ットワークを介して個別に転送する独立領域送信手段
と、前記独立領域送信手段により送り出されたデータを
入出力装置から取り出したプロセッサは、それぞれ当該
プロセッサのローカルメモリへ書き込みを行う独立領域
書き込み手段を設けたことを特徴とする。
れ独立したローカルメモリＣＰＵおよび入出力装置を備
えたプロセッサがネットワークで接続され、前記各プロ
セッサとのファイル入出力処理を行うコントローラを有
するマルチプロセッサシステムにおけるプログラムロー
ド方式において、前記ローカルメモリへ書き込むアプリ
ケーションプログラムをそれぞれのプロセッサで共通な
部分と独立した部分に分類しておき、前記共通な部分に
ついては１つのプロセッサの前記入出力装置のみへ転送
する共通領域送信手段と、前記共通な部分を受信したプ
ロセッサは、指定された前記ローカルメモリへデータを
書き込むとともに、その他のプロセッサの入出力装置へ
前記ネットワークを介してプロセッサ間でローカルメモ
リの内容をコピーするプロセッサ間メモリコピー手段
と、前記プロセッサ間メモリコピー手段により前記共通
な部分を受信したプロセッサは、当該入出力装置から取
り出したデータを指定されるローカルメモリへ書き込む
共通領域書き込む手段と、アプリケーションプログラム
で前記各プロセッサで独立な部分については前記コント
ローラからそれぞれのプロセッサの入出力装置へ前記ネ
ットワークを介して個別に転送する独立領域送信手段
と、前記独立領域送信手段により送り出されたデータを
入出力装置から取り出したプロセッサは、それぞれ当該
プロセッサのローカルメモリへ書き込みを行う独立領域
書き込み手段を設けたことを特徴とする。
【０００８】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【０００９】図１は、本発明の一実施例を示すブロック
図であり、２台のプロセッサｂ、ｃと各プロセッサとの
ファイル入出力を行うコントローラとしてのホストコン
トローラａを有するマルチプロセッサシステムである。
図であり、２台のプロセッサｂ、ｃと各プロセッサとの
ファイル入出力を行うコントローラとしてのホストコン
トローラａを有するマルチプロセッサシステムである。
【００１０】プロセッサｂ、ｃにロードするアプリケー
ションプログラムはホストコントローラａ上で各プロセ
ッサで共通な部分と独立な部分に分かれて存在してお
り、共通な部分をｄ、独立な部分ｅ、ｆで示す。各プロ
セッサで独立な部分ｅ、ｆについてはプロセッサ台数分
必要であり、それぞれプロセッサｂ、ｃにロードするた
めのものとしてホストコントローラａ上で分かれて存在
している。
ションプログラムはホストコントローラａ上で各プロセ
ッサで共通な部分と独立な部分に分かれて存在してお
り、共通な部分をｄ、独立な部分ｅ、ｆで示す。各プロ
セッサで独立な部分ｅ、ｆについてはプロセッサ台数分
必要であり、それぞれプロセッサｂ、ｃにロードするた
めのものとしてホストコントローラａ上で分かれて存在
している。
【００１１】ホストコントローラａ上に存在するこのよ
うなアプリケーションプログラムをプロセッサｂ、ｃに
ロードする場合、まず各プロセッサｂ、ｃで共通な部分
ｄについてはプロセッサｂのみへホストコントローラａ
から共通領域送信手段１を用いて送信する。共通部分ｄ
を受け取ったプロセッサｂはプロセッサ間メモリコピー
手段２により、受信データバッファｇへ受信したデータ
の開始アドレスとサイズを格納すると共に、ローカルメ
モリｊへ実際にデータの書き込みを行う。
うなアプリケーションプログラムをプロセッサｂ、ｃに
ロードする場合、まず各プロセッサｂ、ｃで共通な部分
ｄについてはプロセッサｂのみへホストコントローラａ
から共通領域送信手段１を用いて送信する。共通部分ｄ
を受け取ったプロセッサｂはプロセッサ間メモリコピー
手段２により、受信データバッファｇへ受信したデータ
の開始アドレスとサイズを格納すると共に、ローカルメ
モリｊへ実際にデータの書き込みを行う。
【００１２】そして、受信データバッファｇを参照し、
受信したデータサイズの合計が一定値を越える毎にプロ
セッサｃへプロセッサ間ネットワークｎを介して共通な
領域ｄをコピーし、共通な領域ｄを受信したプロセッサ
ｃは共通領域書き込み手段３によりローカルメモリｋへ
共通な領域ｄを書き込む。
受信したデータサイズの合計が一定値を越える毎にプロ
セッサｃへプロセッサ間ネットワークｎを介して共通な
領域ｄをコピーし、共通な領域ｄを受信したプロセッサ
ｃは共通領域書き込み手段３によりローカルメモリｋへ
共通な領域ｄを書き込む。
【００１３】また、各プロセッサで独立な部分ｅ、ｆに
ついてはホストコントローラａから独立領域送信手段４
を用いてそれぞれプロセッサｂ、ｃへ送信し、ホストコ
ントローラａから受信した独立な領域ｅ、ｆを受信した
プロセッサｂ、ｃは独立領域書き込み手段５によりロー
カルメモリｊ、ｋへそれぞれ独立な領域ｅ、ｆを書き込
む。
ついてはホストコントローラａから独立領域送信手段４
を用いてそれぞれプロセッサｂ、ｃへ送信し、ホストコ
ントローラａから受信した独立な領域ｅ、ｆを受信した
プロセッサｂ、ｃは独立領域書き込み手段５によりロー
カルメモリｊ、ｋへそれぞれ独立な領域ｅ、ｆを書き込
む。
【００１４】アプリケーションプログラムの各プロセッ
サで共通な部分ｄには具体的にはアプリケーションプロ
グラムの機械語命令コードと初期化データ、及び非初期
化データが格納されている。データとはアプリケーショ
ンプログラムが参照する外部変数、静的変数である。各
プロセッサで共通部分ｄはアプリケーションプログラム
をコンパイルして得られるオブジェクトファイルに含ま
れている。
サで共通な部分ｄには具体的にはアプリケーションプロ
グラムの機械語命令コードと初期化データ、及び非初期
化データが格納されている。データとはアプリケーショ
ンプログラムが参照する外部変数、静的変数である。各
プロセッサで共通部分ｄはアプリケーションプログラム
をコンパイルして得られるオブジェクトファイルに含ま
れている。
【００１５】また、各プロセッサで独立な部分ｅ、ｆ
は、実際にアプリケーションプログラムを実行する時に
指定するプログラム引数や実行する時に設定されている
環境変数が格納されている。各プロセッサで独立な部分
ｅ、ｆはアプリケーションプログラムをコンパイルした
結果であるオプジェクトファイルには含まれず、ホスト
コントローラａのスタック領域から得られる。
は、実際にアプリケーションプログラムを実行する時に
指定するプログラム引数や実行する時に設定されている
環境変数が格納されている。各プロセッサで独立な部分
ｅ、ｆはアプリケーションプログラムをコンパイルした
結果であるオプジェクトファイルには含まれず、ホスト
コントローラａのスタック領域から得られる。
【００１６】したがって、各プロセッサで共通な部分ｄ
はユーザプログラムをコンパイルした結果のオブジェク
トファイルを読み込み、プロセッサｂへ転送する。オブ
ジェクトファイルには既に各プロセッサにロードするア
ドレスが定義されているのでローカルメモリｊのどの番
地にロードするかは共通領域送信手段１が行う。
はユーザプログラムをコンパイルした結果のオブジェク
トファイルを読み込み、プロセッサｂへ転送する。オブ
ジェクトファイルには既に各プロセッサにロードするア
ドレスが定義されているのでローカルメモリｊのどの番
地にロードするかは共通領域送信手段１が行う。
【００１７】また、各プロセッサで独立な部分ｅ、ｆは
各プロセッサでユーザプログラムを実行する時にスタッ
ク領域に書き込まれている必要がある情報であり、スタ
ックの開始番地は各プロセッサで任意に設定できるた
め、ローカルメモリｊ、ｋのどの領域にロードするかは
各プロセッサの独立領域書き込み手段５が行う。
各プロセッサでユーザプログラムを実行する時にスタッ
ク領域に書き込まれている必要がある情報であり、スタ
ックの開始番地は各プロセッサで任意に設定できるた
め、ローカルメモリｊ、ｋのどの領域にロードするかは
各プロセッサの独立領域書き込み手段５が行う。
【００１８】
【発明の効果】本発明の方式によれば、アプリケーショ
ンプログラムを各プロセッサで共通な部分と独立な部分
に分離し、各プロセッサで共通な部分についてはホスト
コントローラからは１つのプロセッサにロードすること
により、全てのプロセッサへロードすることができるの
でホストと各プロセッサ間の通信データ量を削減でき
る。
ンプログラムを各プロセッサで共通な部分と独立な部分
に分離し、各プロセッサで共通な部分についてはホスト
コントローラからは１つのプロセッサにロードすること
により、全てのプロセッサへロードすることができるの
でホストと各プロセッサ間の通信データ量を削減でき
る。
【００１９】つまり、通信能力の高いプロセッサ間通信
を使用することで、通信処理能力の低いホストとプロセ
ッサ間のデータ量を削減することができるので、プログ
ラム引数を変えるなどの方法で同一のプログラムの別々
の条件で実行することも可能であり、さらに各プロセッ
サへロードする時間を短縮することができるという効果
がある。
を使用することで、通信処理能力の低いホストとプロセ
ッサ間のデータ量を削減することができるので、プログ
ラム引数を変えるなどの方法で同一のプログラムの別々
の条件で実行することも可能であり、さらに各プロセッ
サへロードする時間を短縮することができるという効果
がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来の一例を示すブロック図である。
１ 共通領域送信手段 ２ プロセッサ間メモリコピー手段 ３ 共通領域書き込み手段 ４ 独立領域送信手段 ５ 独立領域書き込み手段 ａ ホストコントローラ ｂ、ｃ プロセッサ ｄ アプリケーションプログラムで各プロセッサに共
通な部分 ｅ、ａ アプリケーションプログラムで各プロセッサ
に独立な部分 ｇ 受信データバッファ ｈ、ｉ ＣＰＵ ｊ、ｋ ローカルメモリ ｌ、ｍ 入出力装置 ｎ プロセッサ間ネットワーク ２１、２２、２３ プロセッサ ２４ データバス ２５ 実行開始番地情報保持ブロック ２６ バス選択ブロック。
通な部分 ｅ、ａ アプリケーションプログラムで各プロセッサ
に独立な部分 ｇ 受信データバッファ ｈ、ｉ ＣＰＵ ｊ、ｋ ローカルメモリ ｌ、ｍ 入出力装置 ｎ プロセッサ間ネットワーク ２１、２２、２３ プロセッサ ２４ データバス ２５ 実行開始番地情報保持ブロック ２６ バス選択ブロック。
Claims (2)
- 【請求項１】 それぞれ独立したローカルメモリＣＰＵ
および入出力装置を備えたプロセッサがネットワークで
接続され、前記各プロセッサとのファイル入出力処理を
行うコントローラを有するマルチプロセッサシステムに
おけるプログラムロード方式において、 前記ローカルメモリへ書き込むアプリケーションプログ
ラムをそれぞれのプロセッサで共通な部分と独立した部
分に分類しておき、前記共通な部分については１つのプ
ロセッサの前記入出力装置のみへ転送する共通領域送信
手段と、 前記共通な部分を受信したプロセッサは、指定された前
記ローカルメモリへデータを書き込むとともに、その他
のプロセッサの入出力装置へ前記ネットワークを介して
プロセッサ間でローカルメモリの内容をコピーするプロ
セッサ間メモリコピー手段と、 前記プロセッサ間メモリコピー手段により前記共通な部
分を受信したプロセッサは、当該入出力装置から取り出
したデータを指定されるローカルメモリへ書き込む共通
領域書き込む手段と、 アプリケーションプログラムで前記各プロセッサで独立
な部分については前記コントローラからそれぞれのプロ
セッサの入出力装置へ前記ネットワークを介して個別に
転送する独立領域送信手段と、 前記独立領域送信手段により送り出されたデータを入出
力装置から取り出したプロセッサは、それぞれ当該プロ
セッサのローカルメモリへ書き込みを行う独立領域書き
込み手段を設けたことを特徴とする疎結合型マルチプロ
セッサシステムにおけるユーザプログラムロード方式。 - 【請求項２】 前記プロセッサ間メモリコピー手段は、
前記受信したデータサイズの合計が一定値を越える毎に
機能することを特徴とする請求項１記載のユーザプログ
ラムロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5318688A JP2906958B2 (ja) | 1993-12-17 | 1993-12-17 | ユーザプログラムロード方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5318688A JP2906958B2 (ja) | 1993-12-17 | 1993-12-17 | ユーザプログラムロード方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07175661A true JPH07175661A (ja) | 1995-07-14 |
| JP2906958B2 JP2906958B2 (ja) | 1999-06-21 |
Family
ID=18101911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5318688A Expired - Lifetime JP2906958B2 (ja) | 1993-12-17 | 1993-12-17 | ユーザプログラムロード方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906958B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7363481B2 (en) | 2002-08-19 | 2008-04-22 | Sony Corporation | Information processing method for controlling the function of a plurality of processors, program for realizing the method, and recording medium |
| KR100842257B1 (ko) * | 2005-12-07 | 2008-06-30 | 한국전자통신연구원 | 애플릿 로드 방법 및 그 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6389964A (ja) * | 1986-10-03 | 1988-04-20 | Mitsubishi Electric Corp | マイクロプログラムのロ−ド及びその確認方式 |
| JPH01288955A (ja) * | 1988-05-17 | 1989-11-21 | Mitsubishi Electric Corp | プログラムローディング方法 |
| JPH0399326A (ja) * | 1989-09-12 | 1991-04-24 | Hitachi Ltd | マイクロプログラムローデイング方法とローデイング制御装置と情報処理装置と情報処理システム |
-
1993
- 1993-12-17 JP JP5318688A patent/JP2906958B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6389964A (ja) * | 1986-10-03 | 1988-04-20 | Mitsubishi Electric Corp | マイクロプログラムのロ−ド及びその確認方式 |
| JPH01288955A (ja) * | 1988-05-17 | 1989-11-21 | Mitsubishi Electric Corp | プログラムローディング方法 |
| JPH0399326A (ja) * | 1989-09-12 | 1991-04-24 | Hitachi Ltd | マイクロプログラムローデイング方法とローデイング制御装置と情報処理装置と情報処理システム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7363481B2 (en) | 2002-08-19 | 2008-04-22 | Sony Corporation | Information processing method for controlling the function of a plurality of processors, program for realizing the method, and recording medium |
| KR100842257B1 (ko) * | 2005-12-07 | 2008-06-30 | 한국전자통신연구원 | 애플릿 로드 방법 및 그 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2906958B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4325116A (en) | Parallel storage access by multiprocessors | |
| US4942519A (en) | Coprocessor having a slave processor capable of checking address mapping | |
| US5109333A (en) | Data transfer control method and apparatus for co-processor system | |
| JPH02267634A (ja) | 割込み処理装置 | |
| JPH08278918A (ja) | エンディアンタスクを実行するシステム及び方法 | |
| KR100285956B1 (ko) | 고속직렬버스에연결된동기식및비동기식장치의제어시스템과제어방법 | |
| KR100272937B1 (ko) | 마이크로프로세서및멀티프로세서시스템 | |
| US20060155968A1 (en) | Electronic computer, semiconductor integrated circuit, control method, program generation method, and program | |
| JPH07175661A (ja) | ユーザプログラムロード方式 | |
| EP0480657B1 (en) | Information processing apparatus | |
| US5893928A (en) | Data movement apparatus and method | |
| KR930003125B1 (ko) | 멀티 프로세서를 이용한 시스템에서 서브프로세서의 프로그램을 램에 실장하는 방법 | |
| JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
| US6085297A (en) | Single-chip memory system including buffer | |
| CN1326050C (zh) | 用于操作具有内部数据高速缓存器的cpu的方法 | |
| JP3197045B2 (ja) | 拡張中央演算処理装置 | |
| JP2520158B2 (ja) | ディジタルシグナルプロセッサのデバッグ方式 | |
| JP3328867B2 (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP2506591B2 (ja) | 補助処理装置 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JP2945525B2 (ja) | プロセッサ、メモリ、およびデータ処理装置 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JP2622026B2 (ja) | 中央処理装置におけるレジスタ書込制御方式 | |
| JPS60193046A (ja) | 命令例外検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |