JPH02267634A - 割込み処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、プログラム式計算機、特に割込み機構を有す
るプログラム式計算機に関する。そのようなプログラム
式計算機はデータ処理機域に関する周辺制御装置であり
うる。

Ｂ、従来技術 全ての型のプログラム式計算機は、内部、外部の両者、
及びプログラムによる割込みを処理する機構を含んでい
る。それらの機構のうち、あるものは、ラウンド・ロビ
ン割込み優先順位等の固定式の割込みの優先順位を有し
ている。他の割込み機構は、可変な割込みの優先順位を
備えている。

周辺機器の制御装置は、典型的には、固定した割込み優
先順位を用いている。それは、プラグボード（ビンボー
ドとも呼ばれる）の形で制御装置中にプラグされるか、
又は電気回路の形に配線される。そのような制御装置に
おいて、周辺装置の接続の位置は優先順位を示し、内部
回路の接続はその各々の優先順位を示す。

米国特許第４１０３３３０号明細書は、優先順位割込み
エンコーダを有するデータ処理装置を示している。割込
みエンコーダは、Ｉ１０制御装置から割込み又は起動要
求を受取る。このエンコーダは、割込み要求を４ビツト
のデータにエンコードし、これはさらに、現タスク・レ
ジスタに与えられる。このデータは、現在の最高の優先
順位の未解決の要求を示す。そのような優先順位は、エ
ンコーダの電気回路によって固定されている。より柔軟
で且つ効率的な割込みの評価及び処理を提供する事が望
ましい。

米国特許第３５９９１６２号明細書は、複数の割込みテ
ーブルを有する割込み処理装置を示している。各テーブ
ルは、全て同一の優先順位を有している複数の受取った
割込み要求を記憶する事ができ、各テーブルは異なった
優先順位の割込みを記憶している。明らかに、任意の与
えられたテーブルにおいて、割込み要求はＦＩＦＯ方式
で処理される。従って、テーブル内のＦＩＦＯ還択は、
同一の優先順位を有する割込み要求の間の同格性を破る
機能（ｔｉｅ　ｂｒｅａｋｉｎｇ　ｆｕｎｃｔｉｏｎ）
である。

米国特許第４３３８６６２号明細書は、マイクロ命令の
割込み制御を示している。ここで、割込みを受けるマイ
クロ命令は、それらの優先順位に従ってスタック中に記
憶されている。割込まれたマイクロ命令の実行は、割込
みを行なったマイクロ命令が終了すると再開される。こ
の方式も、固定した優先順位を使用しているようである
。

米国特許第４６３６９４４号明細書は、多レベル優先順
位マイクロ割込み制御装置を示している。

割込みレベルの各々に関して１つの割込み信号だけが１
時に活動状態になれる。より高い優先順位の割込みが起
きると、制御装置は、割込みが終了した時に、割込まれ
た命令が再開できるように、現在割込まれた命令をスタ
ックする。

米国特許第４３５８８２９号明細書は、動的ランク順序
付はスケジューリング機構を示している。

この機構は、要素のランクによって決定された位置のリ
スト中に要素を挿入する事を可能にし、且つリストのト
ップからのみ要素の削除を可能にする。この構成は、リ
スト中の要素の優先順位の動的なエージングを提供する
。

Ｃ０発明が解決しようとする課題 上述の文献のいずれも、実行中のコンテキストに基すい
た柔軟性に富み且つ効率のよい割込み手続き又は装置を
提案していない。これは、実行中であろうとなかろうと
、任意の活動状態のコンテキストを休止させ、且つ同じ
割込み優先順位を有するコンテキストに関する任意の割
込みの間で同格性を破る事を可能にする。

本発明の目的は、プログラム命令の実行が、現在実行中
のコンテキストの優先順位も又現在実行中でないどの活
動状態のコンテキストの優先順位も知る必要がない割込
み制御を提供する事である。

本発明の他の目的は、コンテキストの同一性ではなくコ
ンテキストの状態によって割込みの優先順位を変えるこ
とを可能にする事である。

本発明の他の目的は、指示された最高の使先順位の割込
みコンテキストに従って、割込み制御装置が、プログラ
ム式プロセッサを管理する事を、可能にする事である。

９１課題を解決するための手段 本発明によれば、割込み信号は、プログラム式プロセッ
サが割込まれるか否かを決定するために解析される。計
算機は、プログラム式プロセッサに関して複数の動作コ
ンテキストを確立し、そのコンテキストの各々に関して
割込みの主優先順位及び２次優先順位を確立する。

１以上の割込み信号を記憶する手段が設けられる。それ
らの割込み信号は、各々、記憶された割込み信号に対応
するコンテキストに命令実行を変更するためのプロセッ
サ動作の割込みに関する要求を示す。また計算機は、プ
ログラム式プロセッサが現在命令を実行していても又し
ていなくてもよい全ての活動状態のコンテキストを示す
情報、及びプログラム式プロセッサが命令を実行してい
る現行のコンテキストを示す情報を維持している。

プログラム式プロセッサの動作の所定のサイクルの間、
主優先順位及び２次優先順位を確かめる事を含めて、活
動状態のコンテキストの全てと記憶された割込み信号と
が互に比較され、最高の優先順位の活動状態コンテキス
ト又は割込み信号が示される。上記示された最高の優先
順位の活動状態のコンテキスト又は割込み信号を主優先
順位と２次優先順位の両者において現行のコンテキスト
と比較し、上記示された最高の優先順位の活動状態のコ
ンテキスト又は割込み信号が現行のコンテキストの優先
順位よりも高い時にプログラム式処理装置に割込みを行
なう。

Ｅ、実施例 周辺制御装置等のプログラム式計算機において、プログ
ラムされた動作はいくつかの動作コンテキストの１つに
おいて実行される。各コンテキストは対応する割込み信
号により開始される。活動化されたコンテキストは、プ
ログラム実行により休止されるまで活動状態に留まる。

活動状態のコンテキストの１つは全ての命令実行が現在
起きている現行コンテキストである。プログラム式計算
機の各サイクルにおいて、全ての活動状態のコンテキス
ト及び受取られ記憶されている割込み信号が、互に、比
較され、最高の優先順位のコンテキストが見出される。

そのような最高の優先順位のコンテキストは現行のコン
テキストの優先順位と比較され、プログラム式計算機が
現行コンテキストを変更すべきか否かが判定される。

添付図面において、種々の図の中で同じ数字は同様の部
品及び構造的特徴を示している。第１図は、単一の半導
体チップ１０の形に集積化された、周辺制御装Ｒ（図示
せず）の一部であるプログラムされたプロセッサ・シス
テムを示す。このシステムは、任意の通常の設計のマイ
クロプロセッサ回路より成るチップ・プロセッサを含ん
でいる。命令記憶装置１２はチップ外にあり、実行すべ
き命令を取り出すためにプロセッサ１１アクセス可能で
ある。チップ１０中の１組の記憶レジスタ１３（これは
ＲＡＭでもよい）がチップ内パス１４を経由してチップ
・プロセッサ１１に接続される。バス１４は、通常の複
数の電気導体であって、一部の導体はデータ信号を伝え
、他の導体はタグ又は制御信号を伝える。そのような構
成は、２つのバス、データ・バス及び制御バスと考える
事もできる。レジスタ１３はプロセッサ１１に関するロ
ーカル記憶として働く。レジスタ１３にはプログラム保
存領域１５が含まれている。これはプログラム記憶ワー
ド（ＰＳＷ）のスワップに関して後述する。複数のバス
・アダプタ１６が、チップ内バス１４を、同じ回路ボー
ド（図示せず）上の複数の他の機能チップに（そのよう
なチップ（図示せず）は、各バス・アダプタ１６を他の
機能チップに動作可能に接続し、それらはさらにホスト
・プロセッサのチャネル、周辺装置等に接続される）、
又は他の回路ボード（図示せず）に、又は他の装置（図
示せず）に動作可能に接続する。割込み回路１８は、チ
ップ・プロセッサ１１と通信しその動作に割込みを行な
うためにチップ内バス１４に接続される。

割込み回路１８は多様なプログラム実行割込み信号を受
取る。最高の優先順位の割込み（これは図示の実施例で
は固定されている。）は、パワー・リセットが生じた事
を示す外部源（図示せず）から外部チップ接続２０を経
由して受取られるパワー・オン・リセット（ＦＯＲ）で
ある。固定した最高優先順位の他の外部割込みは、外部
チップ接続２１を経由して受取られるトラップ信号であ
る。これら２つの型の割込みに対するチップ・プロセッ
サ１１の応答は公知である。１組の外部割込み入力チッ
プ接続２２は、他のチップ、例えば上述のようなチップ
であってデータ・バス１７の１つ以上に接続され上記バ
スを介してチップ１０上のプロセッサ・システムが通信
を行なうようなチップに接続している。１組のチップ内
部割込み人力２３も回路１８に入っている。本発明は、
上記の割込み信号の全ての取扱い及びチップ・プロセッ
サ１１が命令のストリームを実行するコンテキストの管
理に関する。

第２図は、割込み回路１８を単純化して示したものであ
る。ハードウェア割込レジスタ３０は、第１のランクで
（図示せず）割込み要求信号を非同期的に受取る２重ラ
ンク・レジスタである。レジスタ３０は、その信号内容
を１割込み評価サイクル、即ち計算機動作の約１サイク
ルの間保持するフェーズ・ホールド・レジスタである。

レジスタ３０に入力される割込み信号は、割込みが認め
られるまで活動状態に留まっても又割込みが認められる
まで各マシン・サイクル毎に再発行されてもよい。チッ
プ・プロセッサ１１のサイクルがサイクルの開始点から
所定の経過時間に達すると、その度にレジスタ３０の第
１ランクの要求信号（図示せず）がその第２ランク（図
示せず）に転送される。後で述べる回路は、第２ランク
のレジスタ３０を効率的に走査し、受取った割込み要求
を読取る。レジスタ３０には、各コンテキストに対応す
る１つのビット位置が存在している。

チップ・プロセッサ１１は、複数の可能なコンテキスト
のうち１つだけのコンテキストで実行する。コンテキス
トの各々は、割込み回路１８の管理と制御の下で、準備
されチップ・プロセッサｌｌに入れられる。後述するよ
うに、プログラム又はソフトウェア手段により割込みの
優先順位がセットされる。コンテキスト実行中のそのよ
うな設定はコンテキストの現在の状態を反映している。

即ち、設計者は、設計に従って割込み優先順位を変更す
る本発明以外にプログラミング又はソフトウェアによる
制御を組込む事もできる。第２図は、この柔軟性を可能
にする装置及びシステムを示している。また、チップ・
プロセッサ１１の実行プログラムは、どのコンテキスト
をそれが実行しているか又はどれぐらいの数の又はどの
コンテキストが活動状態か（依然作業は活動状態のコン
テキスト中で実行される）を知る必要はない。この制御
及び管理の全ては、チップ・プロセッサ１１のソフトウ
ェアの相互作用を最小限に保ちながら、割込み回路１８
によって実行される。活動状態コンテキスト・レジスタ
３１は、現在活動状態にあるコンテキスト全ての識別情
報を記憶する。そのまうな識別情報は、各コンテキスト
に対応するレジスタ中のビット位置であり、コンテキス
ト毎に１つのビットがある。セット・ビットは対応する
コンテキストが活動状態にある事を示し、一方リセット
・ビットは対応するコンテキストが活動状態にない即ち
休止状態である事を示している。この記憶装置は、現在
実行中の活動状態のコンテキストを含み、そのような実
行中のコンテキストは、現行コンテキスト・レジスタ３
２中の対応ビットがセットされる事により識別される。

チップ・プロセッサ１１はバス１４を介して、活動状態
コンテキスト・レジスタ３１の内容をセットし感知する
。一方、後述する回路が現行コンテキスト・レジスタ３
２をセットする。このレジスタはチップ・プロセッサ１
１により感知され、書込まれる。後述の有効割込み取扱
い及び休止状態コンテキスト取扱いは、チップ・プロセ
ッサ１１が活動状態コンテキスト・レジスタ３１のコン
テキストを更新するようにチ・ンブ・プロセッサ１１を
含んでいる。

この活動は、与えられたコンテキスト内のプログラム実
行が、どのコンテキストが活動状態かに関する何らかの
情報を必要とする意味しない。

チップ・プロセッサ１１の動作の各サイクル中の所定の
時点でチップ・プロセッサ１１からサイクル・クロック
信号が信号線３５を伝搬して、レジスタ３０を第２ラン
クにし、活動状態コンテキスト・レジスタ３１が１組の
論理ＯＲ回路３６を経由してそれらの各内容のコピーを
転送するようにさせる。そのような論理ＯＲ回路の各々
は、２つのレジスタの同じ位置のビット、即ち同じコン
テキストに論理的に関係するビット信号をマージし、マ
ージしたビット信号を、最高発見回路３７（以下ＦＨ回
路３７と呼ぶ）に渡す。ＦＨ回路３７は、マージされた
ビット信号を、後の処理のために適当なレジスタ（図示
せず）に保存する。そのような処理は、マージされたビ
ットの信号（活動状態のコンテキスト又は割込み要求）
のどれが最高の割込み優先順位を有しているかを識別す
る。最高優先順位の活動状態コンテキスト又は受信した
要求の識別に続いて、ＦＨ回路は、現行コンテキスト・
レジスタ３２の優先順位の識別の間の優先順位比較に関
する最高の優先順位をどのビット（どのコンテキスト）
が有しているかを回路３８に符号化させる。最初に、符
号化回路３８によりビットは、識別された最高の優先順
位に関するＰＳＷを記憶する保管領域１５アドレスを識
別するアドレス値に符号化される。比較回路３９はレジ
スタ３２からバス４０を経由して現行コンテキストを示
すビットを受取る。比較回路３２は、ビットを、現行コ
ンテキストに関する保管領域１５アドレスに符号化する
。コンテキストＰＳＷに関する保管領域１５アドレスは
、事前に定められた順序で配列されている。符号化回路
３８からのアドレスが現行コンテキスト・レジスタ３２
から受取ったアドレスと違っており、最高位の見出され
た割込みが現行コンテキストの優先順位よりも高い優先
順位を有している事を、比較回路３９が見出す時、有効
な割込み信号が生成される。有効な割込み信号は信号線
４１を経由してチップ・プロセッサ１１に供給される。

事実上同時に、現行コンテスト・レジスタ３２の内容が
ＡＮＤ回路４２を介して（最高優先順位発見に伴うコン
テキストへの有効割込み信号によりエネーブルされると
き）更新される。また代りに、チップ・プロセッサ１１
が、近々起きるＰＳＷのスワップを反映するように現行
コンテキスト・レジスタ３２の内容を更新してもよい。

また、２つのコンテキスト、即ち割込みを行なうコンテ
キストと割込まれるコンテキストどの間のＰＳＷスワッ
プをチップ・プロセッサ１１が行なう事を可能にするた
めに新しい保管領域１５のアドレスをアドレス・レジス
タ４４が受取る事が可能になる。この時点で、休止状態
のコンテキストを活性化する割込みの認知を反映するた
めに、活動状態コンテキスト・レジスタ３１が、チップ
・プロセッサ１１によりバス１４を介して更新される。

割込みコンテキスト（見出された最高の優先順位のコン
テキスト）に対応するレジスタ３０の第２ランク中のビ
ット位置は、フェーズ・ホールド時間の経過によりリセ
ットされる。

ＦＨ回路３７の動作は、レジスタ３０．３１から受取っ
たコンテキストの識別情報と、コンテキスト優先順位レ
ジスタ４５中に記憶された割当てられたコンテキスト優
先順位とを組合せる。好ましくは、（ＦＯＲ等の）シス
テムの初期化の間にチップ・プロセッサ１１がバス１４
を介してレジスタ４Ｓにアクセスして、それを初期に及
び動的にコンテキストに対して優先順位を割当てるよう
に設定する。動的な割当ては、現在実行中のコンテキス
トの現在の状態を反映する。ある例では、現在実行中の
コンテキストは全てのコンテキストの優先順位を動的に
変更する事はないかもしれない。

この時、コンテキスト優先順位のあるものは、終了した
又は割込みを受けた初期に実行していたコンテキストの
状態を依然として反映しているかもしれない。レジスタ
４５の各々は、所定の数のビット位置を有しており、１
つのビット位置はコンテキストの各々に対応する。各レ
ジスタのビット位置の数が小さいほど、その位置はより
高い優先順位を示している。最低の数及び最高の数のビ
ット位置はセット可能である。そのような位置は各々ト
ラップ及びパックグラウンド処理のために予約されてい
る。ＦＯＲの間に、レジスタ内容はクリアされ、チップ
・プロセッサ１１は再び初期に割当てられていた優先順
位を確立しなければならない。各レジスタ４５に中にセ
ットされている最低の数のビットは、対応するコンテキ
ストに関する優先順位を示す。もしどのレジスタにもビ
ットがセットされていなければ、そのコンテキストは優
先順位が割当てられていない。即ちそのようなコンテキ
ストと協同する外部装置が取り付けられていないか又は
何らかの理由でコンテキストによる割込みが禁止されて
いるが若しくはマスクされている場合、レジスタ４５の
各々を消去又はセットしない事は実効的にそのコンテキ
ストに関する割込みをマスクする。コンテキスト優先順
位レジスタの種々のものにおいて、ビット位置のうちあ
るものはそのようなコンテキストに割当てる事が許され
ないかもしれない。この制御はある優先順位をコンテキ
ストからマスクする。そのような選択は設計の選択の問
題である。

活動状態コンテキストの各々に関するＦＨ回路３７、及
び論理ＯＲ回路３６を介して受取られ記憶された割込み
要求は、コンテキストに割当てられた優先順位を確認す
るためにコンテキスト優先順位レジスタ４５の各々にア
クセスする。レジスタ４５の走査により、最高の割当て
られた優先順位を有する評価中のどのコンテキストがＦ
Ｈ回路３７をエネーブルして上述の信号を符号化回路３
８に出力させるかが明らかになる。ＦＨ回路３７内で優
先順位走査を評価するためにいくっがの設計及び手続き
を用いることができる。第６図の計算機動作のチャート
はＦＨ回路３７の論理設計を示している。

チ・ンプ・プロセッサ１１と割込み処理とのソフトウェ
ア相互作用は、第３図に非常に単純化した形で示されて
いる。信号線４１上のイＪ効な割込み信号に応答して、
チップ・プロセッサ１１はステップ５０で、次のマシン
・サイクル（ステップ５１の）におけるＰＳＷスワップ
の準備のためにレジスタ４４を読取る。ステップ５１で
は、命令記憶装置１２から命令は取り出されない。ステ
ップ５１に続いて、割込み処理の第２のマシン・サイク
ルで、チップ・プロセッサ１１は割込みコンテキストの
中で動作する。チップ・プロセッサ１１が、与えられた
コンテキストに関する処理を完了するとそのコンテキス
トはステップ５２で休止される。このステップ中に、チ
ップ・プロセッサ１１は信号線４７を介して休止信号を
割込み回路１８に供給し、現行コンテキスト・レジスタ
３２をパックグラウンド処理にセットし、活動状態コン
テキスト・レジスタ３１中の関連活動ビットをリセット
する。この時、回路１８の動作のサイクル中に現在の最
高優先順位の活動状態コンテキスト又は受取った割込み
要求が上述のように割込みコンテキストになることがで
きる。信号線４７は、現行コンテキスト・レジスタ３２
をクリアするための休止信号を伝達する。信号線４８は
、活動状態コンテキスト・レジスタ３１中の関連ビット
をリセットする事を表わす。言い換えると、チップ・プ
ロセッサ１１中で実行しているソフトウェアは単にコン
テキストの休止を開始するだけである。

ＦＨ回路３７の一般的な動作は第４図に示されている。

ステップ６０はレジスタ３０による割込み要求の非同期
的な受理を表わす。最初のマシン・サイクル６１におい
て、ソフトウェアのマシン・ステップ５０と一致する時
間に回路１８は次に述べるマシン・ステ・ンプを実行す
る。ステップ６２で回路１８は、割込みレジスタ３０及
び活動状態コンテキスト・レジスタ３１からの入力信号
として論理ＯＲ回路３６の出力を受取る。ステップ６３
で、回路１８は、受取った入力信号により表わされるコ
ンテキスト（もしあれば）のどれが最高の割当てられた
優先順位を有しているかを見出す。

次に、判定ステップ６４で（比較回路３９の動作に対応
）、ステップ６３で判定された最高の割当てられた使先
順位が現在実行中のコンテキストの優先順位レベルより
も高いかどうかが判定される。

もし現在の優先順位レベルが、見出された優先順位レベ
ルよりも高いか又は等しい場合はライン６５に示すよう
に何の動作も行なわれない。即ち、有効割込み信号は発
生しない。現在のコンテキストの優先順位が、見出され
た優先順位よりも高いか又は等しいという事がない場合
は、マシン・ステップ６６で、レジスタ３０の第２ラン
クのビット位置がリセットされ、新しいコンテキストを
準備するために有効割込み信号が信号線４１を経由して
供給される。次に、その結果として起きるマシン・サイ
クル６７中に、チップ・プロセッサはステップ５２でＰ
ＳＷスワップを実行する。

第５図はコンテキストの休止を、単純化した形で、説明
するチャートである。マシン・ステップ７０で、チップ
・プロセッサはコンテキストを終了するか否かを決定す
る。このコンテキストは、通常、レジスタ３２に示され
る現在実行中のコンテキストであり、それに対して何の
制限も意図されていない。ステップ７０から延びている
のは、信号線４７上の休止信号を表わすラインである。

次のマシン・ステップ７１で、信号線４７の休止信号は
現行コンテキスト・レジスタ３２をリセットする。マシ
ン・ステップ７３で、活動状態コンテキスト・レジスタ
３１中の対応する活動状態ビットが、信号線４７を伝搬
する休止信号によりリセットされる（第２図の信号線４
８参照）。プロセッサ１１は、バス１４を介して活動状
態ビットをリセットできる。マシン・ステップ７４で、
プロセッサ１１はバックグラウンドの（最低の優先順位
レベルの）コンテキスト中にある。次に、マシン・ステ
ップ７５で、再び割込み回路１８が、上述のように最高
の優先順位の活動状態のコンテキスト又は割込みを見出
す。電子回路を用いてセツティングを行なわなくても、
プロセッサ１１がＰＳＷスワップ・ステップ５２の間に
レジスタ３２をセットできる事に留意されたい。またプ
ロセッサ１１は、マシン・ステップ７０中に現行コンテ
キスト・レジスタ３２をバックグラウンド・レベル（最
低の優先順位）にセットできるが、回路１８により現行
コンテキスト・レジスタ３２をセットする動作が行なわ
れる前に、そのような活動からプロセッサ１１を解放す
る事が好ましい。

ＦＨ回路３７の動作を第６図を参照しながら説明する。

動作は、ライン８０に示すように開始される。読取りス
テップ８１は論理ＯＲ回路３６の出力を捉える。優先順
位との割込み／コンテキストの照合のステ・ンブ８２で
、動作の最初のバスでＦＯＲトラップ・ビットが調べら
れる。もしそれがセットされていれば、動作は経路８３
に従って、符号化回路３８及び他の回路を上述のように
動作させるように活動化する事により有効な割込み信号
を準備する。もしＰＯＲトラップがセットされていなけ
れば、ＦＨ回路３７のホールディング・レジスタ（図示
せず）の次のビット位置が調べられる。もしセットされ
ていれば、対応するレジスタ４Ｓが、割当てられた優先
順位レベルを得るために調べられる。ステップ８４では
、判明した優先順位レベルが、この動作サイクルでかつ
て調べられた優先順位のうち最高のレベルを記憶するた
めに使われる１バイト・レジスタ（図示せず）の内容と
比較される。最初のバスの間、１バイト・レジスタの内
容はバックグラウンド処理を表わす最高の数である。そ
れは現在のコンテキストの優先順位にセットされる事も
ありうる。比較回路３９は、もし見出された最高の使先
順位が現在の優先順位レベルよりも大きい場合に有効割
込み信号を供給するだけである。何らかの事象において
、もしステップ８４での比較により、調べられているコ
ンテキストの優先順位が１バイト・レジスタ中の優先順
位よりも低い事が判明すると、後述のハウスキーピング
動作が起きる。比較ステップ８４によリ、調べられてい
るコンテキストの優先順位が１バイト・レジスタの内容
よりも高い事が判明すると、ステップ８６で、調べられ
ているコンテキストの優先順位とコンテキスト識別情報
が、１バイト・レジスタに記憶される。もし比較ステッ
プ８４で、比較された優先順位が等しければ、ステップ
８７でコンテキスト・レジスタ４５（コンテキスト番号
、優先順位ではない）のアドレスと１バイト・レジスタ
中で識別されたコンテキストに関するコンテキスト・レ
ジスタ４５アドレスが比較される。平衡を破る動作とし
て、最低のレジスタ４５アドレス（＠低のコンテキスト
番号）を有するコンテキストが、最高の優先順位を持つ
ように判定される。優先順位の、固定された第２レベル
の評価は複数のコンテキストが同様の優先順位レベルを
割当てられる事を可能にする。評価されるコンテキスト
のアドレスがより高ければ、後述のハウスキーピング動
作が起きる。さもなければ、評価されるコンテキストの
アドレスがより低ければ（より高い優先順位）、そのア
ドレス及び優先順位レベルはステップ８８で１バイト・
レジスタに記憶される。ハウスキーピング動作は、ステ
ップ８４．８６．８７又は８８のどれかから開始する。

ステップ９０で、レジスタ３０．３１がら受取ったさら
に別のコンテキスト／要求を調べなければならないかど
うかが判定される。もしなければ、動作は、ライン９１
を経てステップ６４に進む。

ステップ９２で識別される、入力信号からの次のビット
はステップ８１で得られ、ＦＨ回路３７によって受取ら
れたセット・ビットの全てが調べられるまで、動作のル
ープが反復される。次に、見出された最高僅先順位に関
する情報がＦ　Ｈ回路３７により符号化回路３８に転送
される。

Ｆ０発明の効果 本発明の割込み処理方式によれば、Ｉ１０制御装置中の
マイクロコードの実行に関する負荷が軽減される。

【図面の簡単な説明】

第１図は、周辺制御装置中で使用するための、単一の半
導体チップに組込まれる、プログラム式処理装置の単純
化したプロ・ンク図、 第２図は、第１図のプログラム式処理装置で使用される
コンテキスト及び割込み制御装置を示す図、 第３図は、有効な割込み及びプログラムにより開始され
るコンテキスト休止に対する応答を示す単純化された流
れ図、 第４図は、第２図に示す装置の動作を示す単純化した機
械動作の図、 第５図は、第２図に示した装置を用いた時のコンテキス
ト休止を示す単純化した機械動作の図、第６図は、第２
図に示した装置による割込み信号に関するコンテキスト
又は最高の優先順位の活動状態コンテキストを見出す事
を説明する単純化した機械動作の図である。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション

Claims (2)

【特許請求の範囲】
1. （１）プログラム式処理装置に割込みを行なう装置であ
   って、 割込み信号を示す情報を記憶する割込み手段と、上記プ
   ログラム式処理装置に関して現在活動状態にある全ての
   コンテキストを示す情報を記憶する活動状態コンテキス
   ト手段と、 上記プログラム式処理装置がプログラム命令のストリー
   ムを実行している現行のコンテキストを示す情報を記憶
   する現行コンテキスト手段と、コンテキストの優先順位
   を記憶する優先順位手段とを有し、 上記割込み手段及び活動状態コンテキスト手段に動作的
   に接続され、上記記憶情報を受取り、且つ上記優先順位
   手段に動作的に接続され、コンテキストの優先順位を受
   取って、最高の優先順位を有するコンテキストを示す発
   見手段と、 上記発見手段、上記優先順位手段、上記現行コンテキス
   ト手段に接続され、上記発見手段により示される最高の
   優先順位のコンテキストの間の優先順位を現行コンテキ
   スト手段の優先順位と比較し、現行コンテキストの優先
   順位よりも高い優先順位を上記発見手段が示す時に有効
   割込みを示す割込み有効化手段と、 上記割込み有効化手段に接続され、有効割込み情報に応
   答して上記プログラム式処理装置に割込みを行なう手段
   と、 上記各手段に接続され、上記各手段を活動化する手段と
   を含む割込み処理装置。
2. （２）プログラム式処理装置が割込みを受けるか否かを
   判定する割込み信号処理方法であって、プログラム式処
   理装置に関して複数の動作コンテキスト、並びにコンテ
   キストの各々に関して割込みの主優先順位及び２次優先
   順位を確立し、処理装置の動作に割込みを行ない命令実
   行を割込み信号に対応するコンテキストに変更すること
   を要求する１つ以上の割込み信号を記憶し、 上記プログラム式処理装置が現在命令を実行していても
   又していなくてもよい全ての活動状態のコンテキストを
   示す情報、及び上記プログラム式処理装置が命令を実行
   している現行のコンテキストを示す情報を維持し、 プログラム式処理装置の所定の動作サイクル中に、各々
   の主優先順位及び２次優先順位の確認を含めて全ての活
   動状態のコンテキスト及び記憶された割込み信号を互に
   比較し最高の優先順位の活動状態のコンテキスト又は割
   込み信号を示し、 上記示された最高の優先順位の活動状態のコンテキスト
   又は割込み信号を主優先順位と２次優先順位の両者にお
   いて現行のコンテキストと比較し、上記示された最高の
   優先順位の活動状態のコンテキスト又は割込み信号が現
   行のコンテキストの優先順位よりも高い時にプログラム
   式処理装置に割込みを行なう、各ステップを含む 割込み信号処理方法。