JPS603229B2 - 情報処理方式 - Google Patents

Description

【発明の詳細な説明】 この発明は複数の処理装置それぞれが固有の高速緩衝記
憶部をもつ情報処理システムに用いて好適する情報処理
方式に関する。

一般に情報処理システムに於いては処理能率を向上せし
めるべく処理装置（プロセッサ）に、バッファメモリ或
いはキャッシュメモリと呼ばれる所謂高速緩衝記憶部（
以下説明の便宜上バッファメモリと呼ぶ）を設けた方式
が広く採用されており、マルチプロセッサシステムに於
いても各プロツサそれぞれに個有のバッファメモリを設
けた構成のものが出現している。

従来、これらのシステムに用いられているバッファメモ
リの容量は、比較的小さく例えば欲バイト程度であった
が、近年では、ＬＳＩ技術の進歩に伴いバッファメモリ
容量を、例えば６４ｋバイト乃至それ以上に増すことが
可能となり、この容量増加に伴って、ヒット率も向上し
てきた。このヒット率を更に高めようとする際、その妨
げとなる要素として各プロセッサで扱うタスクが切換っ
た直後のヒット率の低いことがクローズアップされてき
た。このような比較的大容量のバッファメモリをもつ場
合、バッファ内の記憶内容を分析した結果、オペレーテ
ィングシステム常駐部のうち入出力処理、スーパバィザ
コールなどを扱うルーチンの通常処理コードと並んで、
複数個のタスクのユーザプログラムの最もよく使われる
部分が残っていることが判明した。しかし従来では、前
述した如くバッファメモリの容量が４・さく従ってタス
ク再起動時にユーザプログラムがバッファメモリ内に残
っていることが期待できない。このため、従来のマルチ
プロセッサシステムに於いてはタスクを各プロセッサに
割当てる際、そのタスクが何れのプロセッサで最後に処
理されたかを全く考慮していなかった。

すなわち、従釆では第１図に示されるようなタスクの待
ち行列を作っておき、何れのプロセッサが空きとなった
場合でも、この待ち行列から各プロセッサに次のタスク
を割当てていた。従って、このような従釆のタスク割当
て手段を大容量のバッファメモリをもつマルチプロセッ
サにそのまま用いたのでは、バッファメモリのヒット率
を高めることができず、処理能率のブル底な向上が期待
できない。この発明は、上記実情に鑑みなされたもので
、複数の処理装置が比較的大容量の高速緩衝記憶部をそ
れぞれにもつ情報処理システムに於いて、上記処理装置
にタスクを割付ける際に、その処理装置が最後に処理し
たタスクを他の処理装置で最後に処理されたタスクより
も優先して割付けて上記高遠緩衝記憶部内に残っている
ユーザプログラムを有効に利用できるようにし、これに
よってタスク切換直後におけるヒット率の低下を防ぎ、
全体のヒット率を向上せしめてシステムの能率向上を計
ることのできるようにした情報処理方式を提供すること
を目的とする。

以下、図面を参照してこの発明の一実施例を説明する。

第２図は、この発明の対象となる情報処理システムの一
構成例を示すもので、図中、１０１，，１０１２ はそ
れぞれが大容量（例えば６４ｋバイト以上）の高速緩衝
記憶部（以下バッファメモリと称す）１０２，１０２を
有してなるプロセッサ、１０３，１０３は主メモリ（Ｍ
Ｍ）、１０４はシステム全体の制御を司るシステムコン
トロールユニット（ＳＣＵ）である。ここで、上記各プ
ロセッサ１０１，，１０１２は従来と同様にそれぞれ固
有の機器番号（プロセッサ番号）を有しており、以下の
説明では、プロセッサ１０１，をプロセッサ＃０と呼称
し、プロセッサ１０１２ をプロセッサ＃１と呼称する
。

第３図は、上記第２図に示したシステム構成に於いて、
この発明を実現するための「プロセッサ資源待ちタスク
」の待ち行列および「１／０動作終了待ちタスク」の待
ち行列の一例を示すもので、この待ち行列は、従来と同
様に主メモリ（ＭＭ）１０３上に作られる。ここで図示
したタスクＴ，，Ｌ…のうちＴ，およびＴ３は共に前回
プロセッサ＃０で実行されて現在再びプロセッサ資源待
ち状態にあるタスクであり、Ｔ２は前回プロセッサ＃１
で実行されて現在再びプロセッサ資源待ち状態にあるタ
スクである。またＴ４，Ｔ５は１／○動作終了待ち状態
にあるタスクである。２０１〜２０４はプロセッサ資源
待ちタスクの待ち行列におけるスタート並びにエンドポ
ィンタであり、２０１はプロセッサ＃０用のスタートポ
インタ、２０２はプロセッサ＃１用のスタートポインタ
、２０３はプロセッサ＃０用のエンドポインタ、２０４
はプロセッサ＃１用のエンドポインタである。

２０５，２０６は１／０動作終了待ちタスクの待ち行列
におけるスタートポィンタ（１０Ｑスタートポインタ）
およびエンドポインタ（１０Ｑエンドポインタ）である
。

なお、図中においては、タスク自体が待ち行列を構成し
ているように示されているが、実際に主メモリ（ＭＭ）
上で待ち行列を構成するものは従来と同様に「タスクコ
ントロールフロックへのポィンタ」であり、これは従釆
より広く使われている方法であるのでここではその説明
を省略する。

また、図においてタスクＴ，，Ｔ２・・・それぞれの右
上隅に示されている部分ＮＡ・・・はタスクそれぞれに
対応して新たに追加された識別情報部（以下ＣＰＵ番号
部と呼ぶ）であり、この新設されたＣＰＵ番号部ＮＡ・
・・には、そのタスクを最後に処理したプロセッサ（＃
０又は＃１）のＣＰＵ番号（０，１）が記憶され表示さ
れるものである。このプロセッサ番号は、実際にはタス
クコントロールフロックの中に記憶される。各プロセッ
サ＃０，＃１にはプロセッサ番号レジス夕があり、それ
ぞれのプロセッサ＃０，＃１が自分の位置（ＣＰＵ番号
）を知ることができるようになっている。ただし、従来
からあるような構成制御パネル上のスイッチの指定から
間接的にＣＰＵ番号を知るような方式であっても構わな
い。何れにしても各プロセッサは自分のＣＰＵ番号を知
る手段を持ち、王〆モリ（ＭＭ）のコミュニケーション
領域内に設けられた各プロセッサ毎のスタートポィンタ
およびエンドポインタのうちの自分のプロセッサ用のポ
ィンタにアクセスする。これは、通常のインデックス修
飾機構を用いて行なわれるので、ここでは、その説明を
省略する。ここで一例としてプロセッサ＃０で現在処理
中のタスクＴ６に１／０動作要求を出した場合を例にと
つて作用を説明する。

タスクＴ６の１／０動作要求の宛先の１／０装置がレデ
ィ（Ｒｅａｄｙ）状態にあるとするとその１／０要求は
、現在タスクＴ８を処理しているプロセッサ＃０によっ
てただちに処理されて、１ノ○動作が起動され、タスク
Ｔ６は１／０動作終了待ち状態に入る。従ってプロセッ
サ＃０は、第３図に示す１０Ｑエンドポィン夕２０６を
頼りにしてタスクＴ６を１／０動作終了待ちの待ち行列
につなぎこみ、１０Ｑエンドポインタ２０６を更新する
。この時プロセッサ＃０は自身のＣＰＵ番号則ち「０」
をタスクＴ，のＣＰＵ番号部ＮＡに記憶させておく。こ
れでプロセッサ＃０が当面タスクＴ６に対して処理でき
ることはなくなったので、次にプロセッサ＃０用の「プ
ロセッサ資源待ちタスクの待ち行列」からタスクを取り
出してその処理を開始する。

即ち、プロセッサ＃０用のスタートポインタ２０１を頼
りにタスクＴ，を「ＣＰＵ＃０用のプロセッサ資源待ち
タスクの待ち行列」から外し、そのタスクＴ，の処理を
始める。而して、プロセッサ＃０がタスクＴ，を実行し
ている間に、タスクＬが起動した１／０動作が終了して
割り込み信号がプロセッサ＃０に送られてきたとする。

プロセッサ＃０はタスクＴ，の実行を一時中断してタス
クＴ４を１／０動作終了待ち状態からプロセッサ資源待
ち状態に移す。その際タスクＴ４のＣＰＵ番号部ＮＡに
はプロセッサ番号として「１」が記憶されているのでタ
スクＬをプロセッサ＃１用のプロセッサ資源待ちタスク
の待ち行列につなぎ込む。具体的には、ＣＰＵ番号ＮＡ
の示すＣＰＵ用のエンドポィンタに基づいてタスクを待
ち行列につなぎ込む。以上の動作の結果、システムの待
ち行列は第４図に示す状態に変わる。このように、〔各
タスク毎に、最後に処理をしたプロセッサのＣＰＵ番号
が記憶される〕〔プロセッサ資源待ちタスクの待ち行列
が各プロセッサ毎に作られており、各タスクは最後に処
理をしたプロセッサの待ち行列に入れられる〕〔プロセ
ッサが空きの状態になった時には、自己のプロセッサの
待ち行列中のタスクから１つを選び出し、その処理を始
める〕という方式を採ることによって、或るプロセッサ
で処理されたタスクは次のプロセッサ割り当て時におい
ても、同じプロセッサが割り当てられ、従ってそのプロ
セッサ内のバッファメモリ１０２内に残っているそのタ
スクのユーザプログラムの写しが有効に利用される。

なお、上記したようなこの発明に特有の処理方式を実際
に採用した場合に於いては、例えばシステムにジョブが
投入された直後とが、或るジョブの先行するタスクグル
ープの処理が終って、次のタスクグループの処理を始め
る場合などでは、タスクを最後に処理したプロセッサが
存在しない。

このような場合には、そのタスクのユーザプログラムは
未だ何れのプロセッサのバッファメモリ１０２にも入っ
ていないので、本発明の目的から言えばこの段階のタス
クは何れのプロセッサに割り当てられてもよい。従って
、こうしたタスクには、例えば、ＣＰＵ番号部ＮＡに−
１を記憶しておき、そのタスクがプロセッサ資源待ち状
態となった時は、前記したプロセッサ＃０，＃１毎の待
ち行列とは別の待ち行列につなぎ込む。そして、プロセ
ッサ＃１が空き状態になった時には、まずそのプロセッ
サ＃１の待ち行列を調べ、もしその待ち行列が空であれ
ば次に前記した−１というプロセッサ番号をＣＰＵ番号
剖ＮＡにもったタスクの待ち行列を調べ、そのタスクを
取り出して実行する。更にその待ち行列も空であった場
合には、他のプロセッサの待ち行列を調べそのタスクを
取り出して実行する。これによりタスクを最後に処理し
たプロセッサが存在しない場合においても最も好ましい
形で各プロセッサへのタスクの割当てが実現できる。上
記したようなこの発明の採用により、大容量バッファメ
モリをもったマルチプロセッサシステムに於いて、その
バッファメモリ内に残されたユーザプログラムの写しが
再利用される率が高くなり（バッファメモリのヒット率
が上る）、これに伴って、プロセッサの処理速度が向上
できる。

上記実施例を採用した場合の実質的な効果は、ユーザジ
ョブの性質、マルチプログラミングの多重度などの要素
により、大中に異るが、奥形例についての測定では、バ
ッファメモリのヒット率が９３％であったものが本提案
の実施により９６％に上がり、その結果プロセッサ処理
能力が６％向上した。以上は、或るプロセッサのバッフ
ァメモ川こ写しがとられているブロックに対し、入出力
チャネル又は、他のプロセッサから書込みが行われた時
、そのバッファメモリの該当ブロックの内容も更新され
るかまたはそのバッファメモリの該当ブロックの内容が
無効化される様なハードウェアとなていることを前提と
して説明してきた。

しかし、入出力チャネルや他のプロセッサからの書き込
みの度には何らバッファメモリの内容を更新あるいは無
効化せずソフトウエア的にあるいはハードウェア的に作
られる制御信号が与えられた時に、バッファメモリ全体
を無効化する方式のバッファメモリもある。この方式の
場合には、次の様にして本発明を適用することができる
。まず従来バッファメモリの内容無効化信号を発生する
要因としては、（１｝、「入出力動作完了の割り込み信
号」、【２｝、「システム全体として共通に管理、利用
されているテーブル等へのアクセスに先立って行われる
ゲーテイングハ｛３ー、「タスクをプロセッサに割り付
ける時」の３つがあった。このうち‘１’，【小まそれ
ぞれ入出力バッファ領域及びシステムコミュニケーショ
ン領域をアクセスする際にバッファメモリバイパスモー
ドを用いるようにすれば、それぞれ該当するバッファメ
モリ無効化の必要がなくなる。そのようにしたうえで上
記した本発明を適用し更に「タスクをプロセッサに割り
付ける時にいつもバッファメモリを無効化する」のでは
なく「タスクをプロセッサに割付ける際に、タスクのＣ
ＰＵ番号部ＮＡを調べて、そこに他のプロセッサの番号
が入っている場合に、バッファメモリを無効化する」よ
うに変更する。このようにする理由は、マルチプロセッ
サシステムの場合、或るタスクが最初はプロセッサ＃０
で実行され、次にプロセッサ＃１で実行され、更にその
次に再びプロセッサ＃０で実行されるような状態となっ
た時、プロセッサ＃０内のバッファメモリには、最初の
実行時の主メモリの写しが残っており、かつその番地は
その後プロセッサ＃１での実行時に書きかえられてしま
っているという状態になっている塵れがあるためバッフ
ァメモリ内の古いユーザプログラムの写しが誤って使わ
れることを防ぐためである。このようにすることによっ
てバッファメモリの無効化を行なう頻度が大幅に減り、
バッファメモリのヒット率が高まり、プロセッサの処理
能力が向上できる。以上、詳記したようにこの発明によ
れば、複数の処理装置が大容量の高速緩衝記憶部をそれ
ぞれにもつ情報処理システムに於いて、上記処理装置に
タスクを割付ける際に、その処理装置が最後に処理した
タスクを他の処理装置で最後に処理されたタスクよりも
優先して割付ける構成としたことにより、藤遠緩衝記憶
部内に残っているユーザプログラムを有効に利用でき、
これによってタスク切換直後におけるヒット率の低下を
防ぎ、全体のヒット率を向上せしめることができて、シ
ステムの能率を向上せしめることのできる情報処理方式
が提供できる。

【図面の簡単な説明】

第１図は、従来の情報処理システムにおけるタスク割付
け手段を説明するためのタスク待ち行列を示す図、第２
図乃至第４図はこの発明の一実施例を説明するためのも
ので第２図はシステム構成例を示すブロック図、第３図
および第４図はそれぞれタスク待ち行列を示す図である
。 １０１，，１０１２……プロセッサ、１０２，１０２・
・・・・・大容量高速緩衝記憶部（バッファメモリ）、
１０３，１０３……主メモリ（ＭＭ）、２０１〜２０６
……ポィンタ、ＮＡ……識別情報部（ＣＰＵ番号部）、
Ｔ，，Ｔ２・・・・・・タスク。 第１図第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 １ 複数の処理装置それぞれが固有の高速緩衝記憶部を
   もつ情報処理システムに於いて、上記処理装置で処理さ
   れるタスクが前回の処理において何れの処理装置で実行
   されたかを示す識別情報をタスクそれぞれに対応して設
   け、上記処理装置へタスクを割当てる際に、上記識別情
   報を参照し、この識別情報で示される処理装置に対し、
   他の処理装置よりも優先してそのタスクを割当てること
   を特徴とした情報処理方式。 ２ 識別情報で示される処理装置各々に対応してプロセ
   ツサ資源待ちタスクの待ち行列をもつようにした特許請
   求の範囲第１項記載の情報処理方式。 ３ 識別情報で示される以外の処理装置にそのタスクが
   割当てられた際は、その処理装置の高速緩衝記憶部の記
   憶内容を無効化するようにした特許請求の範囲第１項記
   載の情報処理方式。