JPS62125437A - 付加プロセツサの制御方法 - Google Patents

付加プロセツサの制御方法

Info

Publication number
JPS62125437A
JPS62125437A JP60264868A JP26486885A JPS62125437A JP S62125437 A JPS62125437 A JP S62125437A JP 60264868 A JP60264868 A JP 60264868A JP 26486885 A JP26486885 A JP 26486885A JP S62125437 A JPS62125437 A JP S62125437A
Authority
JP
Japan
Prior art keywords
program
additional processor
processor
additional
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60264868A
Other languages
English (en)
Inventor
Yoichi Aoki
洋一 青木
Shuichi Ishikawa
石川 周一
Toshihisa Oka
岡 敏久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Control Systems Inc
Original Assignee
Hitachi Ltd
Hitachi Process Computer Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Process Computer Engineering Inc filed Critical Hitachi Ltd
Priority to JP60264868A priority Critical patent/JPS62125437A/ja
Publication of JPS62125437A publication Critical patent/JPS62125437A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は付加プロセッサ、特に、浮動小数点演算機構を
持つ演算プロセッサを接続した電子計算機システムにお
ける付加プロセッサの制御方法に関する。
〔発明の背景〕
従来、マイコンシステムにおける浮動小数点演算処理を
付加プロセッサで行なう場合の制御方法については、ス
カイコンピュータ社のマルチパスに対するファーストフ
ローティングポイントプロセッサシステムインテグレー
ション マニュアル(SKY COMPUTER8FA
ST FLOATING−POINT  PR,0CE
SS−ORFORMULTIBUSSYSTEM−8S
YSTEM  INTEGRATIONMANUAL)
  において論じられている。これによれば、付加プロ
セッサを使用中のプログラムより優先レベルが高いプロ
グラムに対して起動要求が発行された場合には、付加プ
ロセッサを使用しているかいないかにかかわらず、付加
プロセッサが使用している演算レジスタ群の退避が必要
となり、41械命令そのものが低速のマイコンシステム
では多大の時間をついやし、処理性の低下を招く欠点が
あった。第4図にその詳細内容を示す。プログラムの実
行権移動については次の三段階の状態がある。
〈状態1〉 プログラム実行エリア14において、08
9により起動されたプログラムAがユーザプログラム実
行エリア11で付加プロセッサを使用しながら処理を行
なっている状態を示す。付加プロセッサへのアクセスは
メモリマツブトI10として割付けられたエリア13に
対して、アクセスすればデータの入出力は可能となる。
〈状態2〉 プログラムAよりf先しベルカ高いプログ
ラムBの起動要求が発行され、O89でプログラムAの
実行全一時中断させ、プログラムAが使用していた付加
プロセッサのレジスタデータをシステムワークエリア1
0へ退避中の状態2示す。
<状LMa>  O89によシブログラムBが起動され
Bも付加プロセッサを使用して実行を行なう場合であり
、プログラムAの実行は中断されている状態を示す。
〈状態4〉 プログラムBの実行が終了し、O8によっ
て再びプログラムAk再起動するに際し、退避していた
レジスタデータの回復処理を実行している状態2示す。
〈状態5〉 プログラムBにより実行が中断された時点
よシブログラムAが再度実行している状態を示す。
第5図は第4図の処理を時系列的に説明したタイムチャ
ー)f示す。横軸は時間、縦軸はプログラムの優先レベ
ル2示す。優先レベルは、OS >I3>A  となる
〔発明の目的〕
本発明の目的は浮動小数点演算機構を持つ付加フロセッ
サを接続した電子計算機システムにおいて、付加プロセ
ッサを使用中のプログラムに対する実行権の移動要求が
発行された場合、付加プロセッサの使用の有無を検出・
判断することにより付加プロセッサの演算レジスタ・デ
ータの退避、回復時間の削除を図ることができる電子計
算機システムを提供することにある。
〔発明の概要〕
本発明は付加プロセッサを接続している電子計算機シス
テムにおいて、単なるプログラムの実行レベルの判定に
よる従来の実行権制御方式では付加プロセッサ内の演算
レジスタを退避・回復するために必要となる時間が一命
令の演算時間より大きいことが判明しており、オーバー
ヘッドの増大を招いている。このため、付加プデセッサ
の使用状況及び使用の有無を事前に判断し、付加プロセ
ッサを使わない場合には、付加プロセッサの状態保存処
理を行なわないようにすることによりオーバーヘッドの
大幅短縮を図るものである。
〔発明の実施例〕
第6図に付加プロセッサを接続した電子計算機システム
の構成例を示す。電子計算機システムは、基本演算機構
(BPU)1、主記憶装置2、付加プロセッサ3、バス
コントローラ4、フレキシブルディスクコントローラ5
、フレキシブルディスク6、各種入出力装置コントロー
ラ7、システムバス8により構成されているものとする
本発明の付加プロセッサ制御方法を実現するために、ソ
ースプログラムから基本演算機構が扱いうるプログラム
(機械語)全作成する時に次のような処理を行なう。ソ
ースプログラムがコンパイラMti’a 、例えば、F
ORT RAN  で記述されている場合には、変数が
付加プロセッサの対象である浮動小数点数を示す宣言文
及び浮動小数点数そのもの全示す小数点を翻訳(コンパ
イル)中に検出した場合、付加プロセッサである浮動小
数点演算機構全使用することを示す情報全オブジェクト
に与えておく。この情報は、使用するか否かを示すもの
であるため1ビツト用意すればよい。
ソースプログラムがアセンブリ言語で記述されている場
合には、浮動小数点演算用の命令コードにモニツクコー
ド)をアセンブル中に検出した場合、上記と同様に、オ
ブジェクト中に情報(1ヒツト)ヲ与えておく。これら
のコンパイル、アセンブル単位をモジュールという。
一般に、プログラムは複数のモジュールを組み合わせで
ある処理全実現させているため、個々のモジュールでは
浮動小数点演算を行々う場合もあれば行なわない場合も
ある。このため、複数のモジュール金一つのプログラム
(機械語)に結合する処理を行なう際に、結合処理プロ
グラム(リンク・ローダ−)が浮動小数点演算機構を使
用するか否かを示す一ビットの情報を検出し、結合後の
プログラムに対し改めてこの情報を付加しておけば、プ
ログラムの優先権実行制御を行なつO8も容易に浮動小
数点演算機構の使用の有無全判断できる。
第2図に本発明のプログラム実行制御方法例を示す。プ
ログラムの実行権の移動は次の四段階で行なわれる。
く状態a〉 付加プロセッサを使用するグログラムAが
089により既に起動されてユーザプログラム実行エリ
ア11で付加プロセッサを使用している状態を示す。O
89はプログラムAを起動する前に付加プロセッサ使用
の有無を検出でき、プログラムAの実行状態として、「
付加プロセッサ使用中」の情報を動作期間中保存してお
く。このとき、付加プロセッサ3へのアクセスは付加プ
ロセッサをシステムバスに接続したスロット番号に対応
したメモリマツブトI10エリア13に対してアクセス
を行なう。
く状N b >  付加プロセッサを使用するプログラ
ムAが実行中に、Aよシ優先レベルが高く、かつ、付加
プロセッサを使用しないプログラムBの起動要求が割込
みとして発行された状態を示す。
〈状態C> oS9はその割込み金堂は付は実行権の移
動について各プログラムの優先レベルIJ定する処理を
実行し、プログラムBe起動先に実行させるための動作
環境全設定する。このため、プログラムAは処理を中断
され、再開時に必要となるプログラムの動作環境データ
のみ089が保有スるシステムワークエリア10に退避
される。このとき、089の内部には「プログラムAが
付加プロセッサを使用中」の状態が記憶されており、プ
ログラムBは「付加プロセッサを使用しない」との情報
が機械語内に記憶されているため、089ばこれら二種
の情報を比較・判断し付加プロセッサのレジスタ・デー
タを保存する必要はないとみなし、システムワークエリ
ア10への退避は行なわない。このため、プログラムB
e起動するまでの時間は大幅に短縮されることになる。
プログラムBe起動する際には、O89の内部に「プロ
グラムBは付加プロセッサを使用しない」という情報が
記憶されることになる。プログラムBが起動されると、
処理を終了、または、他の要因により実行不可能になる
までプログラムAは再起動されない状態となる。
<状態d>  7’ログラムBの処理が終了し、プログ
ラムAが再起動されて付加プロセッサを使用している状
態を示す。O89はプログラムAの再起動では以前にシ
ステムワークエリア10へ退避していた各データ全回復
した後、再起動烙せる。このトキには、付加プロセッサ
のレジスタ群の回復は処理中断時に退避していないため
必要ない。また、プログラムAが付加プロセッサを使用
しているとの情報は、プログラムAが処理を終了するま
でO19内に記憶・保持されている。
第3図は第2図の実施例をタイムチャートにしたもので
ある。
プログラムBが付加プロセッサを使用する場合には、状
態Cで付加プロセッサの各レジスタ・データが退避され
、状態dで回復されることになるが、これらは不発明適
用前と同一である。
第1図は付加プロセツサを使用するユーザプログラムA
、B及びO89における処理概要を示すフローチャート
である。ユーザプログラムよシ付加プロセッサに対して
演算要求を出す場合には、O89とのリンケージをとる
ためにリンケージルーチンを必要とする1、このリンケ
ージルーチンは、089に渡すパラメータ内データの設
定及びO89への処理要求金山すための割込み発生を行
なうものである。ユーザプログラムよりリンケージルー
チンを介して付加プロセッサを使用したいという要求を
割込みで089に対して発行すると、O89は付加プロ
セッサの使用状況をチェックし、優先度の低い他プログ
ラムが付加プロセッサを使用中の状態であれば、付加プ
ロセッサのレジスタ・データの退避処理を行なった後、
付加プロセッサが未使用の状態であれば、レジスタ・デ
ータの退避は必要ないため、直ちに、付加プロセッサに
対し必要データを設定し演算全実行させる。演算結果は
089よりユーザプログラムに返す。
今後、種々の特殊な付加プロセッサが電子計算機システ
ムに組み込まれた場合、プログラム中に各付加プロセッ
サに対応したピット’を用意することで本発明を適用で
きる。
〔発明の効果〕
本発明によれば、付加プロセッサをもつマイコンシステ
ムにおいて、プログラムの実行権の移動要求が頻発する
可能性の高いリアルタイムシステムでも付加プロセッサ
の使用の有無がプログラム起動前に判断できるため、高
応答性を維持できる電子計算機システムの提供が可能と
なる。
【図面の簡単な説明】
第1図は本発明の一実施例のプログラム実行制御方法例
のフローチャート、第2図は実行制御方制御方法例のタ
イムチャート、第6図は付加プロセッサを接続したシス
テムの構成図を示す。 23・・・ユーザプログラムからの浮動小数点演算処理
の要求(浮動小数点演算ルーチンの呼び出し)、24・
・・付加プロセッサへ設定するパラメータ・データの処
理、25・・・付加プロセッサの処理要求、26・・・
いずれかのプログラムが付加プロセッサを便っているか
否かの判定処理、27・・・本プログラムが付加プロセ
ッサを使用するか否かの判定処理、28・・−付加プロ
セッサの状、西(レジスタ・データ)の退避、29・・
・付加プロセッサの浮動小数点演算レジスタへの演算デ
ータの設定、30・・・演算終了後の結果取り出しとユ
ーザプログラムへの設定処理。

Claims (1)

  1. 【特許請求の範囲】 1、システムバスに接続された付加プロセツサのデータ
    転送用レジスタへの書き込み・読み出しを、一定のメモ
    リアドレスに対する書き込み・読み出しとして実行でき
    る電子計算機システムにおいて、前記付加プロセツサを
    使用中か否かを示す手段と、プログラムが前記付加プロ
    セツサを使用するか否かを示す手段と、あるプログラム
    を実行中に他のプログラムへの実行権の移動が要求され
    た場合に、付加プロセツサの使用状況と使用するか否か
    の条件を比較・判断する手段とを備え、 (a)現在、前記付加プロセツサを使用しており、新た
    なプログラムも前記付加プロセツサを使用する場合には
    、前記付加プロセツサの処理状態を保存し、 (b)現在の前記付加プロセツサの使用状態に関係なく
    、新たなプログラムが前記付加プロセツサを使用しない
    ならば前記付加プロセツサの処理状態を保存することな
    く直ちに新たなプログラムを実行させる ことを特徴とする付加プロセツサの制御方法。
JP60264868A 1985-11-27 1985-11-27 付加プロセツサの制御方法 Pending JPS62125437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60264868A JPS62125437A (ja) 1985-11-27 1985-11-27 付加プロセツサの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60264868A JPS62125437A (ja) 1985-11-27 1985-11-27 付加プロセツサの制御方法

Publications (1)

Publication Number Publication Date
JPS62125437A true JPS62125437A (ja) 1987-06-06

Family

ID=17409333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60264868A Pending JPS62125437A (ja) 1985-11-27 1985-11-27 付加プロセツサの制御方法

Country Status (1)

Country Link
JP (1) JPS62125437A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394362A (ja) * 1989-09-07 1991-04-19 Nec Corp コプロセッサ利用状況を考慮したプロセス切り換え方式
JPH0565640A (ja) * 1991-09-05 1993-03-19 Fujitsu Ltd スパツタ装置
JP2009037626A (ja) * 2008-09-04 2009-02-19 Panasonic Corp コンパイラ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394362A (ja) * 1989-09-07 1991-04-19 Nec Corp コプロセッサ利用状況を考慮したプロセス切り換え方式
JPH0565640A (ja) * 1991-09-05 1993-03-19 Fujitsu Ltd スパツタ装置
JP2009037626A (ja) * 2008-09-04 2009-02-19 Panasonic Corp コンパイラ

Similar Documents

Publication Publication Date Title
US5095427A (en) Dispatch control of virtual machine
US20040054833A1 (en) Handling interrupts during multiple access program instructions
JPS6258341A (ja) 入出力割込処理方式
JPH0430053B2 (ja)
JP3439033B2 (ja) 割り込み制御装置及びプロセッサ
US20060149940A1 (en) Implementation to save and restore processor registers on a context switch
JPH07120338B2 (ja) 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ
JPH0810437B2 (ja) 仮想計算機システムのゲスト実行制御方式
JPS62125437A (ja) 付加プロセツサの制御方法
JP2005521937A (ja) コンピュータオペレーティングシステムにおけるコンテキスト切り替え方法及び装置
JP2753781B2 (ja) マイクロプロセッサ装置及び割込みと自動化入出力トラップ再始動を行う方法
EP0223463A2 (en) Multiprocessor data processing system
JPH0668725B2 (ja) データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法
JPS603229B2 (ja) 情報処理方式
JPS6336023B2 (ja)
JPS6376028A (ja) 仮想計算機システムにおける命令ステツプ実行制御方式
JP3022398B2 (ja) 仮想計算機方式
JPH05165652A (ja) タスク切替え制御方法
JPH06324861A (ja) Cpu制御システム及び制御方法
JPH06110857A (ja) プログラムディスパッチ方式
JPH0150936B2 (ja)
JPH0567973B2 (ja)
JPS6246341A (ja) 付加プロセツサの入出力制御方法
Neumann Disk-based program swapping in 8080-based microcomputers
JPS6349941A (ja) 演算処理装置