JP3439033B2 - 割り込み制御装置及びプロセッサ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遅延スロットを有
する分岐命令を実行するパイプライン方式の演算処理装
置において、割り込みが発生した際の制御方式及び当該
方式を用いたプロセッサ、計算機システムに関する。

【０００２】

【従来の技術】演算処理装置の処理速度を向上させる方
法として、処理のパイプライン化がある。以下に、演算
処理装置のパイプライン化について図面を参照して説明
する。

【０００３】図２８は演算処理装置が実行するプログラ
ムの一例を示す図、図２９はパイプライン方式が採用さ
れていない演算処理装置が図２８に示すプログラムを実
行した場合のパイプラインの流れを示す図、図３０はパ
イプライン方式が採用されている演算処理装置が図２８
に示すプログラムを実行した場合のパイプラインの流れ
を示す図である。

【０００４】尚、通常、演算処理装置は、図２９及び図
３０に示すように、パイプライン方式が採用されている
か否かにかかわらず、各命令を、命令を読み出すＦステ
ージ、読み出した命令をデコードしてオペランドを読み
出すＲステージ、演算を実行するＥステージ、そして、
演算結果を書き込むＷステージの４ステージに分けて実
行する。そして、各ステージの実行に１クロック相当の
時間を要する。したがって、１つの命令を実行するには
４クロック相当の時間が必要となる。

【０００５】パイプライン方式が採用されていない演算
処理装置では、図２９に示すように、ある命令の全ステ
ージの実行が終了した後に、次の命令を実行する。した
がって、プログラムがｎ個の命令で構成されている場
合、当該プログラムの処理には、４ｎクロック相当の時
間が必要である。これに対し、パイプライン方式が採用
されている演算処理装置では、図３０に示すように、あ
る命令のＦステージの実行が終了した後に、当該命令の
Ｒステージの実行開始と同時に次の命令の実行を開始す
る。したがって、プログラムがｎ個の命令で構成されて
いる場合、当該プログラムの処理は、ｎ＋３クロック相
当の時間で済む。このように、パイプライン方式の演算
処理装置では、複数の命令をオーバーラップして実行す
るので、プログラムの処理速度を向上させることができ
る。

【０００６】ところで、パイプライン方式の演算処理装
置では、プログラム中に分岐命令があると、プログラム
処理性能が低下するという問題がある。以下に、この問
題を図面を参照して説明する。図３１は分岐命令を含ん
だプログラムの一例を示す図である。ここで、ＪＭＰは
分岐を示すコマンドである。命令Ｑは、命令Ｘ、Ｙから
なるルーチンＬ１に分岐すべき旨を命令している。

【０００７】図３２はパイプライン方式が採用されてい
る演算処理装置が図３１に示すプログラムを実行した場
合のパイプラインの流れを示す図である。通常、演算処
理装置は、命令をデコードして、すなわちＲステージを
実行して、初めて当該命令が分岐命令であるか否かを認
識することができる。云い換えれば、Ｒステージになら
ないと、当該命令が分岐命令かどうかを判断することが
できない。このため、パイプライン方式の演算処理装置
では、図３２に示すように、命令Ｑの次には、命令Ｑが
指定する分岐先Ｌ１の命令Ｘが実行されるべきであるに
もかかわらず、命令Ｒが実行されてしまう。そして、命
令ＱのＲステージが実行されて当該命令が分岐命令であ
ることが判明した時点で、命令Ｒの実行が中止される。
このように、パイプライン方式の演算処理装置では、分
岐命令の次の命令が誤って実行されてしまうために、無
駄なサイクルが発生してプログラム処理性能が低下す
る。

【０００８】上記問題を解決する方法として遅延分岐が
ある。遅延分岐とは、分岐が発生したときに、分岐命令
の後続命令をいくつか実行してから、分岐先の命令を実
行する方法である。一般に、分岐命令の次に実行される
後続命令を遅延スロット中の命令と称する。以下に、遅
延分岐について図面を参照して説明する。図３３は遅延
スロットを有する分岐命令を含んだプログラムの一例を
示す図、図３４は遅延分岐に対応したパイプライン方式
の演算処理装置が図３１に示すプログラムを実行した場
合のパイプラインの流れを示す図である。尚、ここで
は、遅延スロットに含まれる命令が１つの場合について
説明する。

【０００９】遅延分岐に対応したパイプライン方式の演
算処理装置では、図３４に示すように、命令ＱのＲステ
ージが実行されて当該命令が分岐命令であることが判明
したにもかかわらず、分岐命令の後続命令である命令Ｐ
の実行を中止せずに行っている。そして、命令Ｐの次
に、命令Ｑが指定する分岐先であるルーチンＬ１の命令
Ｘを実行している。このように、遅延分岐に対応したパ
イプライン方式の演算処理装置では、分岐先の命令を実
行する際に、実行中である分岐命令の後続命令を中止し
ないので、無駄なサイクルが発生しない。

【００１０】しかしながら、遅延分岐に対応したパイプ
ライン方式の演算処理装置では、遅延スロットに含まれ
る命令の実行中に割り込みが発生した場合、割り込み処
理プログラムからの戻り方に工夫が必要である。すなわ
ち、通常の演算処理装置で用いられているような、割り
込みが発生した命令のアドレス値のみを退避する方法で
は、図３４において、遅延スロット中の命令Ｐで割り込
みが発生した場合、命令Ｐのアドレスのみが退避される
ことになる。この場合、命令Ｑで指定された分岐先Ｌ１
の命令Ｘのアドレスが退避されないので、割り込み処理
プログラムから戻ってきた後、命令Ｐ、命令Ｘ、命令Ｙ
の順番で実行すべきところを、命令Ｐ、命令Ｒ、命令Ｓ
の順序で実行してしまう。

【００１１】上記問題を解決する方式として、特開平５
−１４３３６３号記載の割り込み処理方式がある。当該
方式では、割り込み処理プログラムからの戻り先のアド
レス保持する第１のアドレス保持手段と、割り込み処理
プログラムからの戻り先アドレスの命令の次に実行する
命令のアドレスを保持する第２のアドレス保持手段とを
設け、割り込み処理プログラムから戻るときには第１の
アドレス保持手段に保持されているアドレスへ分岐し、
当該命令の実行後、第２のアドレス保持手段に保持され
ているアドレスへ分岐するようにしたものである。

【００１２】このようにすることで、遅延スロット中の
命令が一つの場合、遅延スロット中の命令で割り込みが
発生したときでも、割り込み処理プログラムから復帰
後、適正な順番で命令を実行することができるようにし
ている。

【００１３】

【発明が解決しようとする課題】ところで、特開平５−
１４３３６３号記載の方式では、演算処理装置として、
命令長が一定であるＲＩＳＣ（Reduced Instruction Se
t Computer）を用いることを前提としている。すなわ
ち、遅延スロット中の命令以外の命令で割り込みが発生
した場合、命令長が一定であるということを利用して、
第１のアドレス保持手段に退避させた、割り込みが発生
した命令のアドレスに、所定の命令長を加算することに
より、第２のアドレス保持手段に退避させるべきアドレ
スを算出している。

【００１４】しかしながら、命令長が一定でないＣＩＳ
Ｃ（Complex Instruction Set Computer）では、命令を
読み出すＦステージが実行されて初めて当該命令の命令
長が判別される。このため、遅延スロット中の命令以外
の命令で割り込みが発生した場合、割り込みが当該命令
のＦステージ実行完了前に発生したときには、当該命令
の命令長が判別していないことがある。この場合、上記
特開平５−１４３３６３号記載の方式では、第２のアド
レス保持手段に退避させるべきアドレスを適正に算出で
きないという問題がある。

【００１５】特に、複数の処理を同時に実行する次世代
の演算処理装置の方式として注目されているＶＬＩＷ
（Very Long Instruction Word）では、命令長は一定で
あるが、同時に実行させたい複数の処理を１つの命令に
結合するため、命令の冗長性が悪い。このため、命令を
圧縮してメモリに格納するのが一般的である。しかしな
がら、命令を圧縮した場合、圧縮後の命令の命令長が一
定でなくなることがあるので、上記特開平５−１４３３
６３号記載の方式では、ＶＬＩＷに適用した場合にも、
第２のアドレス保持手段に退避させるべきアドレスを適
正に算出できないことがあるという問題がある。

【００１６】本発明は、上記事情に基づいてなされたも
のであり、命令長が一定でない場合にも、割り込みを正
確に処理することができる割り込み処理方式及び当該方
式を用いたプロセッサ、計算機システムを提供すること
を目的とする。

【００１７】

【課題を解決するための手段】上記課題を解決するため
に、本発明の割り込み制御方式は、少なくとも１つの命
令を遅延スロット中に含む分岐命令を実行するパイプラ
イン方式の演算処理装置において、記憶装置に可変長で
格納された当該分岐命令を含む複数の命令を順次読み出
して処理する際に用いる割り込み制御方式であって、割
り込みが発生した場合に、当該割り込みが発生した命令
から、当該命令の前記遅延スロットに含まれる命令の数
だけ後に実行すべき命令までの各アドレスを格納するア
ドレス格納手段と、前記割り込み処理が完了した後に、
前記アドレス格納手段に格納された各アドレスを、前記
割り込みが発生した命令のアドレスから順次読み出すア
ドレス読出し手段と、前記アドレス読み出し手段によっ
て最初に読み出したアドレスへ分岐して、命令を実行す
る第一の命令実行手段と、前記アドレス読み出し手段に
よって２番目以降に読み出した各アドレスについて、当
該アドレスが前記分岐命令によって指定された命令のア
ドレスであるときは、当該アドレスへ分岐して命令を実
行し、前記分岐命令によって指定された命令以外の命令
のアドレスであるときは、現在実行されている命令の後
続命令を実行する第二の命令実行手段と、を具備するこ
とを特徴とする。

【００１８】ここで、実行している命令のアドレスに当
該命令の命令長を加算して、次に読み出して実行すべき
命令のアドレスを生成するアドレス生成手段を備えてい
る場合、前記第二の命令実行手段は、前記割り込みが発
生した時点で、当該割り込みが発生した命令の命令長が
判明している場合には、前記アドレス読み出し手段で２
番目に読み出したアドレスが前記分岐命令によって指定
された命令以外の命令のアドレスであっても、当該アド
レスへ分岐して命令を実行するようにしてもよい。

【００１９】また、本発明のプロセッサは、命令格納用
メモリに可変長で格納された、分岐命令を含む複数の命
令を順次読み出して実行するパイプライン方式のプロセ
ッサであって、前記命令格納用メモリから命令を順次読
み出すと共に、前記読み出した命令が分岐命令である場
合、当該分岐命令の遅延スロットに含まれる後続命令を
読み出した後に、当該分岐命令によって指定される分岐
先アドレスの命令を読み出す命令供給ユニットと、前記
命令供給ユニットによって読み出された命令を実行する
と共に、前記読み出された命令が分岐命令である場合
に、当該分岐命令によって指定される分岐先アドレスを
前記命令供給ユニットに通知する命令実行ユニットと、
割り込みが発生した場合に、割り込み処理からの復帰後
に実行すべき命令を制御する割り込み制御ユニットと、
を備え、前記割り込み制御ユニットは、割り込みが発生
した場合に、当該割り込みが発生した命令から、当該命
令の前記遅延スロットに含まれる命令の数だけ後に実行
すべき命令までの各アドレスを格納するレジスタを有
し、前記割り込み処理が完了した後に、前記レジスタに
格納された各アドレスを、前記割り込みが発生した命令
のアドレスから順次読み出すものであり、前記命令供給
ユニットは、割り込み処理からの復帰に際して、前記割
り込み制御ユニットによって前記レジスタから最初に読
み出したアドレスの命令を読み出すと共に、前記割り込
み制御ユニットによって前記レジスタから２番目以降に
読み出したアドレスについては、当該アドレスが前記分
岐命令によって指定された命令のアドレスであるとき
は、当該アドレスへ分岐して命令を実行し、前記分岐命
令によって指定された命令以外の命令のアドレスである
ときは、最新に読み出した命令の後続命令を読み出すも
のであることを特徴とする。

【００２０】また、本発明の計算機システムは、本発明
のプロセッサと、分岐命令を含む複数の命令が可変長で
格納された命令格納用メモリと、前記プロセッサを入出
力装置に接続するＩ／Ｏデバイスと、を備えたことを特
徴とする。

【００２１】

【発明の実施の形態】以下に、本発明の第一実施形態に
ついて図面を参照して説明する。

【００２２】図１は本発明の第一実施形態である割り込
み制御方式を用いたプロセッサとその周辺装置とを機能
的に表した図である。

【００２３】本実施形態である割り込み制御方式を用い
たプロセッサは、分岐命令を含む複数の命令からなるプ
ログラムを処理する際に、１つの命令を遅延スロット中
に含む遅延分岐を実行するパイプライン方式のプロセッ
サである。

【００２４】本実施形態方式を用いたプロセッサは、実
行すべき各命令を、命令を読み出すＦステージ、読み出
した命令をデコードしてオペランドを読み出すＲステー
ジ、演算を実行するＥステージ、そして、演算結果を書
き込むＷステージの４ステージに分けて実行している。
そして、各ステージの実行に１クロック相当の時間を要
している。したがって、１つの命令を実行するには４ク
ロック相当の時間が必要である。

【００２５】本実施形態方式を用いたプロセッサとその
周辺装置は、図１に示すように、命令格納用メモリ１０
と、命令供給ユニット２０と、命令実行ユニット３０
と、データ格納用メモリ４０と、を備えている。ここ
で、命令供給ユニット２０、命令実行ユニット３０及び
割り込み制御ユニット５０がプロセッサに相当する。命
令格納用メモリ１０及びデータ格納用メモリ４０は、周
辺装置である。

【００２６】命令格納用メモリ１０は、複数の命令で構
成された所定のプログラムや、割り込み処理を行うため
の割り込み処理プログラム等を格納している。命令格納
用メモリ１０は、アドレス線８００を介して通知された
物理アドレスに格納されている命令を読み出し、データ
線８０１を用いて命令供給ユニット２０へ転送する。

【００２７】データ格納用メモリ４０は、命令供給ユニ
ット２０でのアドレス変換（仮想アドレスを物理アドレ
スに変換）に使用するアドレス変換テーブル４１の他、
命令実行ユニット３０での演算処理に使用するデータ等
を格納している。データ格納用メモリ４０は、制御線８
２２を介して読み出しが通知された場合、アドレス線８
２０を介して転送された物理アドレスに格納されている
データを読み出し、データ線８２１を用いて命令実行ユ
ニット３０へ転送する。また、制御線８２２を介して書
き込みが通知された場合、データ線８２１を介して命令
実行ユニット３０から転送されたデータを、アドレス線
８２０を介して転送された物理アドレスに書き込む。

【００２８】命令供給ユニット２０は、実行すべき命令
の仮想アドレスを生成した後、当該仮想アドレスを物理
アドレスにアドレス変換し、この物理アドレスをアドレ
ス線８００を用いて命令格納用メモリ１０に転送する。
これにより、命令格納用メモリ１０から実行すべき命令
を読み出す。また、データ線８０１によってメモリ格納
用ユニット１０から転送された命令の命令長を検出する
と共に、必要に応じて所定の処理を行い、その後、当該
命令をデータ線８１０を用いて命令実行ユニット３０へ
転送する。尚、これ等の処理はＦステージで行われる。

【００２９】また、命令供給ユニット２０は、アドレス
変換動作に支障が生じて割り込みが発生した場合、当該
ユニット２０で割り込みが発生した旨を命令供給割り込
み信号線８３０を用いて割り込み制御ユニット５０へ通
知する。尚、本実施形態では、命令供給ユニット２０で
生じた割り込みは、全てＦステージで発生するものとす
る。

【００３０】さらに、命令供給ユニット２０は、割り込
み信号線８３４を介して割り込み制御ユニット５０から
割り込み要求を受け取とった場合、割り込み処理プログ
ラム実行後の戻り仮想アドレス、すなわち割り込み処理
が発生した命令の仮想アドレスと、当該命令の次に実行
すべき命令の仮想アドレスとを、それぞれアドレス線８
３１、８３２を用いて割り込み制御ユニット５０へ転送
する。また、信号線８３２を用いて転送した仮想アドレ
ス、すなわち割り込み処理が発生した命令の次に実行す
べき命令の仮想アドレスが分岐命令によって特定される
分岐先アドレスであるか否かを示す信号を、信号線８３
３を用いて割り込み制御ユニット５０へ転送する。

【００３１】命令実行ユニット３０は、データ線８１０
を介して命令供給ユニット２０から転送された命令をデ
コードし、その結果に応じて演算処理、分岐処理、デー
タ格納用メモリ４０へのアクセス、命令供給ユニット２
０及び割り込み制御ユニット５０の内部レジスタへのア
クセス等を行う。演算処理は、Ｒステージにおいて演算
用レジスタ３１から必要なデータを読み出し、Ｅステー
ジで演算を行い、Ｗステージで演算結果を演算用レジス
タ２１へ書き込むことで行われる。分岐処理は、命令供
給ユニット２０から転送された命令が分岐命令である場
合、Ｒステージにおいて、分岐先アドレス線８１１及び
分岐要求信号線８１２を用いて、当該分岐命令によって
特定される分岐先の仮想アドレス及び分岐要求を、命令
供給ユニット２０に転送することで行われる。データ格
納用メモリ４０へのアクセスは、データ格納先の物理ア
ドレスを転送するためのアドレス線８２０、データを転
送するためのデータ線８２１及びアクセスを制御するた
めの制御信号線８２２を用いて、データ格納用メモリ４
０にアクセスする。命令供給ユニット２０又は割り込み
制御ユニット５０の内部レジスタへのアクセスは、レジ
スタの識別信号を転送するための識別信号線８１３、デ
ータを転送するためのデータ信号線８１４及びアクセス
を制御するための制御信号線８１５を用いて、所望のレ
ジスタにアクセスする。

【００３２】また、命令実行ユニット３０は、例えばデ
コードした命令が正しい命令でない場合、当該ユニット
３０で割り込みが発生した旨を、命令実行割り込み信号
線８３５を用いて割り込み制御ユニット５０へ通知す
る。また、割り込み先レジスタ３２に予め格納されてい
る分岐先の仮想アドレスへの分岐を実行することによ
り、命令格納用メモリ１０に格納されている割り込み処
理プログラムの処理を開始する。尚、本実施形態では、
命令実行ユニット３０における割り込みは、全てＲステ
ージで発生するものとする。

【００３３】割り込み制御ユニット５０は、命令実行割
り込み信号線８３５又は命令供給割り込み信号線８３０
によって送られてきた割り込み通知を受け取って、優先
順位や割り込みマスク等のチェックを行い、その後、割
り込み信号線８３４を用いて、割り込み要求と、割り込
みがどのステージで発生したかを示す信号とを、命令供
給ユニット２０及び命令実行ユニット３０へ出力する。

【００３４】次に、図１に示す命令供給ユニット２０に
ついて具体的に説明する。

【００３５】図２は図１に示す命令供給ユニット２０の
概略構成図である。

【００３６】命令供給ユニット２０は、図２に示すよう
に、命令変換ユニット２０１と、レジスタ２０２〜２０
４と、加算器２０５と、セレクタ２０６〜２０９と、ア
ドレス変換回路２１０と、を備えている。

【００３７】命令変換ユニット２０１は、データ線８０
１によって命令格納用メモリ１０から転送された命令を
受け取って、当該命令に命令伸張等の変換処理を行う。
そして、当該変換処理が行われた命令をデータ線８１０
を介して命令実行ユニット３０へ転送する。また、受け
取った命令の命令長を検出し、検出した命令長を信号線
７１０を介して加算器２０５へ転送する。

【００３８】レジスタ２０２は、アドレス線７００に出
力された仮想アドレスを保持すると同時に、今まで保持
していた仮想アドレスをアドレス線７０１に出力する。
これにより、Ｆステージ実行中の命令、すなわち命令供
給ユニット２０によって読み出しアクセスされている命
令の仮想アドレスを保持する。レジスタ２０３は、アド
レス線７０１に出力された仮想アドレスを保持すると同
時に、今まで保持していた仮想アドレスをアドレス線７
０２に出力する。これにより、Ｒステージ実行中の命
令、すなわち命令実行ユニット３０でデコードしている
命令の仮想アドレスを保持する。レジスタ２０４は、分
岐要求信号線８１２上の信号を保持すると同時に、今ま
で保持していた信号を信号線７２１に出力する。これに
より、信号線８１２には、Ｆステージ実行中の命令の１
つ前に実行されている命令、すなわちＲステージ実行中
の命令が分岐命令であるか否かを示す信号が出力され、
信号線７２１にはＲステージ実行中の命令の１つ前に実
行されている命令、すなわちＥステージ実行中の命令が
分岐命令であるか否かを示す信号が出力される。

【００３９】加算器２０５は、信号線７１０によって命
令変換ユニット２０１から転送された命令長に、アドレ
ス線７０１に出力された仮想アドレス、すなわち、Ｆス
テージの実行が完了した命令の仮想アドレスを加算す
る。これにより、分岐が発生しない場合に次に実行すべ
き命令の仮想アドレスを算出して、アドレス線７２０に
出力する。

【００４０】セレクタ２０６は、分岐要求信号線８１２
によって命令実行ユニット３０から分岐要求が送られて
きた場合、分岐先アドレス線８１１によって命令実行ユ
ニット３０から転送された分岐先の仮想アドレスを選択
する。一方、分岐要求が送られていない場合、アドレス
線７２０によって加算器２０５から転送された仮想アド
レスを選択する。そして、セレクタ２０６は、選択した
仮想アドレスを次に実行すべき命令の仮想アドレスとし
て、アドレス線７００に出力する。

【００４１】アドレス変換回路２１０は、セレクタ２０
６によってアドレス線７００上に出力された次に実行す
べき命令の仮想アドレスを受け取って、当該仮想アドレ
スを物理アドレスへ変換する。そして、変換した物理ア
ドレスをアドレス線８００を介して命令格納用メモリ１
０に転送する。これにより、命令格納用メモリ１０は、
当該物理アドレスに格納された命令をデータ線８０１を
介してメモリ供給ユニット２０の命令変換ユニット２０
１へ転送する。

【００４２】尚、仮想アドレスから物理アドレスへのア
ドレス変換は、アドレス変換回路２１０が備えるアドレ
ス変換キャッシュ２１１を参照して行う。アドレス変換
キャッシュ２１１は、アドレス変換を高速に行うための
ものであり、データ格納用メモリ４０に格納されたアド
レス変換テーブル４１の一部分のコピーを格納してい
る。アドレス変換回路２１０は、アドレス変換に必要な
値がアドレス変換キャッシュ２１１に存在しない場合
（この場合、仮想アドレスは誤った物理アドレスに変換
される）、原因となる命令がＦステージを完了したとき
に、命令供給割り込み信号線８３０を用いて、割り込み
が発生した旨を割り込み制御ユニット５０へ通知する。

【００４３】セレクタ２０７は、割り込みが発生した場
合に、割り込み処理プログラムから戻ったときに最初に
実行すべき命令の仮想アドレス、すなわち当該割り込み
が発生した命令の仮想アドレスを、アドレス線８３１を
介して割り込み制御ユニット５０へ転送する。具体的に
は、割り込み信号線８３４を介して割り込み制御ユニッ
ト５０からＦステージで割り込みが発生した旨通知され
た場合、アドレス線７０１上の仮想アドレス、すなわち
Ｆステージを実行していた命令（当該割り込みが発生し
た命令）の仮想アドレスを選択して、アドレス線８３１
に出力する。一方、割り込み信号線８３４を介して割り
込み制御ユニット５０からＲステージで割り込みが発生
した旨通知された場合、アドレス線７０２上の仮想アド
レス、すなわちＲステージを実行していた命令（当該割
り込みが発生した命令）の仮想アドレスを選択して、ア
ドレス線８３１に出力する。

【００４４】セレクタ２０８は、割り込みが発生した場
合に、割り込み処理プログラムから戻ったときに最初に
実行すべき命令の次に実行すべき命令の仮想アドレス
を、アドレス線８３２を介して割り込み制御ユニット５
０へ転送する。具体的には、割り込み信号線８３４を介
して割り込み制御ユニット５０からＦステージで割り込
みが発生した旨通知された場合、アドレス線７００上の
仮想アドレス、すなわちＦステージを実行していた命令
（当該割り込みが発生した命令）の次に実行すべき命令
の仮想アドレスを選択して、アドレス線８３２に出力す
る。一方、割り込み信号線８３４を介して割り込み制御
ユニット５０からＲステージで割り込みが発生した旨通
知された場合、アドレス線７０１上の仮想アドレス、す
なわちＲステージを実行していた命令（当該割り込みが
発生した命令）の次に実行すべき命令の仮想アドレスを
選択して、アドレス線８３２に出力する。

【００４５】セレクタ２０９は、セレクタ２０８で選択
された仮想アドレスが分岐先の仮想アドレスであるか否
かを示す信号を出力する。具体的には、割り込み信号線
８３４を介して割り込み制御ユニット５０からＦステー
ジで割り込みが発生した旨通知された場合、分岐要求信
号線８１２上の信号を選択して信号線８３３に出力す
る。一方、割り込み信号線８３４を介して割り込み制御
ユニット５０からＲステージで割り込みが発生した旨通
知された場合、信号線７２１上の信号を選択して信号線
８３３に出力する。

【００４６】図２に示す命令供給ユニット２０では、セ
レクタ２０６が分岐先アドレス線８１１によって命令実
行ユニット３０から転送された分岐先の仮想アドレスを
選択した場合、セレクタ２０８で選択される仮想アドレ
スは、当該分岐先の仮想アドレスとなる。分岐先の仮想
アドレスは分岐命令によって特定された仮想アドレスな
ので、この場合、アドレス線８３２に正確な仮想アドレ
スの値が出力されたことが保証される。

【００４７】一方、セレクタ２０６がアドレス線７２０
によって加算器２０５から送られてきた仮想アドレスを
選択した場合、セレクタ２０８で選択される仮想アドレ
スは、当該加算機２０５で算出された仮想アドレスとな
る。アドレス変換キャッシュ２１１に必要な値が格納さ
れていないために割り込みが発生した場合、変換された
物理アドレスに誤りが生じるため、命令格納用メモリ１
０から本来実行すべき命令とは異なる命令が読み出され
てしまう。そして、命令変換ユニット２０１で、本来実
行すべき命令の命令長とは異なる命令長が検出されてし
まう。このような場合、加算器２０５で算出された仮想
アドレスに誤りが生ずるので、アドレス線８３２に不正
確な仮想アドレスの値が出力されたことになる。

【００４８】このように、セレクタ２０８で選択した仮
想アドレスが分岐先の仮想アドレスの場合、当該選択し
た仮想アドレスは正確な値であることが保証されるが、
分岐先の仮想アドレスでない場合、当該選択した仮想ア
ドレスが正確な値でない可能性がある。このため、セレ
クタ２０９は、本実施形態方式が適用されたプロセッサ
で処理される遅延スロット中に含まれる命令が１つであ
ることを利用し、割り込みが発生した命令の一つ前の命
令が分岐命令であるか否かに応じて、セレクタ２０８で
選択した仮想アドレスが分岐先の仮想アドレスであるか
否かを示す情報を出力している。

【００４９】尚、アドレス変換キャッシュ２１１に必要
な値が格納されていないために割り込みが発生した場
合、命令実行ユニット３０は、割り込み先レジスタ３２
に予め格納されている分岐先の仮想アドレスへの分岐を
行うことにより、命令格納用メモリ１０に格納された割
り込み処理プログラムを実行する。これにより、命令実
行ユニット３０は、アドレス変換テーブル４１から必要
な部分を読み出し、アドレス信号線８１３、データ信号
線８１４、制御信号線８１５を用いてアドレス変換キャ
ッシュ２１１の内容を更新する。

【００５０】次に、図１に示す割り込み制御ユニット５
０について具体的に説明する。

【００５１】図３は図１に示す割り込み制御ユニット５
０の概略構成図である。

【００５２】割り込み制御ユニット５０は、図３に示す
ように、レジスタ５０１〜５０３と、割り込み調整回路
５０４と、セレクタ５０５と、双方向ドライバ５０６
と、を備えている。

【００５３】割り込み調整回路５０４は、複数の割り込
みが同時に発生した場合に、優先順位に基づいて処理す
べき割り込みを決定したり、処理すべきでない割り込み
をマスクしたりする。上述したように、本実施形態で
は、命令供給ユニット２０で発生する割り込み（Ｆステ
ージで発生する割り込み）及び命令実行ユニット３０で
発生する割り込み（Ｒステージで発生する割り込み）の
二種類の割り込みを想定している。命令供給ユニット２
０で発生する割り込みの要因は、アドレス変換キャッシ
ュ１２１に必要な値が格納されていない場合等であり、
原因となる命令がＦステージまで進んだときに、命令供
給割り込み信号線８３０を介して命令供給ユニット２０
から割り込み制御ユニット５０へ、割り込みが発生した
旨通知される。一方、命令実行ユニット３０で発生する
割り込みの要因は、デコードされた命令が不正な命令だ
った場合等であり、原因となる命令がＲステージまで進
んだときに、命令実行割り込み信号線８３５を介して命
令実行ユニット３０から割り込み制御ユニット５０へ、
割り込みが発生した旨通知される。割り込み調整回路５
０４は、レジスタ５０４ａに格納されたデータを基に、
命令供給割り込み信号線８３０及び／又は命令実行割り
込み信号線８３５を介して通知された割り込みについ
て、優先順位やマスクの有無等を判定し、処理すべき割
り込みを、割り込み信号線８３４を介して命令供給ユニ
ット２０、命令実行ユニット３０及びレジスタ５０１〜
５０３へ通知する。

【００５４】また、割り込み調整回路５０４は、制御信
号８１５を介して命令実行ユニット３０から転送された
制御信号が読み出しアクセスであり、且つアドレス線８
１３を介して転送された識別信号がレジスタ５０４ａを
示す場合、信号線７３３を介してセレクタ５０５に、レ
ジスタ５０４ａに格納されたデータ（優先順位やマスク
の有無等を示すデータ）を転送する。

【００５５】さらに、割り込み調整回路５０４は、制御
信号８１５を介して命令実行ユニット３０から転送され
た制御信号が書き込みアクセスである場合、データ線８
１４上のデータをレジスタ５０４ａに格納する。尚、本
実施形態では、命令実行ユニット３０からレジスタ５０
１〜５０２への書き込みができないようにしてある。し
たがって、アドレス信号線８１３は、書き込みモードの
場合、レジスタ５０４ａが複数のレジスタで構成されて
いる場合に、これ等を選択するためにのみ使用される。

【００５６】レジスタ５０１は、割り込み調整回路５０
４から割り込み信号線８３４に割り込み要求が出力され
たのを契機として、アドレス線８３１を介して命令供給
ユニット２０のセレクタ２０７から転送された仮想アド
レス、すなわち割り込み処理プログラムから戻ったとき
に最初に実行すべき命令の仮想アドレスを格納する。レ
ジスタ５０２は、割り込み調整回路５０４から割り込み
信号線８３４に割り込み要求が出力されたのを契機とし
て、アドレス線８３２を介して命令供給ユニット２０の
セレクタ２０８から転送された仮想アドレス、すなわち
割り込み処理プログラムから戻ったときに最初に実行す
べき命令の次に実行すべき命令の仮想アドレスを格納す
る。レジスタ５０３は、割り込み調整回路５０４から割
り込み信号線８３４に割り込み要求が出力されたのを契
機として、信号線８３３を介して命令供給ユニット２０
のセレクタ２０９から転送された情報、すなわちレジス
タ５０２に格納されている仮想アドレスが分岐先の仮想
アドレスであるか否かを示す情報を格納する。

【００５７】セレクタ５０５は、レジスタ５０１〜５０
３に格納された値、および割り込み調節回路５０４のレ
ジスタ５０４ａに格納された値の中から、アドレス線８
１３を介して命令実行ユニット３０から転送された識別
信号が示すレジスタを選択し、当該レジスタに格納され
ている値を信号線７３５上に出力する。

【００５８】双方向ドライバ５０６は、制御信号線８１
５を介して命令実行ユニット３０から転送された制御信
号に基づいて、データ転送方向を決定する。制御信号が
読み出しアクセスである場合、アドレス線７３５を介し
てセレクタ５０５から転送された値を、データ線８１４
を介して命令実行ユニット３０へ転送する。また、制御
信号が書き込みアクセスである場合、データ線８１４を
介して命令供給ユニット２０から転送されたデータを、
データ線７３６を介して割り込み調整回路３１０へ転送
する。

【００５９】次に、図１に示すプロセッサ及びその周辺
装置の動作について図面を参照して説明する。

【００６０】先ず、割り込みが発生しない場合の動作に
ついて説明する。

【００６１】図４は図１に示すプロセッサで処理され
る、遅延スロットを有する分岐命令を含んだプログラム
の一例を示す図である。ここで、ＬＤはレジスタ間での
データ転送を示すコマンド、ＪＭＰは分岐を示すコマン
ドである。尚、このプログラムを構成する各命令は、命
令格納用メモリ１０に格納された状態では、命令長が一
定でないものとする。

【００６２】図５は図１に示すプロセッサが図４に示す
プログラムを実行した場合のパイプラインの流れを示す
図である。

【００６３】図１に示すプロセッサでは、命令供給ユニ
ット２０は、読み出すべき命令の仮想アドレスを物理ア
ドレスに変換して、当該物理アドレスに格納されている
命令を命令格納用メモリ１０から読み出す。そして、読
み出した命令に伸張処理等の変換処理を施して命令実行
ユニット３０へ転送すると共に、読み出した命令の次に
読み出すべき命令の仮想アドレスを生成する。メモリ供
給ユニット２０は、上記一連の動作（Ｆステージ）を１
クロック相当の時間で繰り返し行う。

【００６４】また、命令実行ユニット３０は、命令供給
ユニット２０から転送された命令をデコードしてオペラ
ンドを読み出し（Ｒステージ）、演算を実行し（Ｅステ
ージ）、そして、演算結果を書き込む（Ｗステージ）。
この動作を各ステージ毎に１クロック相当の時間をかけ
て、命令供給ユニット２０から命令が転送されてくる毎
に行う。したがって、図１に示すプロセッサでは、図５
に示すように、最大で３つの命令を平行して実行するこ
とができる。これにより、プログラムの処理速度を向上
させることができる。

【００６５】また、命令実行ユニット３０は、命令供給
ユニット２０から転送された命令が分岐命令である場
合、Ｒステージ完了後、分岐先アドレス線８１１及び分
岐要求信号線８１２を用いて、当該分岐命令によって特
定される分岐先の仮想アドレス及び分岐要求を命令供給
ユニット２０に転送している。したがって、分岐先の仮
想アドレスは、当該分岐命令の実行開始後、２クロック
相当の時間経過後に、命令供給ユニット２０に転送され
ることになる。このため、図５に示すように、分岐命令
である命令Ｑが実行開始された後、当該分岐命令の後続
命令である命令Ｐが実行開始された後に、命令Ｑの分岐
先ルーチンＬ１（命令Ｘ、命令Ｙ）が実行開始される。
すなわち、１つの命令を含む遅延スロットを有する遅延
分岐が実行される。

【００６６】次に、割り込みが発生した場合の動作につ
いて、遅延スロット中の命令以外で割り込みが発生した
場合と、遅延スロット中の命令で割り込みが発生した場
合とに分けて説明する。

【００６７】図６は図１に示すプロセッサで処理される
割り込み処理プログラムの一例を示す図である。ここ
で、ＤＩは割り込み禁止を示すコマンド、ＥＩは割り込
み解除を示すコマンド、ＣＭＰは２つのデータを比較を
示すコマンド、ＪＮＥは条件つきの分岐を示すコマン
ド、ＮＯＰ（ノンオペレーション）は何もしないことを
示すコマンドである。

【００６８】遅延スロット中の命令以外で割り込みが発
生した場合について説明する。

【００６９】先ず、Ｆステージで命令に割り込みが発生
した場合について図７を参照して説明する。

【００７０】図７は図４に示すプログラムの命令Ｒで、
Ｆステージ実行中に割り込みが発生した場合におけるプ
ログラムのパイプラインの流れを示す図である。

【００７１】命令ＲのＦステージで割り込みが発生した
場合、すなわち命令Ｒが命令供給ユニット２０で処理さ
れている最中に当該命令Ｒに割り込みが発生した場合、
命令供給ユニット２０は、命令ＲのＦステージ完了と同
時に、命令供給割り込み信号線８３０を用いて、割り込
みが発生した旨を割り込み制御ユニット５０へ通知す
る。

【００７２】割り込み制御ユニット５０は、当該通知さ
れた割り込みの優先順位やマスクの有無等を判定し、当
該割り込みが処理すべきものである場合に、割り込み信
号線８３４を介して命令実行ユニット３０へ通知する。

【００７３】命令実行ユニット３０は、割り込み制御ユ
ニット５０から割り込みが発生した旨の通知を受ける
と、データ線８１０を介して命令供給ユニット２０から
転送された命令Ｒを実行をすることなく終了し、図７に
示すように、命令ＲのＲステージ以降をキャンセルす
る。また、分岐先アドレス線８１１を用いて、割り込み
先レジスタ３２に予め格納されている分岐先の仮想アド
レスを命令供給ユニット２０に転送する。

【００７４】命令供給ユニット２０は、命令実行ユニッ
ト３０から転送された分岐先の仮想アドレスを物理アド
レスに変換して、命令格納用メモリ１０の前記物理アド
レスに格納されている命令を読み出す。これにより、割
り込み処理プログラムの先頭アドレスの命令への分岐が
行われ、図６に示す割り込み処理プログラムが実行され
る。

【００７５】図６に示す割り込み処理プログラムでは、
先ず、割り込み処理中に更に別の割り込みが発生しない
ように割り込み禁止を指令する（命令ａ）。この命令を
受けて、命令実行ユニット３０は、割り込み制御ユニッ
ト５０の割り込み調整回路５０４内蔵のレジスタ５０４
ａを「マスク有り」に書き換える。割り込み制御ユニッ
ト５０は、レジスタ５０４ａの内容がマスク有りの場
合、その後、命令供給割り込み信号線８３０及び／又は
命令実行割り込み信号線８３５を介して割り込みが通知
されても、割り込み要求を割り込み信号線８３４を介し
て他のユニット等に通知することはない。

【００７６】次に、割り込み制御ユニット５０のレジス
タ５０１（Ｅ−ＩＰ０）に格納されている仮想アドレス
（割り込みが発生した命令、すなわち命令Ｒの仮想アド
レス）を、命令実行ユニット３０の演算用レジスタ３１
内に設けられているレジスタＩＡに格納する旨指令する
（命令ｂ）。この命令を受けて、命令実行ユニット３０
は、識別信号線８１３及び制御信号線８１５を用いてレ
ジスタ５０１にアクセスする。これにより、割り込み制
御ユニット５０は、レジスタ５０１に格納されている仮
想アドレスをアドレス線８１３を介して命令実行ユニッ
ト３０に転送する。命令実行ユニット３０は、割り込み
制御ユニット５０から転送された仮想アドレスを演算用
レジスタ３１内のレジスタＩＡに格納する。

【００７７】次に、割り込み制御ユニット５０のレジス
タ５０２（Ｅ−ＩＰ１）に格納されている仮想アドレス
（割り込みが発生した命令の次に実行されるべき命令、
すなわち命令Ｓの仮想アドレス）を、命令実行ユニット
３０の演算用レジスタ３１内に設けられているレジスタ
ＩＢに格納する旨指令する（命令ｃ）。この命令を受け
て、命令実行ユニット３０は、識別信号線８１３及び制
御信号線８１５を用いてレジスタ５０２にアクセスす
る。これにより、割り込み制御ユニット５０は、レジス
タ５０２に格納されている仮想アドレスをアドレス線８
１３を介して命令実行ユニット３０に転送する。命令実
行ユニット３０は、割り込み制御ユニット５０から転送
された仮想アドレスを演算用レジスタ３１内のレジスタ
ＩＢに格納する。

【００７８】次に、割り込み制御ユニット５０のレジス
タ５０３（Ｅ−ＩＰ１Ｖ）に格納されている値（命令ｃ
でレジスタＩＢに格納した仮想アドレスが分岐先の仮想
アドレスであるか否かを示す値）を、命令実行ユニット
３０の演算用レジスタ３１内に設けられているレジスタ
ＩＣに格納する旨指令する（命令ｄ）。この命令を受け
て、命令実行ユニット３０は、識別信号線８１３及び制
御信号線８１５を用いてレジスタ５０３にアクセスす
る。これにより、割り込み制御ユニット５０は、レジス
タ５０３に格納されている値をアドレス線８１３を介し
て命令実行ユニット３０に転送する。命令実行ユニット
３０は、割り込み制御ユニット５０から転送された値を
演算用レジスタ３１内のレジスタＩＣに格納する。

【００７９】尚、本実施形態では、レジスタ５０２に格
納されている仮想アドレスが分岐先の仮想アドレスであ
る場合、レジスタ５０３に格納される信号が「１」とな
るようにしている。一方、レジスタ５０２に格納されて
いる仮想アドレスが分岐先の仮想アドレスでない場合、
レジスタ５０３に格納される信号が「０」となるように
している。

【００８０】命令ｅから命令ｏの１つ前の命令までの各
命令は、所定の割り込み処理を行うためのものである。
これ等の命令は割り込みの要因によって種々異なる。こ
れ等の命令は、通常の割り込み処理プログラムと基本的
に同じ考えで作られるものである。したがって、ここで
は、これ等の命令の説明を省略する。

【００８１】命令ｏでは、レジスタＩＣの内容と０との
比較を指令する（命令ｏ）。この命令を受けて、命令実
行ユニット３０は、演算用レジスタ３１内のレジスタＩ
Ｃに格納した値、すなわちレジスタＩＢに格納した仮想
アドレスが分岐先の仮想アドレスであるか否かを示す値
が、０であるか否かを比較する。次に、命令ｏで比較し
た結果、両者が一致した場合は、ルーチンＬ２に分岐す
る旨指令する（命令ｐ）。ここでは、図４に示す命令Ｒ
で割り込みが発生したことを想定しているので、割り込
みが発生した命令Ｒの次に実行されるべき命令Ｓの仮想
アドレスは、分岐命令によって特定されるものではな
い。したがって、レジスタＩＣに格納した値は０とな
る。このため、命令実行ユニット３０は、図７に示すよ
うに、ルーチンＬ２への分岐を実行せずに、後続命令ｑ
を実行する。

【００８２】命令ｑでは、命令ａで指令した割り込み禁
止を解除するように指令する。この命令を受けて、命令
実行ユニット３０は、割り込み制御ユニット５０の割り
込み調整回路５０４内蔵のレジスタ５０４ａを「マスク
無し」に書き換える。但し、レジスタ５０４ａの書き換
えは、命令ｑの２つ命令の後に、有効となるようにして
ある。

【００８３】次に、レジスタＩＡに格納された仮想アド
レスの命令への分岐を指令する（命令ｒ）。この命令を
受けて、命令実行ユニット３０は、レジスタＩＡに格納
された仮想アドレスの命令、すなわち割り込みが発生し
た命令Ｒを実行する。但し、本実施形態では、上述した
ように、１つの命令を含む遅延スロットを有する遅延分
岐を実行するので、命令Ｒの実行は、図７に示すよう
に、命令ｒの後続命令ｓの実行後に行われる。尚、命令
ｓには、ノーオペレーション（ＮＯＰ）と呼ばれる何も
しない命令が入っているので、図７に示すように、割り
込み処理から復帰した後、実行順序を変更することなく
図４に示すプログラムを正確に処理することができる。

【００８４】命令ＲのＦステージで割り込みが発生した
場合、この段階では、命令Ｒの正しい命令長が判明しな
いので、命令Ｒの仮想アドレスに命令Ｒの命令長を加算
しても、命令Ｒの後続命令である命令Ｓの正確な仮想ア
ドレスを求めることはできない。そこで、本実施形態で
は、割り込み処理からの復帰後、最初に実行すべき命令
（ここでは、命令Ｒ）の次に実行すべき命令（ここで
は、命令Ｓ）が分岐命令の分岐先でない場合、命令ｒで
レジスタ５０１に格納された仮想アドレスへの分岐を実
行後、命令ｒの遅延スロットに含まれる命令ｓで、レジ
スタ５０２に格納された仮想アドレスへの分岐を行うこ
となく、ＮＯＰ命令を実行しいる。これにより、割り込
み処理から復帰した後のプログラムの実行順序が変更さ
れるのを防止している。

【００８５】次に、Ｒステージで命令に割り込みが発生
した場合について図８を参照して説明する。

【００８６】図８は図４に示すプログラムの命令Ｒで、
Ｒステージ実行中に割り込みが発生した場合におけるプ
ログラムのパイプラインの流れを示す図である。

【００８７】命令ＲのＲステージで割り込みが発生した
場合、すなわち命令Ｒが命令実行ユニット３０で処理さ
れている最中に当該命令Ｒに割り込みが発生した場合、
命令実行ユニット３０は、命令ＲのＲステージ完了と同
時に、命令実行割り込み信号線８３５を用いて、割り込
みが発生した旨を割り込み制御ユニット５０へ通知す
る。

【００８８】割り込み制御ユニット５０は、当該通知さ
れた割り込みの優先順位やマスクの有無等を判定し、当
該割り込みが処理すべきものである場合に、割り込み信
号線８３４を介して命令実行ユニット３０へ通知する。

【００８９】命令実行ユニット３０は、割り込み制御ユ
ニット５０から割り込みが発生した旨の通知を受ける
と、命令Ｒの実行を中止すると共に、データ線８３０を
介して命令供給ユニット２０から転送された命令Ｓを実
行を中止し、図８に示すように、命令ＲのＥステージ以
降及び命令ＳのＲステージ以降をキャンセルする。ま
た、内蔵の割り込み先レジスタ３２に予め格納されてい
る分岐先の仮想アドレスを命令供給ユニット２０に転送
する。

【００９０】命令供給ユニット２０は、命令実行ユニッ
ト３０から転送された分岐先の仮想アドレスを物理アド
レスに変換して、命令格納用メモリ１０の前記物理アド
レスに格納されている命令を読み出す。これにより、割
り込み処理プログラムの先頭アドレスの命令への分岐が
行われ、上述した、命令ＲのＦステージで割り込みが発
生した場合と同様の要領で、図６に示す割り込み処理プ
ログラムが実行される。これにより、図８に示すよう
に、割り込み処理から復帰した後、実行順序を変更する
ことなく図４に示すプログラムを正確に処理することが
できる。

【００９１】尚、命令ＲのＲステージで割り込みが発生
した場合、命令供給ユニット２０での命令Ｒについての
処理（Ｆステージ）は、既に完了しているので、命令供
給ユニット２０の命令変換ユニット２０１は命令Ｒの正
しい命令長を命令供給ユニット２０の加算器２０５に転
送している。このため、加算器２０５で算出された命令
Ｓの仮想アドレスが正しい値となるので、割り込み制御
ユニット５０のレジスタ５０２には、命令Ｓの正しい仮
想アドレスが格納されることになる。したがって、レジ
スタ５０２に格納された仮想アドレスを分岐先とする命
令を実行することにより、命令Ｓを実行することも可能
である。しかしながら、ここでは、処理を簡略化するた
めに、命令ＲのＦステージで割り込みが発生した場合と
同様の要領で、図６に示す割り込み処理プログラムを実
行している。

【００９２】遅延スロット中の命令で割り込みが発生し
た場合について、割り込みがＦステージで発生した場合
と、Ｒステージで発生した場合に分けて説明する。

【００９３】先ず、Ｆステージで命令に割り込みが発生
した場合について図９を参照して説明する。

【００９４】図９は図４に示すプログラムの命令Ｐで、
Ｆステージ実行中に割り込みが発生した場合におけるプ
ログラムのパイプラインの流れを示す図である。

【００９５】分岐命令である命令Ｑの遅延スロットに含
まれる命令ＰのＦステージで、割り込みが発生した場
合、すなわち命令Ｐが命令供給ユニット２０で処理され
ている最中に当該命令Ｐに割り込みが発生した場合、命
令供給ユニット２０は、命令ＰのＦステージ完了と同時
に、命令供給割り込み信号線８３０を用いて、割り込み
が発生した旨を割り込み制御ユニット５０へ通知する。

【００９６】割り込み制御ユニット５０は、当該通知さ
れた割り込みの優先順位やマスクの有無等を判定し、当
該割り込みが処理すべきものである場合に、割り込み信
号線８３４を介して命令実行ユニット３０へ通知する。

【００９７】命令実行ユニット３０は、割り込み制御ユ
ニット５０から割り込みが発生した旨の通知を受ける
と、データ線８３０を介して命令供給ユニット２０から
転送された命令Ｐを実行をすることなく終了し、図９に
示すように、命令ＰのＲステージ以降をキャンセルす
る。また、内蔵の割り込み先レジスタ３２に予め格納さ
れている分岐先の仮想アドレスを命令供給ユニット２０
に転送する。

【００９８】命令供給ユニット２０は、命令実行ユニッ
ト３０から転送された分岐先の仮想アドレスを物理アド
レスに変換して、命令格納用メモリ１０の前記物理アド
レスに格納されている命令を読み出す。これにより、割
り込み処理プログラムの先頭アドレスの命令への分岐が
行われ、図６に示す割り込み処理プログラムが実行され
る。

【００９９】尚、遅延スロットに含まれる命令Ｐで割り
込みが発生した場合、割り込み処理から復帰した後、最
初に実行されるべき命令Ｐの次に実行されるべき命令Ｘ
は、分岐命令Ｑによって仮想アドレスが特定された分岐
先の命令である。このため、割り込み制御ユニット５０
のレジスタ５０３に格納される信号は「１」となる。し
たがって、図６に示す命令ｄによって、命令実行ユニッ
ト３０の演算用レジスタ３１２内のレジスタＩＣに格納
される値は「１」となるので、命令ｐによってルーチン
Ｌ２への分岐が実行される。但し、本実施形態では、上
述したように、１つの命令を含む遅延スロットを有する
遅延分岐を実行するので、命令ｑを実行した後、命令ｔ
を実行する。

【０１００】命令ｔでは、レジスタＩＡに格納された仮
想アドレスの命令への分岐を指令する。この命令を受け
て、命令実行ユニット３０は、レジスタＩＡに格納され
た仮想アドレスの命令、すなわち割り込みが発生した命
令Ｐを実行する。但し、本実施形態では、上述したよう
に、１つの命令を含む遅延スロットを有する遅延分岐を
実行するので、命令Ｐの実行は、図９に示すように、命
令ｔの後続命令ｕの実行後に行われる。

【０１０１】命令ｕでは、レジスタＩＢに格納された仮
想アドレスの命令への分岐を指令する。この命令を受け
て、命令実行ユニット３０は、レジスタＩＢに格納され
た仮想アドレスの命令、すなわち分岐命令Ｑによって仮
想アドレスが特定された分岐先の命令Ｘを実行する。但
し、本実施形態では、上述したように、１つの命令を含
む遅延スロットを有する遅延分岐を実行するので、命令
Ｘの実行は、図９に示すように、命令ｕの次に実行され
る命令、すなわち、命令ｔで指定された分岐先の命令Ｐ
の実行後に行われる。したがって、本実施形態では、図
９に示すように、割り込み処理から復帰した後、実行順
序を変更することなく図４に示すプログラムを正確に処
理することができる。

【０１０２】命令Ｐで割り込みが発生した場合、命令Ｐ
の次に実行されるべき命令は、分岐命令Ｑによって仮想
アドレスが特定された分岐先の命令Ｘである。したがっ
て、当該割り込みが発生した段階で、命令Ｘの正確な仮
想アドレスが判明している。そこで、本実施形態では、
割り込み処理からの復帰後、最初に実行すべき命令（こ
こでは、命令Ｐ）の次に実行すべき命令（ここでは、命
令Ｘ）が分岐命令（ここでは、命令Ｑ）の分岐先である
場合、命令ｔでレジスタ５０１に格納された仮想アドレ
スへの分岐を実行後、命令ｔの遅延スロットに含まれる
命令ｕで、レジスタ５０２に格納された仮想アドレスへ
の分岐を行っている。これにより、割り込み処理から復
帰後のプログラムの実行順序が変更されるのを防止して
いる。

【０１０３】次に、Ｒステージで命令に割り込みが発生
した場合について図１０を参照して説明する。

【０１０４】図１０は図４に示すプログラムの命令Ｐ
で、Ｒステージ実行中に割り込みが発生した場合におけ
るプログラムのパイプラインの流れを示す図である。

【０１０５】命令ＰのＲステージで割り込みが発生した
場合、すなわち命令Ｐが命令実行ユニット３０で処理さ
れている最中に当該命令Ｐに割り込みが発生した場合、
命令実行ユニット３０は、命令ＰのＲステージ完了と同
時に、命令実行割り込み信号線８３５を用いて、割り込
みが発生した旨を割り込み制御ユニット５０へ通知す
る。

【０１０６】割り込み制御ユニット５０は、当該通知さ
れた割り込みの優先順位やマスクの有無等を判定し、当
該割り込みが処理すべきものである場合に、割り込み信
号線８３４を介して命令実行ユニット３０へ通知する。

【０１０７】命令実行ユニット３０は、割り込み制御ユ
ニット５０から割り込みが発生した旨の通知を受ける
と、命令Ｐの実行を中止すると共に、データ線８３０を
介して命令供給ユニット２０から転送された命令Ｘを実
行を中止し、図１０に示すように、命令ＰのＥステージ
以降及び命令ＸのＲステージ以降をキャンセルする。ま
た、内蔵の割り込み先レジスタ３２に予め格納されてい
る分岐先の仮想アドレスを命令供給ユニット２０に転送
する。

【０１０８】命令供給ユニット２０は、命令実行ユニッ
ト３０から転送された分岐先の仮想アドレスを物理アド
レスに変換して、命令格納用メモリ１０の前記物理アド
レスに格納されている命令を読み出す。これにより、割
り込み処理プログラムの先頭アドレスの命令への分岐が
行われ、上述した、命令ＰのＦステージで割り込みが発
生した場合と同様の要領で、図６に示す割り込み処理プ
ログラムが実行される。これにより、図１０に示すよう
に、割り込み処理から復帰した後、実行順序を変更する
ことなく図４に示すプログラムを正確に処理することが
できる。

【０１０９】本実施形態では、割り込み処理からの復帰
後、最初に実行すべき命令の次に実行すべき命令が分岐
命令の分岐先である場合、命令ｔでレジスタ５０１に格
納された仮想アドレスへの分岐を実行後、命令ｔの遅延
スロットに含まれる命令ｕで、レジスタ５０２に格納さ
れた仮想アドレスへの分岐を行っている。一方、当該命
令が分岐命令の分岐先でない場合、命令ｒでレジスタ５
０１に格納された仮想アドレスへの分岐を実行後、命令
ｒの遅延スロットに含まれる命令ｓで、レジスタ５０２
に格納された仮想アドレスへの分岐を行うことなく、Ｎ
ＯＰ命令を実行しいる。このようにすることで、命令格
納用メモリに格納されたプログラムの各命令の命令長が
一定でない場合でも、割り込みが発生した命令が遅延ス
ロット中のものであるか否かに係わらず、当該プログラ
ムを所定の順序で正確に処理することができる。

【０１１０】次に、本発明の第二実施形態について図面
を参照して説明する。

【０１１１】図１１は本発明の第二実施形態である割り
込み制御方式を用いたプロセッサとその周辺装置とを機
能的に表した図、図１２は図１１に示す自動復帰ユニッ
トの概略構成図である。

【０１１２】本実施形態が第一実施形態のものと異なる
点は、割り込み処理から復帰する際に、プログラムを所
定の順序で実行するための処理（図６に示す割り込み処
理プログラムの命令ｂ〜命令ｄ、命令ｏ、命令ｐ、命令
ｒ〜命令ｕに相当する処理）を、ソフトウエア的に実行
するのではなく、図１１に示す自動復帰ユニット３３に
より、ハードウェア的に実行する点である。尚、図１１
に示すプロセッサ及びその周辺装置において、第一実施
形態が適用されたものと同一の機能を有するものには、
同一の符号又は対応する符号を付すことにより、その詳
細な説明を省略する。

【０１１３】自動復帰ユニット３３は、図１２に示すよ
うに、自動復帰用レジスタ３４と、セレクタ３３１、３
３２と、自動復帰用レジスタ読み込み回路３３３と、自
動復帰処理回路３３４と、を備えている。

【０１１４】自動復帰用レジスタ読み込み回路３３３
は、割り込み信号線８３４を介して割り込み制御ユニッ
ト５０から割り込み要求を受け取ると、識別信号線８７
０及び制御信号線８７２を各々信号線８１３、８１５と
接続するように、信号線８７４を介してセレクタ３３
１、３３２を制御する。そして、割り込み制御ユニット
５０のレジスタ５０１〜レジスタ５０３へ順次アクセス
し、レジスタ５０１〜レジスタ５０３に格納された値を
自動復帰用レジスタ３４に格納する。尚、通常、セレク
タ３３１、３３２は、各々識別信号線８１３、制御信号
線８１５を信号線８７１、８７３に接続するように制御
されているものとする。

【０１１５】自動復帰用処理回路３３４は、信号線８７
５に開始信号が入力されると、自動復帰用レジスタ３４
にアクセスし、レジスタ５０３から転送された値を読み
出す。当該値が「０」である場合、レジスタ５０２から
転送された値は、分岐命令によって特定された分岐先の
命令の仮想アドレスではない。この場合、自動復帰用処
理回路３３４は、自動復帰用レジスタ３４からレジスタ
５０１から転送された値（割り込みが発生した命令の仮
想アドレス）のみを読み出して、信号線８７６を介して
分岐先アドレス線８１１上に出力し、命令供給ユニット
２０へ転送する。また、分岐要求を信号線８７７を介し
て分岐要求信号線８１２上に出力し、命令供給ユニット
２０に転送する。一方、当該値が「１」である場合、レ
ジスタ５０２から転送された値は、分岐命令によって特
定された分岐先の命令の仮想アドレスである。この場
合、自動復帰用処理回路３３４は、自動復帰用レジスタ
３４から、レジスタ５０１から転送された値（割り込み
が発生した命令の仮想アドレス）及びレジスタ５０２か
ら転送された値（分岐先の命令の仮想アドレス）を順次
読み出して、信号線８７６を介して分岐先アドレス線８
１１上に出力し、命令供給ユニット２０へ転送する。ま
た、分岐要求を信号線８７７を介して分岐要求信号線８
１２上に出力し、命令供給ユニット２０に転送する。

【０１１６】次に、図１１に示すプロセッサ及びその周
辺装置において、割り込みが発生した場合の動作を、遅
延スロット中の命令以外で割り込みが発生した場合と、
遅延スロット中の命令で割り込みが発生した場合とに分
けて説明する。尚、割り込みが発生しない場合の動作
は、第一実施形態のものと同様であるので、その詳細な
説明を省略する。

【０１１７】図１３は図１１に示すプロセッサで処理さ
れる割り込み処理プログラムの一例を示す図である。こ
こで、ＩＲＥＴは自動復帰ユニット３４を起動するため
のコマンドである。

【０１１８】先ず、遅延スロット中の命令以外の命令で
割り込みが発生した場合について説明する。

【０１１９】図１４は図４に示すプログラムの命令Ｒ
で、Ｆステージ実行中に割り込みが発生した場合におけ
るプログラムのパイプラインの流れを示す図、図１５は
図４に示すプログラムの命令Ｒで、Ｒステージ実行中に
割り込みが発生した場合におけるプログラムのパイプラ
インの流れを示す図である。

【０１２０】本実施形態では、割り込み制御ユニット５
０から割り込みが発生した旨の通知を受けると、自動復
帰ユニット３３が、識別信号線８１３、データ信号線８
１４及び制御信号線８１５を用いて、割り込み制御ユニ
ット５０のレジスタ５０１〜レジスタ５０３へ順次アク
セスし、レジスタ５０１〜レジスタ５０３に格納された
値を自動復帰用レジスタ３４に格納する。すなわち、図
６に示す命令ｂ〜命令ｄの処理を自動的に実行する。ま
た、命令供給ユニット２０及び命令実行ユニット３０ａ
により、図１３に示す割り込み処理プログラムが実行さ
れる。

【０１２１】図１３に示す割り込み処理プログラムで
は、先ず、命令ａを実行して割り込みを禁止し、次に、
命令ｅ以降で所定の割り込み処理を行い、その後、命令
ｗを実行する。これにより、命令実行ユニット３０ａ
は、信号線８７５を介して自動復帰ユニット３３に開始
信号を出力する。これを受けて、自動復帰ユニット３３
は、割り込み制御ユニット５０のレジスタ５０３から自
動復帰用レジスタ３４に転送された値を参照し、分岐を
行う。ここでは、割り込み制御ユニット５０のレジスタ
５０３から自動復帰用レジスタ３４に転送された値が
「０」となるので、割り込み制御ユニットのレジスタ５
０２から自動復帰用レジスタ３４に転送された仮想アド
レスを分岐先とする分岐は行わない。割り込み制御ユニ
ット５０のレジスタ５０１から転送された自動復帰用レ
ジスタ３４に転送された仮想アドレス（命令Ｒの仮想ア
ドレス）への分岐のみを実行する。尚、命令ｗは、割り
込み禁止解除命令ｑを含む遅延スロットを有する。この
ため、命令Ｒは、命令ｑの実行後に行われる。

【０１２２】次に、遅延スロット中の命令で割り込みが
発生した場合について説明する。

【０１２３】図１６は図４に示すプログラムの命令Ｐ
で、Ｆステージ実行中に割り込みが発生した場合におけ
るプログラムのパイプラインの流れを示す図、図１７は
図４に示すプログラムの命令Ｐで、Ｒステージ実行中に
割り込みが発生した場合におけるプログラムのパイプラ
インの流れを示す図である。

【０１２４】遅延スロット中の命令で割り込みが発生し
た場合も、遅延スロット中の命令以外の命令で割り込み
が発生した場合と同様に、自動復帰ユニット３３が、識
別信号線８１３、データ信号線８１４及び制御信号線８
１５を用いて、割り込み制御ユニット５０のレジスタ５
０１〜レジスタ５０３へ順次アクセスし、レジスタ５０
１〜レジスタ５０３に格納された値を自動復帰用レジス
タ３４に格納する。また、命令供給ユニット２０及び命
令実行ユニット３０ａにより、図１３に示す割り込み処
理プログラムが実行される。

【０１２５】尚、遅延スロット中に含まれる命令Ｐで割
り込みが発生した場合、割り込み処理から復帰した後、
最初に実行されるべき命令Ｐの次に実行されるべき命令
Ｘは、分岐命令Ｑによって仮想アドレスが特定された分
岐先の命令である。このため、割り込み制御ユニット５
０のレジスタ５０３から自動復帰用レジスタ３４に転送
された値は「１」となる。したがって、自動復帰ユニッ
ト３３は、命令ｗを受けて、割り込み制御ユニット５０
のレジスタ５０１から自動復帰用レジスタ３４に転送さ
れた仮想アドレス（命令Ｐの仮想アドレス）への分岐
と、割り込み制御ユニットのレジスタ５０２から自動復
帰用レジスタ３４に転送された仮想アドレス（命令Ｘの
仮想アドレス）への分岐先と、を続けて実行する。

【０１２６】本実施形態では、割り込み処理から復帰す
る際に、プログラムを所定の順序で正確に実行するため
の処理（図６に示す割り込み処理プログラムの命令ｂ〜
命令ｄ、命令ｏ、命令ｐ、命令ｒ〜命令ｕに相当する処
理）を、自動復帰ユニット３３を用いて自動的に行って
いる。このようにすることで、割り込み処理プログラム
の処理時間を短縮することができ、また、割り込み処理
プログラムを小さくすることができる。

【０１２７】次に、本発明の第三実施形態について図面
を参照して説明する。

【０１２８】図１８は本発明の第三実施形態に用いる命
令供給ユニットの概略構成図、図１９は本発明の第三実
施形態に用いる割り込み制御ユニットの概略構成図であ
る。本実施形態が適用されたプロセッサ及びその周辺装
置は、第一実施形態が適用されたものと、命令供給ユニ
ット及び割り込み制御ユニットが異なる点を除いて、基
本的に同様である。そこで、ここでは、本実施形態を用
いたプロセッサ及びその周辺装置を機能的に表した図を
省略している。尚、本実施形態において、第一実施形態
のものと同一の機能を有するものには、同一の符号又は
対応する符号を付すことにより、その詳細な説明を省略
する。

【０１２９】本実施形態で用いる命令供給ユニット２０
ａが図２に示す第一実施形態で用いる命令供給ユニット
２０と異なる点は、図１８に示すように、比較器２１５
と、セレクタ２１６とを設けた点である。

【０１３０】比較器２１５は、分岐先アドレス線８１１
を介して送られてきた分岐先の仮想アドレスを、分岐先
として有り得ない所定の仮想アドレスと比較する。ここ
で、分岐先として有り得ない所定の仮想アドレスは、単
一の値である必要はなく、ある程度の範囲を持たせても
よい。比較器２１５は、分岐先アドレス線８１１を介し
て転送された分岐先の仮想アドレスと、分岐先として有
り得ない所定の仮想アドレスとが一致したときに、信号
を出力する。

【０１３１】セレクタ２１６は、比較器２１５から信号
が出力された場合、分岐要求信号線８１２を介して転送
された分岐要求の代わりに、分岐を実行しないことを示
す信号７５２を選択して、当該選択した信号を信号線７
５３に出力する。

【０１３２】本実施形態で用いる命令供給ユニット２０
ａでは、分岐先アドレス線８１１を介して送られてきた
分岐先の仮想アドレスが所定の仮想アドレスと一致する
場合、当該仮想アドレスへの分岐を実行しないようにし
ている。

【０１３３】本実施形態で用いる割り込み制御ユニット
５０ａが図３に示す第一実施形態で用いる割り込み制御
ユニット５０と異なる点は、図１９に示すように、セレ
クタ５０７を設けた点である。

【０１３４】セレクタ５０７は、命令供給ユニット２０
ａのセレクタ２１６で選択された、分岐を実行しないこ
とを示す信号７５２が、レジスタ５０３に格納されてい
る場合、レジスタ５０２に格納された仮想アドレスに代
えて、分岐先としてあり得ない所定の仮想アドレス７５
１を選択し、当該仮想アドレスをセレクタ５０５へ転送
する。したがって、レジスタ５０３に分岐を実行しない
ことを示す信号７５２が格納されている場合、命令実行
ユニット３０は、識別信号線８１３、データ信号線８１
４及び制御信号線８１５を用いて、レジスタ５０２にア
クセスすると、レジスタ５０２に格納された仮想アドレ
スではなく、分岐先としてあり得ない所定の仮想アドレ
ス７５１が読み出される。

【０１３５】図２０に、本実施形態で用いるプロセッサ
で処理される割り込み処理プログラムの一例を示す。こ
のプログラムでは、命令ａで割り込みを禁止した後、命
令ｂ及び命令ｃにおいて、割り込み制御ユニット５０ａ
のレジスタ５０１、５０２に格納された仮想アドレス
を、命令実行ユニット３０の演算用レジスタ３１にある
レジスタＩＡ、ＩＢにそれぞれ転送している。そして、
所定の割り込み処理を実行した後、命令ｑで割り込み禁
止状態を解除し、その後、命令ｔ及び命令ｕで、それぞ
れレジスタＩＡに転送された仮想アドレス、レジスタＩ
Ｂに転送された仮想アドレスへの分岐を実行している。

【０１３６】上述したように、本実施形態では、割り込
み制御ユニット５０ａのレジスタ５０３に分岐を実行し
ないことを示す信号７５２が格納されている場合、命令
実行ユニット３０が割り込み制御ユニット５０ａのレジ
スタ５０２にアクセスすると、分岐先としてあり得ない
仮想アドレス７５１が読み出される。したがって、本実
施形態では、割り込み処理から復帰した後、最初に実行
すべき命令の次に実行すべき命令が、分岐命令によって
分岐先の仮想アドレスが特定された命令であるか否かの
判断、すなわち第一実施形態で用いる図６に示す割り込
み処理プログラムの命令ｄ、命令ｏ、命令ｐ、命令ｒ、
命令ｓに相当する処理を、命令実行ユニット３０でソフ
トウエア的に処理する必要がなくなる。

【０１３７】本発明は上記の各実施形態に限定されるも
のではなく、その要旨の範囲内で数々の変形が可能であ
る。

【０１３８】たとえば、上記の各実施形態では、説明を
簡略化するために、割り込みがＦステージ及びＲステー
ジのいずれかで発生するものとして説明した。しかしな
がら、実際にはこのような制限は不要である。一例とし
て、割り込みがＥステージで発生した場合にも対応する
ことができる命令供給ユニットを図２１に示す。

【０１３９】図２１は第一実施形態で用いた命令供給ユ
ニットの変形例を示す図である。

【０１４０】図２１に示す命令供給ユニット２０ｂが、
図２に示す第一実施形態の命令供給ユニット２０と異な
る点は、レジスタ２２０と、レジスタ２２１とを設けた
点である。

【０１４１】レジスタ２２０は、アドレス線７０２に出
力された仮想アドレスを保持すると同時に、今まで保持
していた仮想アドレスをアドレス線７０３に出力する。
上述したように、レジスタ２０３はＲステージ実行中の
命令、すなわち命令実行ユニット３０でデコードされて
いる命令の仮想アドレスを保持するので、レジスタ２２
０は、Ｅステージ実行中の命令、すなわち命令実行ユニ
ット３０で演算処理が行われている命令の仮想アドレス
を保持することになる。

【０１４２】レジスタ２２１は、信号線７２１に出力さ
れた信号を保持すると同時に、今まで保持していた信号
を信号線７２２に出力する。上述したように、レジスタ
２０４はＲステージ実行中の命令の１つ前に実行されて
いる命令、すなわちＥステージ実行中の命令が分岐命令
であるか否かを示す信号を保持するので、レジスタ２２
１は、Ｅステージ実行中の命令の１つ前に実行されてい
る命令、すなわちＷステージ実行中の命令が分岐命令で
あるか否かを示す信号を保持することになる。

【０１４３】上記構成の命令供給ユニット２０ｂは、割
り込み信号線８３４を介して割り込み制御ユニット５０
から通知された割り込み要求に基づいて、セレクタ２０
７〜２０９を以下のように動作させる。

【０１４４】割り込み制御ユニット５０から割り込み発
生がＦステージで発生した旨通知された場合、セレクタ
２０７、２０８、２０９は、それぞれ信号線７０１上の
値、信号線７００上の値、信号線７２０上の値を選択す
る。

【０１４５】また、割り込み制御ユニット５０から割り
込み発生がＲステージで発生した旨通知された場合、セ
レクタ２０７、２０８、２０９は、それぞれ信号線７０
２上の値、信号線７０１上の値、信号線７２１上の値を
選択する。

【０１４６】そして、割り込み制御ユニット５０から割
り込み発生がＥステージで発生した旨通知された場合、
セレクタ２０７、２０８、２０９は、それぞれ信号線７
０３上の値、信号線７０２上の値、信号線７２２上の値
を選択する。

【０１４７】したがって、上記構成の命令供給ユニット
２０ｂによれば、割り込みがＦステージ〜Ｅステージの
いずれのステージで発生した場合でも、アドレス線８３
１上に割り込みが発生した命令の仮想アドレスを出力す
ることができ、アドレス線８３２上に割り込みが発生し
た命令の次に実行されるべき命令の仮想アドレスを出力
することができ、そして、信号線８３３上に、割り込み
が発生した命令の次に実行すべき命令の仮想アドレスが
分岐命令によって特定される分岐先の仮想アドレスであ
るか否かを示す信号を出力することができる。

【０１４８】また、上記の各実施形態では、説明を簡略
化するために、遅延スロットに含まれる命令が１つの場
合について説明した。しかしながら、実際にはこのよう
な制限は不要である。一例として、遅延スロットが２つ
の命令を含む場合にも対応することができるプロセッサ
及びその周辺装置について説明する。

【０１４９】図２２は、２つの命令を遅延スロット中に
含む遅延分岐を実行するパイプライン方式のプロセッサ
とその周辺装置とを機能的に表した図である。

【０１５０】このプロセッサは、実行すべき各命令を、
命令読み出し前半のＦ０ステージ、命令読み出し後半の
Ｆ１ステージ、読み出した命令をデコードしてオペラン
ドを読み出すＲステージ、演算を実行するＥステージ、
そして、演算結果を書き込むＷステージの５ステージに
分けて実行している。そして、各ステージの実行に１ク
ロック相当の時間を要している。したがって、１つの命
令を実行するには５クロック相当の時間が必要である。

【０１５１】また、図２２に示すプロセッサ及びその周
辺装置が図１に示すものと異なる点は、命令供給ユニッ
ト２０に代えて、命令供給ユニット２０ｃを用いたこ
と、および割り込み制御ユニット５０に代えて、割り込
み制御ユニット５０ｂを用いたことである。その他の構
成は図１に示す第一実施形態のものと同様である。

【０１５２】図２３は図２２に示す命令供給ユニット２
０ｃの概略構成図である。ここで、図２又は図２１に示
すものと同一の機能を有するものには、同一の符号を付
している。

【０１５３】図２３に示す命令供給ユニット２０ｃは、
割り込み信号線８３４を介して割り込み制御ユニット５
０ｂから通知された割り込み要求に基づいて、セレクタ
２３１〜２３５を以下のように動作させる。

【０１５４】割り込み制御ユニット５０ｂから割り込み
がＦステージで発生した旨通知された場合、セレクタ２
３１、２３２、２３３、２３４、２３５は、それぞれ信
号線７０２上の値、信号線７０１上の値、信号線７００
上の値、信号線７２１上の値、信号線７２０上の値を選
択する。

【０１５５】割り込み制御ユニット５０ｂから割り込み
がＲステージで発生した旨通知された場合、セレクタ２
３１、２３２、２３３、２３４、２３５、それぞれ信号
線７０３上の値、信号線７０２上の値、信号線７０１上
の値、信号線７２２上の値、信号線７２１上の値を選択
する。

【０１５６】上記構成の命令供給ユニット２０ｃでは、
割り込みが発生した場合に、アドレス線８５１上に、割
り込み処理終了後、最初に実行すべき命令の仮想アドレ
スが出力され、アドレス線８５２上に、割り込み処理終
了後、最初に実行すべき命令の次に実行すべき命令の仮
想アドレスが出力され、アドレス線８５３上に、割り込
み処理終了後、最初に実行すべき命令の次の次に実行す
べき命令の仮想アドレスが出力される。また、信号線８
５５上に、アドレス線８５２上に出力された仮想アドレ
スが分岐命令によって特定される分岐先の命令の仮想ア
ドレスであるか否かを示す値が出力され、信号線８５６
上に、アドレス線８５３上に出力された仮想アドレスが
分岐命令によって特定される分岐先の命令の仮想アドレ
スであるか否かを示す値が出力される。

【０１５７】図２４は図２２に示す割り込み制御ユニッ
ト５０ｂの概略構成図である。ここで、図３に示すもの
と同一の機能を有するものには、同一の符号を付してい
る。

【０１５８】図２４に示す割込制御ユニット５０ｂは、
命令供給ユニット２０ｃのセレクタ２３１、２３２、２
３３、２３４、２３５から転送された値を、それぞれレ
ジスタ５５１、５５２、５５３、５５４、５５５に格納
する。命令実行ユニット３０は、識別信号線８１３、デ
ータ信号線８１４及び制御信号線８１５を用いて、セレ
クタ５６０、双方向ドライバ５０６を制御することによ
り、所望のレジスタに５５１〜５５５にアクセスするこ
とができる。

【０１５９】図２５は図２２に示すプロセッサが図４に
示すプログラムを実行した場合のパイプラインの流れを
示す図である。上記の各実施形態と同様に、実行中の命
令が分岐命令であることがわかるのがＲステージである
とすると、分岐命令Ｑの後続命令である命令Ｐ、命令Ｒ
の２命令が分岐命令Ｑの遅延スロットの中の命令とな
る。

【０１６０】図２６は図２２に示すプロセッサで処理さ
れる割り込み処理プログラムの一例である。この割り込
み処理プログラムは、図６に示す第一実施形態の割り込
み処理プログラムと同様に、命令に割り込みが発生した
ときに実行される。尚、図６では、割り込み処理から復
帰する際に連続して発行される分岐命令が最大で２つで
あるが、ここでは最大で３つとなる（図２６のＬ１１参
照）。

【０１６１】最後に、本発明方式のプロセッサを用いた
システム構成例を図２７に示す。図２７は図１に示すプ
ロセッサ及びその周辺装置に、キーボードやディスプレ
イ等のＩ／Ｏデバイス６０を接続している。命令実行ユ
ニット３０は、アドレス線８６０、データ線８６１及び
制御信号線８６２を用いて、Ｉ／Ｏデバイス６０へアク
セスし、その動作を制御する。

【０１６２】

【発明の効果】以上説明したように、本発明によれば、
ＣＩＳＣや圧縮後のＶＬＩＷ等、命令長が一定でない命
令を実行する場合でも、割り込みが発生した命令が遅延
スロット中のものであるか否かにかかわらず、割り込み
を正確に処理することができるパイプライン方式のプロ
セッサ及び計算機システムを提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態である割り込み制御方式を
用いたプロセッサとその周辺装置とを機能的に表した図
である。

【図２】図１に示す命令供給ユニットの概略構成図であ
る。

【図３】図１に示す割り込み制御ユニットの概略構成図
である。

【図４】図１に示すプロセッサで処理される遅延スロッ
トを有する分岐命令を含んだプログラムの一例を示す図
である。

【図５】図１に示すプロセッサが図４に示すプログラム
を実行した場合のパイプラインの流れを示す図である。

【図６】図１に示すプロセッサで処理される割り込み処
理プログラムの一例を示す図である。

【図７】図４に示すプログラムの命令Ｒで、Ｆステージ
実行中に割り込みが発生した場合におけるプログラムの
パイプラインの流れを示す図である。

【図８】図４に示すプログラムの命令Ｒで、Ｒステージ
実行中に割り込みが発生した場合におけるプログラムの
パイプラインの流れを示す図である。

【図９】図４に示すプログラムの命令Ｐで、Ｆステージ
実行中に割り込みが発生した場合におけるプログラムの
パイプラインの流れを示す図である。

【図１０】図４に示すプログラムの命令Ｐで、Ｒステー
ジ実行中に割り込みが発生した場合におけるプログラム
のパイプラインの流れを示す図である。

【図１１】本発明の二実施形態である割り込み制御方式
を用いたプロセッサとその周辺装置とを機能的に表した
図である。

【図１２】図１１に示す自動復帰ユニットの概略構成図
である。

【図１３】図１１に示すプロセッサで処理される割り込
み処理プログラムの一例を示す図である。

【図１４】図４に示すプログラムの命令Ｒで、Ｆステー
ジ実行中に割り込みが発生した場合におけるプログラム
のパイプラインの流れを示す図である。

【図１５】図４に示すプログラムの命令Ｒで、Ｒステー
ジ実行中に割り込みが発生した場合におけるプログラム
のパイプラインの流れを示す図である。

【図１６】図４に示すプログラムの命令Ｐで、Ｆステー
ジ実行中に割り込みが発生した場合におけるプログラム
のパイプラインの流れを示す図である。

【図１７】図４に示すプログラムの命令Ｐで、Ｒステー
ジ実行中に割り込みが発生した場合におけるプログラム
のパイプラインの流れを示す図である。

【図１８】本発明の第三実施形態に用いる命令供給ユニ
ットの概略構成図である。

【図１９】本発明の第三実施形態に用いる割り込み制御
ユニットの概略構成図である。

【図２０】本発明の第三実施形態で用いるプロセッサで
処理される割り込み処理プログラムの一例を示す図であ
る。

【図２１】本発明の第一実施形態で用いた命令供給ユニ
ットの変形例を示す図である。

【図２２】２つの命令を遅延スロット中に含む遅延分岐
を実行するパイプライン方式のプロセッサとその周辺装
置とを機能的に表した図である。

【図２３】図２２に示す命令供給ユニット２０ｃの概略
構成図である。

【図２４】図２２に示す割り込み制御ユニット５０ｂの
概略構成図である。

【図２５】図２２に示すプロセッサが図４に示すプログ
ラムを実行した場合のパイプラインの流れを示す図であ
る。

【図２６】図２２に示すプロセッサで処理される割り込
み処理プログラムの一例である。

【図２７】図１に示すプロセッサ及びその周辺装置を用
いたシステム構成例をに示す図である。

【図２８】演算処理装置が実行するプログラムの一例を
示す図である。

【図２９】パイプライン方式が採用されていない演算処
理装置が図２８に示すプログラムを実行した場合のパイ
プラインの流れを示す図である。

【図３０】パイプライン方式が採用されている演算処理
装置が図２８に示すプログラムを実行した場合のパイプ
ラインの流れを示す図である。

【図３１】分岐命令を含んだプログラムの一例を示す図
である。

【図３２】パイプライン方式が採用されている演算処理
装置が図３１に示すプログラムを実行した場合のパイプ
ラインの流れを示す図である。

【図３３】遅延スロットを有する分岐命令を含んだプロ
グラムの一例を示す図である。

【図３４】遅延分岐に対応したパイプライン方式の演算
処理装置が図３１に示すプログラムを実行した場合のパ
イプラインの流れを示す図である。

【符号の説明】

１０ 命令格納用メモリ ２０、２０ａ、２０ｂ、２０ｃ 命令供給ユニット ３０、３０ａ 命令実行ユニット ３１ 演算用レジスタ ３２ 割り込み先レジスタ ３３ 自動復帰ユニット ３４ 自動復帰用レジスタ ４０ データ格納用メモリ ４１ アドレス変換テーブル ５０、５０ａ、５０ｂ 割り込み制御ユニット ６０ Ｉ／Ｏデバイス ２０１ 命令変換ユニット ２０２〜２０４、２２０、２２１、５０１〜５０３、５
０４ａ、５５１〜５５５レジスタ ２０５ 加算器 ２０６〜２０９、２１６、２３１〜２３５、３３１、３
３２、５０５、５０７、５６０ セレクタ ２１０ アドレス変換回路 ２１１ アドレス変換キャッシュ ２１５ 比較器 ３３３ 自動復帰用レジスタ読み込み回路 ３３４ 自動復帰処理回路 ５０４ 割り込み調整回路 ５０６ 双方向ドライバ

フロントページの続き (72)発明者 小島 啓二 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所 システム開発研究 所内 (72)発明者 西岡 清和 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所 システム開発研究 所内 (72)発明者 黒川 能毅 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所 システム開発研究 所内 (56)参考文献 特開 平５−143363（ＪＰ，Ａ) 特開 昭62−3342（ＪＰ，Ａ) 特開 平４−133132（ＪＰ，Ａ) 特開 平１−123325（ＪＰ，Ａ) 特開 昭62−54342（ＪＰ，Ａ) 特開 平２−75023（ＪＰ，Ａ) 特開 平５−12012（ＪＰ，Ａ) 特開 平５−143362（ＪＰ，Ａ) 特開 平７−152564（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 9/38 G06F 9/46

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも１つの命令を遅延スロット中に
   含む分岐命令を実行するパイプライン方式の演算処理装
   置において、記憶装置に可変長で格納された当該分岐命
   令を含む複数の命令を順次読み出して処理する際に用い
   る割り込み制御装置であって、 割り込みが発生した場合に、当該割り込みが発生した命
   令から、当該割り込みが発生した命令より前記遅延スロ
   ットに含まれる命令の数だけ後に実行すべき命令までの
   各アドレスを格納するアドレス格納手段と、 前記割り込み処理が完了した後に、前記アドレス格納手
   段に格納された各アドレスを、前記割り込みが発生した
   命令のアドレスから順次読み出すアドレス読出し手段
   と、 前記アドレス読み出し手段によって最初に読み出したア
   ドレスへ分岐して、命令を実行する第一の命令実行手段
   と、 前記アドレス読み出し手段によって２番目以降に読み出
   した各アドレスについて、当該アドレスが前記分岐命令
   によって指定された命令のアドレスであるときは、当該
   アドレスへ分岐して命令を実行し、前記分岐命令によっ
   て指定された命令以外の命令のアドレスであるときは、
   現在実行されている命令の後続命令を実行する第二の命
   令実行手段と、 を具備することを特徴とする割り込み制御装置。
2. 【請求項２】請求項１において、 実行している命令のアドレスに当該命令の命令長を加算
   して、次に読み出して実行すべき命令のアドレスを生成
   するアドレス生成手段を備え、 前記第二の命令実行手段は、前記割り込みが発生した時
   点で、当該割り込みが発生した命令の命令長が判明して
   いる場合には、前記アドレス読み出し手段で２番目に読
   み出したアドレスが前記分岐命令によって指定された命
   令以外の命令のアドレスであっても、当該アドレスへ分
   岐して命令を実行することを特徴とする割り込み制御装
   置。
3. 【請求項３】請求項１又は２において、 前記割り込みが発生した命令の次に実行すべき命令か
   ら、前記割り込みが発生した命令より前記遅延スロット
   に含まれる命令の数だけ後に実行すべき命令までの各命
   令について、前記割り込みが発生した命令より前記遅延
   スロットに含まれる命令の数だけ前に実行した命令が前
   記分岐命令であるか否かを示す情報を格納する分岐情報
   格納手段を備え、 前記第二の命令実行手段は、前記分岐情報格納手段に格
   納された情報を基に、前記アドレス読み出し手段によっ
   て２番目以降に読み出した各アドレスについて、当該ア
   ドレスが前記分岐命令によって指定された命令のアドレ
   スであるか否かを判断することを特徴とする割り込み制
   御装置。
4. 【請求項４】請求項１又は２において、 前記割り込みが発生した命令の次に実行すべき命令か
   ら、前記割り込みが発生した命令より前記遅延スロット
   に含まれる命令の数だけ後に実行すべき命令までの各命
   令について、前記割り込みが発生した命令より前記遅延
   スロットに含まれる命令の数だけ前に実行した命令が前
   記分岐命令でない場合には、当該命令のアドレスとし
   て、分岐先として有り得ない仮想アドレスを前記アドレ
   ス格納手段に格納させるアドレス格納制御手段を備え、 前記第二の命令実行手段は、前記アドレス読み出し手段
   によって２番目以降に読み出した各アドレスについて、
   当該アドレスが前記分岐先として有り得ない仮想アドレ
   スのときには、当該アドレスへの分岐を実行しないこと
   を特徴とする割り込み制御装置。
5. 【請求項５】命令格納用メモリに可変長で格納された、
   分岐命令を含む複数の命令を順次読み出して実行するパ
   イプライン方式のプロセッサであって、 前記命令格納用メモリから命令を順次読み出すと共に、
   前記読み出した命令が分岐命令である場合、当該分岐命
   令の遅延スロットに含まれる後続命令を読み出した後
   に、当該分岐命令によって指定される分岐先アドレスの
   命令を読み出す命令供給ユニットと、 前記命令供給ユニットによって読み出された命令を実行
   すると共に、前記読み出された命令が分岐命令である場
   合に、当該分岐命令によって指定される分岐先アドレス
   を前記命令供給ユニットに通知する命令実行ユニット
   と、 割り込みが発生した場合に、割り込み処理からの復帰後
   に実行すべき命令を制御する割り込み制御ユニットと、
   を備え、 前記割り込み制御ユニットは、割り込みが発生した場合
   に、当該割り込みが発生した命令から、当該割り込みが
   発生した命令より前記遅延スロットに含まれる命令の数
   だけ後に実行すべき命令までの各アドレスを格納するレ
   ジスタを有し、前記割り込み処理が完了した後に、前記
   レジスタに格納された各アドレスを、前記割り込みが発
   生した命令のアドレスから順次読み出すものであり、 前記命令供給ユニットは、割り込み処理からの復帰に際
   して、前記割り込み制御ユニットによって前記レジスタ
   から最初に読み出したアドレスの命令を読み出すと共
   に、前記割り込み制御ユニットによって前記レジスタか
   ら２番目以降に読み出したアドレスについては、当該ア
   ドレスが前記分岐命令によって指定された命令のアドレ
   スであるときは、当該アドレスへ分岐して命令を実行
   し、前記分岐命令によって指定された命令以外の命令の
   アドレスであるときは、最新に読み出した命令の後続命
   令を読み出すものであることを特徴とするプロセッサ。