JPH01296345A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の命令を並列処理する命令処理装置に関
し、特に、パイプライン処理方式（先行制御方式）によ
って、複数の命令を並列処理する、　　命令処理装置に
関するものである。

〔従来の技術〕

従来、命令列の複数の各命令を並列（部分的オーバーラ
ツプを含む）に処理する方式、例えば。

パイプライン処理方式により、処理の高速化を図る命令
処理装置において、先行する命令の処理があるレジスタ
へ書込みを行う処理であり、後続する命令の処理が同一
レジスタからオペランドの読出しを行う処理である場合
、先行する命令の処理においてレジスタへの書込みを完
了するまで、後続する命令の処理では当該レジスタから
オペランドの読出しを行うことができない、このために
、パイプライン処理における各ステージ処理の進行に遅
滞が生じ、並列処理による高速化が有効に機能しない、
上述のようなレジスタ内で生じる命令処理におけるオペ
ランドの競合は、レジスタ・、オペランド・コンフリク
ト、または単にオペランド・コンフリクトと呼ばれる。

このような命令処理におけるコンフリクトの問題につい
ては、例えば、ニー・シー・エムコンピユーテイング　
サーベイズ、第９巻、第１号、第６１頁から第１０２頁
（１９７７年）［ＡＣＭ　Ｃｏｍｐｕｔｉｎｇ　５ｕｒ
ｖｅｙｓ、Ｖｏｌ、９．Ｎｏ、１．ｐｐ６１−１０２（
１９７７）］において、リード・アフタ・ライトとして
論じられている。ここでは、このようなオペランド・コ
ンフリクトの解決方法として、レジスタへの書込みパス
の途中から、オペランドを読出すための短絡パスを設け
る方法が示唆されている。

〔発明が解決しようとする課題〕

ところで、後続命令が転送命令であり、レジスタから読
出したオペランドに演算を施すことなく単に転送する命
令である場合、後続命令の転送命令を処理した後の演算
結果はレジスタから読出したオペランドの内容と同一で
ある。この場合には、後続命令が上記のようなオペラン
ド・コンフリクトを生じる場合であっても、後続命令は
先行命令の演算処理の終了を待つことなく、並列に同時
に処理の実行が可能である。このように後続命令が転送
命令のように演算を施すことなく転送する命令である場
合、命令処理を並列に処理可能であるにもかかｂらず、
従来の処理装置においては、並列に処理を行うように命
令処理の制御が行われず、通常の演算を施す命令と同程
度に、命令処理の高速化が行われているにすぎないとい
う問題点があった・ 本発明は、上記問題点を解決するためになされたもので
ある。

本発明の目的は、例えば、先行命令が演算結果をレジス
タに書込む命令であり、後続命令がレジスタから読出し
たオペランドに演算を施すことなく転送する命令であっ
て先行命令と後続命令との間でオペランド・コンフリク
トを発生する場合を検出して、先行命令と後続命令の演
算処理を同時に行い、命令処理を更に高速化する情報処
理装置を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

上記目的を達成するため１本発明においては。

命令解読手段、オペランド計算手段、演算手段からなる
複数の命令処理系統を備え、命令列の命令処理を並列に
行う情報処理装置において、各系統の命令解読手段によ
り生成された先行命令および後続命令の少なくとも２つ
の命令の命令解読情報を保持する命令保持手段と、前記
命令保持手段に保持された命令解読情報により、後続命
令が汎用レジスタ群からオペランドを読出し、読出した
オペランドに演算を施すことなく汎用レジスタ群または
ストレージへの書込みを行う非演算命令であることを検
出する命令検出手段と、後続命令が非演算命令であるこ
とを前記命令検出手段が検出した場合、１系統の演算手
段によって、先行命令と後続命令の演算処理を同時に行
う演算制御を行う演算制御手段とを有することを特徴と
する。

また、更に、各系統の演算手段に接続され先行命令また
は後続命令の演算結果を選択する演算結果選択手段を有
し、前記命令検出手段には、命令保持手段に保持された
命令解読情報により先行命令がある汎用レジスタ群のレ
ジスタへの書込みを行い、後続命令が先行命令で書込む
汎用レジスタ群のレジスタと同一レジスタからオペラン
ドの読出しを行うオペランド競合状態を検出する競合検
出手段を含み、前記命令検出手段により後続命令が非演
算命令であり、先行命令と後続命令との間にオペランド
競合状態を検出した場合、前記演算制御手段が前記演算
結果選択手段により後続命令の演算結果として先行命令
の演算結果を供給する演算制御を行うことを特徴とする
。

〔作用〕

前記手段によれば、命令保持手段から供給された命令解
読情報により、後続命令が汎用レジスタ群からオペラン
ドを読出し、読出したオペランドに演算を施すことなく
汎用レジスタ群またはストレージへ書込みを行う非演算
命令であることを命令検出手段が検出した場合、演算制
御手段が１系統の演算手段によって、先行命令と後続命
令の演算処理を同時に行う演算制御を行う。また、更に
命令検出手段における競合検出手段が、先行命令が汎用
レジスタ群のあるレジスタに演算結果の書込みを行い、
後続命令が汎用レジスタ群の同一レジスタからオペラン
ドの読出しを行うオペランド競合状態にあることを検出
した場合には、演算制御手段が、演算結果選択手段によ
って後続命令の演算結果として先行命令の演算結果を供
給する制御を行い、先行命令と後読命令の演算処理を並
列に同時に行う。

これにより、先行命令が演算結果をレジスタに書込みを
行う命令であり、後続命令がレジスタから読出したオペ
ランドに演算を施すことなく転送する命令であって、先
行命令と後続命令がオペランド・コンフリクトが発生す
る場合にも、先行命令と後続命令の演算処理を同時に行
うことができ。

オペランド・コンフリクトによって生じる処理の遅滞を
軽減することができる。一般に情報処理を行う命令列に
おいて、先行命令の演算命令に後続する命令が転送命令
である頻度は高く、命令列の処理全体を高速に処理でき
る効果がある。

〔実施例〕

以下１本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は、本発明の一実施例にががる情報処理装置の全
体構成を表わすブロック図である。この命令処理装置は
、パイプライン処理方式により２つの命令を並列に処理
する装置である。

第１図において、５は主記憶、７は命令続出回路、１０
．１１は命令レジスタである。２０．２１は命令を解読
する命令デコーダ、３０は命令キューである。

４０、４１はオペランドの論理アドレスを計算するアド
レス加算器、５０．５１はストレージ、６０はオペラン
ド・バッファ、７０は汎用レジスタ群、８０．８１は演
算器である。また、９０はラップ制御回路、９５は演算
制御回路である。

処理すべき命令列および演算すべきデータの一部の写し
は、主記憶５から信号パス５ａ、５ｂを介して、ストレ
ージＳｏ、　５１に取り込まれ、命令続出回路７により
２つの命令が命令レジスタ１０．１１に保持される。命
令レジスタ１０．１１に保持されている命令は、命令デ
コーダ２０．２１に信号パス１０ａ。

１１ａを介して取り込まれ解読されて、命令デコーダ２
０．２１が装置内の各部を制御するための命令解読情報
を生成する。命令デコーダ２０．２１によって生成され
た命令解読情報は、信号パス２０ａ、２１ａを介して命
令キュー３０に格納され、命令キュー３０は命令解読情
報を、その命令の演算処理を開始するまで順次保持する
。命令キュー３０は、イン・ポインタ３２．３３とアウ
トポインタ３６．３７によって、先入れ先出しくＦ　Ｉ
　Ｆ　Ｏ：　Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　０ｕｔ）
制御が行われる。アドレス加算器４０．４１は、ストレ
ージｓｏ、　ｓｉから読出すオペランドの論理アドレス
を計算する。ストレージ５０．５１は、処理すべき命令
及びデータを保持しており、ストレージ５０．５１から
信号パス５０ｂ、５１ｂを介して読出したストレージ・
オペランドを、オペランド・バッファ６０がその命令の
演算処理を開始するまで順次保持する。

汎用レジスタ群７０は、主として頻繁に用いられるデー
タ（レジスタ・オペランド、アドレス修飾レジスタなど
のデータ）を保持している。演算器８０゜８１は、命令
で指定された演算の処理を行う。命令キュー３０に待機
されている先行命令および後続命令の命令解読情報は、
命令キュー３０がら信号パス３０ａ、３０ｂを介してラ
ップ制御回路９０に供給される。ラップ制御回路９０は
、オペランド・コンフリクトの検出およびオペランド・
コンフリクトによる処理の遅滞の解消のための制御を行
う、オペランド・コンフリクトの検出信号ｏＣは、信号
パス９０ａを介して演算制御回路９５に送られる。演算
制御回路９５は、演算器８０．８１に対する演算制御を
行う。

次に、このように構成された情報処理装置の動作を説明
する。ここでは、先行命令が演算結果をレジスタに書込
む命令であり、後続命令がレジスタから読出したオペラ
ンドに演算を施すことなく転送する命令であって先行命
令と後続命令がオペランド・コンフリクトを発生してい
るときに、先行命令と後続命令の演算処理を同時に行う
場合の命令処理の動作例を説明する。

第２図は、並列処理の動作を説明するための命令列の一
例を示す図である。第２図において、先行命令であるＡ
Ｒ全命令ＡＲＲａ、ＲｂＪは。

いわゆる加算命令である。レジスタ番号Ｒａｌ’！定さ
れた第１オペランドがレジスタ番号Ｒｂで指定された第
２オペランドに加算され、加算結果は、第１オペランド
のレジスタ番号Ｒａにより指定された汎用レジスタ内に
格納される処理を行う命令である０次に続いて処理を行
う後続命令であるＬＲ命令ｒＬＲＲｅ、ＲｄＪは、いわ
ゆる転送命令である。レジスタ番号Ｒｄで指定された第
２オペランドのデータが、レジスタ番号Ｒｅで指定され
た第１オペランドの汎用レジスタに転送される処理を行
う命令である。このような先行命令のＡＲ全命令後続命
令のＬＲ全命令続けて行う場合、例えば、先行命令のＡ
Ｒ全命令オペランドレジスタと後続命令のＬＲ全命令オ
ペランドレジスタとが同一レジスタである場合、すなわ
ち、Ｒｃ＝ＲａまたはＲａ　＝　Ｒｄである場合、先行
命令であるＡＲ全命令おいて、レジスタへの書込みを完
了するまで、後続命令であるＬＲ全命令はオペランドの
レジスタからオペランドデータの読出しを開始すること
ができない、すなわち、オペランド・コンフリクトが発
生している。

ここでの情報処理装置においては、上記のようなオペラ
ンド・コンフリクトが発生している場合においても、先
行命令の命令処理でレジスタへの書込みの終了を持つこ
となく、後続命令の命令処理を行うことを可能とする。

第３ａ図および第３ｂ図は、このような２つの命令列の
命令処理を並列処理する場合におけるタイムチャートを
示す図である。第３ａ図および第３ｂ図のタイムチャー
トにおいては、第２図に示す命令を含む命令列に対して
、２命令ずつ並列にパイプライン処理方式で処理すると
きの命令処理の流れを、パイプライン処理の各処理ステ
ージで示している。ここで、横軸は時間軸である０時間
軸はサイクル（マシンサイクル）を単位として目盛られ
ており、各マシンサイクルは初期のＣＯサイクル（図の
左端）から順にＣＯ，Ｃ１，Ｃ２・・・と符号が付けら
れている。各々の命令処理は、パイプライン処理での複
数の処理ステージに分割されて処理される。各々の処理
ステージは、複数の命令に対して順次連続的に各命令に
対する処理を行い、複数の命令処理が同時に並列して処
理される。

まず最初のＤステージでは、命令デコーダによる命令の
解読とアドレス加算器によるアドレス計算を行い、スト
レージ・オペランドの論理アドレスを得る０次のＡステ
ージでは、ストレージ・オペランド・アドレスに対して
、論理アドレスから物理アドレスへの変換とストレージ
・オペランドのデータの読出しが行われる０次のしステ
ージでは、ストレージから読出されたストレージ・オペ
ランドをオペランド・バッファへ転送し、更にオペラン
ド・バッファから演算器に転送する。そして、次のＥス
テージにおいて演算器による演算処理が実行され、最後
のステージのＰステージで、前のＥステージで実行され
た演算結果が、汎用レジスタに書込まれる。

第３ａ図は、先行命令のＡＲ全命令後続命令のＬＲ全命
令の間でオペランド・コンフリクトが発生している（例
えば、Ｒｄ＝Ｒａ）場合の動作を示すタイムチャートで
ある。この場合には、後続命令のＬＲ全命令読出される
第２オペランドの内容（レジスタＲｄの内容）は、先行
命令のＡ　Ｒ命令によってレジスタＲａに書込まれる内
容となっている。先行命令のＡＲ全命令はレジスタＲａ
への書込みがＰステージで行われる。ＡＲ全命令Ｐステ
ージはＣ４サイクルにおいて処理される。したがって、
次の後続命令のＬＲ全命令おいてレジスタＲｄからオペ
ランドの読出しを行うしステージは、Ｃ４サイクルまで
は完了することができない。この結果、演算処理が行わ
れるＥステージに着目すると、ＬＲ全命令以降の命令は
、オペランド・コンフリクトが発生していない場合に比
べて、命令の処理に遅滞が生じる。

第３ｂ図は、先行命令のＡＲ全命令後続命令のＬＲ全命
令の間で、オペランド・コンフリクトが発生していない
場合の動作を示すタイムチャートである。この場合には
、先行命令のＡＲ全命令後続命令のＬＲ全命令の間で遅
滞が生じることばなく、並列処理における遅滞は生じな
い。不実施例Ｑ第１図に示した情報処理装置においては
、先行命令が演算結果をレジスタに書込む命令であり、
後続命令がレジスタから読出したオペランドに演算を施
すことなく転送する命令であって、先行命令と後続命令
との間でオペランド・コンフリクトが発生する場合にお
いても、これを検出して先行命令と後続命令の演算処理
を同時に行い、結果的に、第３ｂ図に示すように、オペ
ランド・コンフリクトが発生していない場合と同様に命
令処理を行う命令処理の制御を行う。

再び、第１図を参照して、本実施例の情報処理装置にお
いて、先行命令と後続命令との間でオペランド・コンフ
リクトが発生する場合に、オペランド・コンフリクトの
発生を検出し、先行命令と後続命令とが並列処理できる
場合に並列処理を行う場合の動作例を説明する。

各々の命令の処理は、まず最初のＤステージにおいて、
命令レジスタ１０．１１に設定された命令に対して命令
の解読とアドレス計算が行われる。つまり、処理すべき
命令が命令デコーダ２０．２１によって解読され、装置
内の各部を制御するための命令解読情報が生成される。

この命令解読情報のなかで、ここでの動作説明に関連の
ある主な命令解読情報を次に示す。

・Ｒ１・・・第１オペランドの格納されている汎用レジ
スタ群７０のレジスタを指定する。また、演算結果を書
込む汎用レジスタ群７０のレジスタを指定する。

・Ｒ２・・・第２オペランドの格納されている汎用レジ
スタ群７０のレジスタを指定する。

・ＴＦ・・・汎用レジスタ群７０からオペランドを読出
し、汎用レジスタ群７０またはストレージ５０゜５１お
よび主記憶５へ転送する命令であることを示す。

・ｏＰ・・・演算器８０．８１において行うべき演算の
種類を指定する。

・Ｎ１・・・汎用レジスタ群７０から第１オペランドの
読出しを行うことを示す。

・Ｎ２・・・汎用レジスタ群７０から第２オペランドの
読出しを行うことを示す。

・ＣＨ・・・汎用レジスタ群７０への演算結果の書込み
を行うことを示す。

・ＢＰ・・・ストレージ５０．５１から読出しを行うオ
ペランドを保持するオペランド・バッファ６゜のエント
リを指定する。

ストレージ５０．５１は、読出すべきオペランドの論理
アドレスを受は取ると、Ａステージにおいて、論理アド
レスから物理アドレスへの変換を行って。

オペランドを読出す。読出したオペランドは、受は取っ
た命令解読情報ＢＰと共に、オペランド・バッファ６０
へ送出する。一般に、ストレージ５０゜５１は、高速小
容量のバッファ・ストレージと、低速大容量のメイン・
ストレージとの組み合せによって構成されている。読出
すべきオペランドがバッファ・ストレージ内に存在する
場合には、１マシンサイクルの間にオペランドを読出す
ことが可能である。しかし、読出すべきオペランドがバ
ッファ・ストレージ内に存在しない場合には、オペラン
ドを読出すために数マシンサイクルが必要となり、Ａス
テージにおける処理時間が遅延することとなる。

オペランド・バッファ６０は、Ｌステージにおいて、ス
トレージ５０．５１から送られてくるオペランドと命令
解読情報ＢＰを受は取る。受は取られたオペランドは、
命令解読情報ＢＰによって指定されるオペランド・バッ
ファ６０のエントリに保持される。

命令処理においては、処理する命令についての命令解読
情報が命令キュー３０に保持され、また必要に応じてス
トレージ５０．５１から読出すべきオペランドがオペラ
ンド・バッファ６０に保持されている状態で、演算器８
０．８１が以前の命令の演算処理を完了することが、当
該命令の演算処理を演算器８０、８１によって行うため
の演算起動の条件となっている０以上の演算起動の条件
が整うと、Ｌステージにおいて、当該命令に対する命令
解読情報が命令キュー３０から取り出されて、演算器８
０，８１へ送出される。このとき、命令キュー３０から
オペランド・バッファ６０へ送られる命令解読情報ＢＰ
によって指定されるエントリに保持されているオペラン
ドが取り出される。また、命令キュー３０から汎用レジ
スタ群７０へ送られる命令解読情報Ｒ１およびＲ２によ
って指定されるレジスタの内容が読出される。オペラン
ド・バッファ６０または汎用レジスタ群７０から読出さ
れるオペランドは、命令キュー３０から送られてくる命
令解読情報Ｎ２によって制御されるセレクタ８４．８５
において一方が選択され、演算器８０．８１へ送られる
。この際、命令解読情報はラップ制御回路９０および演
算制御回路９５を介して演算器８０．８１へ送られる。

演算器８０．８１はＥステージにおいて、命令解読情報
ＯＰによって指定される演算を、第１オペランドと第２
オペランドとの間で行って、演算結果を求める。簡単な
演算処理は、通常は１マシンサイクルで完了することが
可能である。しかし、複雑な演算処理を行う場合には、
数マシンサイクルを必要とし、Ｅステージの期間が延長
され、演算処理が完了する時は結果的に遅延する。

演算器８０．８１によって演算結果が求められると。

その結果は、Ｐステージにおいて、命令解読情報Ｒ１に
よって指定される汎用レジスタ群７０のレジスタまたは
ストレージ５０．５１および主記憶５へ書込まれる。

この際、先行命令の処理においては、演算器８０の演算
結果を直接書込むが、後続命令の処理においてはラップ
制御回路９０によって制御されるセレクタ８２により、
演算器８０または演算器８１の一方の演算結果を選択し
て書込みを行う。

この実施例においては、オペランド・コンフリクトが発
生する場合における先行命令および後続命令の並列処理
を、主として、ラップ制御回路９０゜演算制御回路９５
およびセレクタ８２による信号パスの制御によって行う
、このようなオペランド・コンフリクトが発生する場合
における先行命令および後続命令の並列処理の制御を次
に説明する。

命令キュー３０は、命令デコーダ２０．２１において命
令の解読が完了してから、演算器８０．８１において演
算処理が開始されるまでの命令解読情報を一時的に保持
するためのものである。すなわち、命令解読情報を保持
する命令キュー３０はイン・ポインタ３２．３３とアウ
ト・ポインタ３６．３７とにより、先入れ先出しくＦＩ
ＦＯ）制御が行われる。このため、命令キュー３０には
２つのイン・ポインタ３２゜３３と２つのアウト・ポイ
ンタ３６．３７が設けられている。イン・ポインタ３２
．３３は命令キュー３０に入力される命令解読情報の次
の格納位置アドレスを示し、命令デコーダ２０．２１か
らそれぞれ送られてくる命令解読情報を保持すべきエン
トリを指示する。また、アウト・ポインタ３６．８７は
命令キュー３０から出力される命令解読情報の格納位置
アドレスを示し、アウト・ポインタ３６．３７はそれぞ
れ演算器８０．８１において演算処理が開始されるとき
に装置内の各部へ送り出すべき命令解読情報を保持して
いるエントリを指示する。イン・ポインタ３３およびア
ウト・ポインタ３７は、それぞれ常にイン・ポインタ３
２およびアウト・ポインタ３６が指示しているエントリ
の次のエントリを指示するように制御される。したがっ
て、２つのイン・ポインタおよびアウト・ポインタは、
１つにまとめることも可能である。命令デコーダ２０．
２１は、それぞれ命令レジスタ１０．１１に保持されて
いる命令の解読が完了すると、命令解読情報を命令キュ
ー３０へ送り出すと共に、解読完了信号をイン・ポイン
タ３２゜３３へ送出する。命令デコーダ２０．２１の両
方が解読完了信号を送出した場合には、イン・ポインタ
３２゜３３は、２つインクリメントされる。命令デコー
ダ２０のみが解読完了信号を送出した場合には、イン・
ポインタ３２．３３は、１つインクリメントされる。

命令デコーダ２０が解読完了信号を送出しなかった場合
には、命令デコーダ２１が送出した解読完了信号は抑止
され、イン・ポインタ３２．３３は、インクリメントさ
れない。演算制御回路９５は、演算器８０゜８１におい
て命令の演算処理が完了すると、演算器８０．８１に対
して演算結果を汎用レジスタ群７０へ書込むことを指示
すると共に、演算器８０．８１に対応した演算完了信号
をアウト・ポインタ３６．３７へ送出する。演算制御回
路９５が演算器８０．８１の両方に対応した演算完了信
号を送出した場合には、アウト・ポインタ３６．３７は
、２つインクリメントされる。演算制御回路９５が演算
器８０．８１の片方のみに対応した演算完了信号を送出
した場合には、アウト・ポインタ３６．３７は、１つイ
ンクリメントされる。

オペランド・コンフリクトによる処理の遅滞を解決する
ため、ここでは命令処理の制御が次のように行われる。

すなわち、オペランド・コンフリクトが発生している後
続命令が、いわゆる転送命令である場合についてンオペ
ランド・コンフリクトを発生している後続命令の処理に
おいて書き込むべき演算結果として、先行命令の処理で
書き込まれる演算結果が供給される。この実施例の命令
処理装置においては、ラップ制御回路９０が、このよう
なオペランド・コンフリクトの発生の検出およびオペラ
ンド・コンフリクトの発生による処理の遅滞が生じない
ような命令処理の制御を行う。

以後の説明において、必要に応じて先行命令の命令解読
情報には文字Ｐを後に付して、また、後続命令の解読情
報には文字Ｓを後に付して区別して説明する。

先行命令が汎用レジスタ群７０へ演算結果の書き込みの
処理を行う場合、この処理を示す命令解読情報ＣＨｐお
よび書き込む汎用レジスタ群７０のレジスタを指定する
命令解読情報Ｒ１ｐが、命令キュー３０から信号パス３
０ａを介してラップ制御回路９０へ送られる。これは、
アウト・ポインタ３６によって命令キュー３０の読出し
エントリが指示されることにより行われる。一方、後続
命令が転送命令である場合、これを示す命令解読情報Ｔ
Ｆｓが命令キュー３０から信号パス３０ｂを介してラッ
プ制御回路９０へ送られる。これは、アウト・ポインタ
３７によって命令キュー３０の読出しエントリが指示さ
れることにより行われる。また、後続命令における汎用
レジスタ群７０から第１オペランドの読み出しを行うこ
とを示す命令解読情報Ｎｌｓおよびその読み出しレジス
タを指示する命令解読情報ＲＩＳと、後続命令における
汎用レジスタ群７０から第２オペランドの読み出しを行
うことを示す命令解読情報Ｎ２ｓおよびその読み出しレ
ジスタを指示する命令解読情報Ｒ２ｓとは、命令キュー
３ｏがら信号パス３０ｂを介してラップ制御回路９ｏへ
送られる。これは、アウト・ポインタ３７によって命令
キュー３０の読出しエントリが指示されることにより行
われる。この後続命令の命令解読情報ＴＦｓ。

ＮｌｓとＲｌｓ、Ｎ２ｓとＲ２ｓを用いて、ラップ制御
回路９０は、オペランド・コンフリクト検出信号ＯＣ９
後続命令が転送命令である場合のオペランド・ラップア
ラウンド指示信号ＬＷ、および後続命令の演算処理を抑
止する演算抑止信号ＦＭを生成する。すなわち、先行命
令が演算結果の書き込みを行うレジスタを指定するＲｌ
ｐと、後続命令が読み出しまたは書き込みを行うレジス
タを指定するＲｌｓ、Ｒ２ｓとは、ラップ制御回路９０
において一致するか否かの比較が行われる。いま、先行
命令の演算結果の書き込みを行うレジスタを指定するＲ
ｌｐと、後続命令の書き込みを行うレジスタを指定する
Ｒｌｓとが等しく、先行命令が汎用レジスタ群７０へ演
算結果の書き込みを行うことを示す命令解読情報ＣＨｐ
が成り立ち、さらに後続命令が汎用レジスタ群７０から
第１オペランドの読み出しを行うことを示す命令解読情
報Ｎ１ｇが成り立つと、第１オペランドについて、先行
命令と後続命令との間で、オペランド・コンフリクトが
生じ、オペランド・コンフリクト検出信号ＯＣが生成さ
れる。さらに、後続命令が転送命令であることを示す命
令解読情報ＴＦｓが成り立っている場杏にオペランド・
ラップアラウンド指示信号ＬＷが生成される。一方、後
続命令が転送命令であることを示す命令解読情報ＴＦｓ
が成り立っていない場合には、演算抑止信号ＦＷが生成
される。

次に、先行命令の演算結果の書き込みを行うレジスタを
指定するＲｌｐと、後続命令が読み出しを行うレジスタ
を指定するＲ２ｇとが等しく、先行命令が演算結果の書
き込みを行うことを示す命令解読情報ＣＨｐが成り立ち
、さらに、後続命令が汎用レジスタ群７０に第２オペラ
ンドの読み出しを行うことを示す命令解読情報Ｎ２ｓが
得られると、ラップ制御回路９０は、先行命令と後続命
令の間でオペランド・コンフリクト検出信号ＯＣを生成
する。さらに、後続命令が転送命令であることを示す命
令解読情報ＴＦｇが得られると、オペランド・ラップア
ラウンド指示信号ＬＷを生成する。

しかし、後続命令が転送命令であることを示す命令解読
情報ＴＦｓが得られない場合には、演算抑止信号ＦＷを
生成する。演算抑止信号ＦＷは信号パス９０ａを介して
演算制御回路９５へ送られ、後続命令が演算器８１にお
いて演算処理を開始することを抑止するために用いられ
る。オペランド・ラップアラウンド信号ＬＷは、信号パ
ス９０ｂを介してセレクタ８２へ送られ、先行命令が書
き込む演算結果を、後続命令が書き込むべき演算結果と
して選択するために用いられる。

この結果、第３ａ図のタイムチャートに示したような、
オペランド・コンフリクトが発生している場合（Ｒｄ＝
Ｒａ）の命令の処理において、上　“述のように命令解
読情報ＣＨｐ、Ｐｉｐ、Ｒ２ｓ。

Ｎ２ｇが得られるので、ラップ制御回路９０は、先行命
令と後続命令の間でオペランド・コンフリクト検出信号
ＯＣを生成する。さらに、後続命令が転送命令であるこ
とを示す命令解読情報ＴＦｓが得られた場合、オペラン
ド・ラップアラウンド信号ＬＷを生成し、後続命令が書
き込むべき演算結果、とじて、先行命令の演算結果を供
給する。したがって、この場合、先行命令と後続命令を
同時に　１処理することができ、オペランド・コンフリ
クトによる遅滞は生じず、第３ｂ図のタイムチャートに
示すように、２つの命令の演算処理を行うＥステージは
Ｃ４サイクルで完了することになる。

以上１本発明を実施例にもとづき具体的に説明したが１
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように、本発明によれば、先行命令が演
算結果をレジスタに書き込みを行う命令であり、後続命
令がレジスタから読み出したオペランドに演算を施すこ
となく転送する命令であって、先行命令と後続命令がオ
ペランド・コンフリクトが発生する場合にも、先行命令
と後続命令の演算処理を同時に行うことができるので、
オペランド・コンフリクトによって生じる処理の遅滞を
軽減することができ、命令処理を高速化できる効果があ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかる情報処理装置の全
体構成を表わすブロック図、 第２図は、並列処理の動作を説明するための命令列の一
例を示す図。 第３ａ図および第３ｂ図は、２つの命令処理を　゛並列
に処理する場合の処理を説明するタイム・チャートを示
す図である。 図中、フ・・・命令続出回路、１０．１１・・・命令レ
ジスタ、　２０．２１・・・命令デコーダ、３０・・・
命令キュー、４０゜４１・・・アドレス加算器、ｓｏ、
　ｓｔ・・・ストレージ、６０・・・オペランド・バッ
ファ、７０・・・汎用レジスタ群、８０゜８１・・・演
算器、９０・・・ラップ制御回路、９５・・・演算制御
回路。

Claims (1)

1. 【特許請求の範囲】 １、命令解読手段、オペランド計算手段、演算手段から
   なる複数の命令処理系統を備え、命令列の命令処理を並
   列に行う情報処理装置において、各系統の命令解読手段
   により生成された先行命令および後続命令の少なくとも
   ２つの命令の命令解読情報を保持する命令保持手段と、
   前記命令保持手段に保持された命令解読情報により、後
   続命令が汎用レジスタ群からオペランドを読出し、読出
   したオペランドに演算を施すことなく汎用レジスタ群ま
   たはストレージへの書込みを行う非演算命令であること
   を検出する命令検出手段と、後続命令が非演算命令であ
   ることを前記命令検出手段が検出した場合、１系統の演
   算手段によって、先行命令と後続命令の演算処理を同時
   に行う演算制御を行う演算制御手段とを有することを特
   徴とする情報処理装置。 ２、前記特許請求の範囲第１項記載の情報処理装置にお
   いて、更に、各系統の演算手段に接続され先行命令また
   は後続命令の演算結果を選択する演算結果選択手段を有
   し、前記命令検出手段には、命令保持手段に保持された
   命令解読情報により先行命令がある汎用レジスタ群のレ
   ジスタへの書込みを行い、後続命令が先行命令で書込む
   汎用レジスタ群のレジスタと同一レジスタからオペラン
   ドの読出しを行うオペランド競合状態を検出する競合検
   出手段を含み、前記命令検出手段により後続命令が非演
   算命令であり、先行命令と後続命令との間にオペランド
   競合状態を検出した場合、前記演算制御手段が前記演算
   結果選択手段により後続命令の演算結果として先行命令
   の演算結果を供給する演算制御を行うことを特徴とする
   情報処理装置。