JP3490005B2 - 命令制御装置及びその方法 - Google Patents
命令制御装置及びその方法Info
- Publication number
- JP3490005B2 JP3490005B2 JP35892698A JP35892698A JP3490005B2 JP 3490005 B2 JP3490005 B2 JP 3490005B2 JP 35892698 A JP35892698 A JP 35892698A JP 35892698 A JP35892698 A JP 35892698A JP 3490005 B2 JP3490005 B2 JP 3490005B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- entry
- decoded
- instructions
- entries
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Advance Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は命令制御装置及びそ
の方法に関し、特に情報処理装置において命令処理を高
速に実行するために順序を外れた命令実行を可能にする
命令処理装置及びその方法に関するものである。
の方法に関し、特に情報処理装置において命令処理を高
速に実行するために順序を外れた命令実行を可能にする
命令処理装置及びその方法に関するものである。
【０００２】順序を外れた命令実行処理 (out-of-orde
r) とは、プログラムにより指示された命令順序とは異
なる順序で入力データがそろった実行可能な命令から随
時実行していく処理をいう。なお、命令の実行自体は任
意の順序であるが、その処理結果を保証すべくプログラ
ムからアクセス可能な資源、すなわち記憶域やレジスタ
内容等はプログラムの順序で更新参照されるように命令
を実行する。
r) とは、プログラムにより指示された命令順序とは異
なる順序で入力データがそろった実行可能な命令から随
時実行していく処理をいう。なお、命令の実行自体は任
意の順序であるが、その処理結果を保証すべくプログラ
ムからアクセス可能な資源、すなわち記憶域やレジスタ
内容等はプログラムの順序で更新参照されるように命令
を実行する。
【０００３】
【従来の技術】ところで、命令処理を高速に実行するた
め順序を外れた命令実行を可能とする情報処理装置で
は、命令の解読サイクルの後に一旦リザベーションステ
ーションと呼ばれる解読済命令格納手段にその解読済命
令が複数格納される。そして、それらの解読順序に関係
なくソースオペランドが使用可能となった解読済命令が
選ばれてリザベーションステーションから演算器に命令
が発行される。
め順序を外れた命令実行を可能とする情報処理装置で
は、命令の解読サイクルの後に一旦リザベーションステ
ーションと呼ばれる解読済命令格納手段にその解読済命
令が複数格納される。そして、それらの解読順序に関係
なくソースオペランドが使用可能となった解読済命令が
選ばれてリザベーションステーションから演算器に命令
が発行される。
【０００４】図１は、命令処理装置における命令処理構
成の概要を示したものである。図１において、ＤＲＡＭ
等の大容量メモリからなる主記憶１１に記憶されたプロ
グラム命令は高速アクセス可能な命令キャッシュ１２に
転送される。命令レジスタ（ＩＷＲ）１３は命令キャッ
シュ１２から１つ又は複数の命令を一時にフェッチし、
その命令は制御ユニット１６内の命令デコーダにより解
読されて一旦リザベーションステーション１４に格納さ
れる。
成の概要を示したものである。図１において、ＤＲＡＭ
等の大容量メモリからなる主記憶１１に記憶されたプロ
グラム命令は高速アクセス可能な命令キャッシュ１２に
転送される。命令レジスタ（ＩＷＲ）１３は命令キャッ
シュ１２から１つ又は複数の命令を一時にフェッチし、
その命令は制御ユニット１６内の命令デコーダにより解
読されて一旦リザベーションステーション１４に格納さ
れる。
【０００５】リザベーションステーション１４は、各命
令が使用するソースオペランド及びオペコードに対応し
た演算処理を実行する実行ユニット１５が使用可能にな
った時点で、前記命令レジスタ１３の命令解読順序に関
係なく使用可能となった命令から次段の実行ユニット１
５に発行する。実行ユニット１５は前記発行命令に基づ
きパイプラインを用いた高速演算処理を実行する。制御
ユニット１６は、前述した各機能ブロック１１〜１５の
動作を管理し制御する。
令が使用するソースオペランド及びオペコードに対応し
た演算処理を実行する実行ユニット１５が使用可能にな
った時点で、前記命令レジスタ１３の命令解読順序に関
係なく使用可能となった命令から次段の実行ユニット１
５に発行する。実行ユニット１５は前記発行命令に基づ
きパイプラインを用いた高速演算処理を実行する。制御
ユニット１６は、前述した各機能ブロック１１〜１５の
動作を管理し制御する。
【０００６】また、スーパースカラ方式のプロセッサで
は整数演算処理や浮動小数点演算処理等の各処理機能毎
にリザベーションステーション１４及び実行ユニット１
５が設けられ、それらに対応する複数の命令が同時並列
的に実行される。制御ユニット１６では、図示しないプ
リデコード、命令フロー制御、レジスタリネーミング、
及び分岐予測等の処理が行われ、それによって上記順序
を外れた命令実行処理の高速実行を担保する。
は整数演算処理や浮動小数点演算処理等の各処理機能毎
にリザベーションステーション１４及び実行ユニット１
５が設けられ、それらに対応する複数の命令が同時並列
的に実行される。制御ユニット１６では、図示しないプ
リデコード、命令フロー制御、レジスタリネーミング、
及び分岐予測等の処理が行われ、それによって上記順序
を外れた命令実行処理の高速実行を担保する。
【０００７】図２は、従来のリザベーションステーショ
ンにおける処理動作の一例を示したものである。図２の
（ａ）の例では、命令レジスタ（ＩＷＲ）１３からの解
読済命令がリザベーションステーション１４の６つのエ
ントリーに格納されている。各解読済命令に付した番号
〜は、番号から番号の順で各命令が解読された
ことを示している。従って、命令は最も古く解読され
命令であり、そして命令は最も新しく解読された命令
である。
ンにおける処理動作の一例を示したものである。図２の
（ａ）の例では、命令レジスタ（ＩＷＲ）１３からの解
読済命令がリザベーションステーション１４の６つのエ
ントリーに格納されている。各解読済命令に付した番号
〜は、番号から番号の順で各命令が解読された
ことを示している。従って、命令は最も古く解読され
命令であり、そして命令は最も新しく解読された命令
である。
【０００８】また、図２の（ａ）では解読済命令〜
のうち命令及びが他の命令に先んじて実行可能状態
になった場合を示している。この場合、図２の（ｂ）に
示すように命令の解読順序〜に係わらず前記命令
及びが直ちに実行ユニット１５に発行され、実行され
る。その結果、発行された命令及びを格納するリザ
ベーションステーション１４の各エントリーは空きとな
る（図に太線枠で示す）。
のうち命令及びが他の命令に先んじて実行可能状態
になった場合を示している。この場合、図２の（ｂ）に
示すように命令の解読順序〜に係わらず前記命令
及びが直ちに実行ユニット１５に発行され、実行され
る。その結果、発行された命令及びを格納するリザ
ベーションステーション１４の各エントリーは空きとな
る（図に太線枠で示す）。
【０００９】その後、図２の（ｃ）に示すように前記空
きエントリーに命令レジスタ１３から後続の新たな解読
済命令及びが格納される。なお、本例の命令レジス
タ１３は、命令キャッシュ１２から同時に３個の命令を
フェッチできる。制御ユニット１６は、各解読済命令が
使用するアクセス可能な資源（記憶域やレジスタ等）を
管理しており、入力データがそろった実行可能な命令か
ら上述した処理を開始させる。
きエントリーに命令レジスタ１３から後続の新たな解読
済命令及びが格納される。なお、本例の命令レジス
タ１３は、命令キャッシュ１２から同時に３個の命令を
フェッチできる。制御ユニット１６は、各解読済命令が
使用するアクセス可能な資源（記憶域やレジスタ等）を
管理しており、入力データがそろった実行可能な命令か
ら上述した処理を開始させる。
【００１０】
【発明が解決しようとする課題】このように、従来にお
いては命令レジスタ１３からの命令解読情報及び制御ユ
ニット１６による命令解読終了信号はリザベーションス
テーション１４内の全てのエントリーに分配する必要が
あった。そのため、図２の（ｃ）に点線枠１７で示すそ
のための論理回路やチップ内配線域等の物量が増加する
という問題があった。また、その結果動作遅延が増大
し、その保証のためにより多くのサイクルタイムが必要
となる等の問題点を有していた。
いては命令レジスタ１３からの命令解読情報及び制御ユ
ニット１６による命令解読終了信号はリザベーションス
テーション１４内の全てのエントリーに分配する必要が
あった。そのため、図２の（ｃ）に点線枠１７で示すそ
のための論理回路やチップ内配線域等の物量が増加する
という問題があった。また、その結果動作遅延が増大
し、その保証のためにより多くのサイクルタイムが必要
となる等の問題点を有していた。
【００１１】さらに、図２の（ｂ）及び（ｃ）に示した
ように、リザベーションステーション１４上では命令解
読順序は保証されない。そのため、従来では命令解読順
序を決定するのに、各エントリーに命令順序識別子（Ｉ
ＩＤ）を設け、この識別子をハードウェア比較器等を使
って比較していた（図２の（ｃ）の点線枠１８）。その
結果、ここでも物量やサイクルタイムの増加を招くとい
う問題があった。
ように、リザベーションステーション１４上では命令解
読順序は保証されない。そのため、従来では命令解読順
序を決定するのに、各エントリーに命令順序識別子（Ｉ
ＩＤ）を設け、この識別子をハードウェア比較器等を使
って比較していた（図２の（ｃ）の点線枠１８）。その
結果、ここでも物量やサイクルタイムの増加を招くとい
う問題があった。
【００１２】そこで本発明の目的は、上記種々の問題点
に鑑み、命令レジスタからリザベーションステーション
へ解読済命令を発行する際に、前記解読済命令を格納す
るリザベーションステーション内のエントリーを限定
し、それに要するハードウェア等の物量及びサイクルタ
イムを低減した命令制御装置及びその方法を提供するこ
とにある。
に鑑み、命令レジスタからリザベーションステーション
へ解読済命令を発行する際に、前記解読済命令を格納す
るリザベーションステーション内のエントリーを限定
し、それに要するハードウェア等の物量及びサイクルタ
イムを低減した命令制御装置及びその方法を提供するこ
とにある。
【００１３】また、本発明の目的は、リザベーションス
テーションから実行ユニットに発行したエントリーの消
去、圧縮を行ってリザベーションステーション内におけ
る命令解読順序を保持するように構成し、それによって
命令順序識別子に関連する比較処理等を行うハードウェ
アを不要とした命令制御装置及びその方法を提供するこ
とを目的とする。
テーションから実行ユニットに発行したエントリーの消
去、圧縮を行ってリザベーションステーション内におけ
る命令解読順序を保持するように構成し、それによって
命令順序識別子に関連する比較処理等を行うハードウェ
アを不要とした命令制御装置及びその方法を提供するこ
とを目的とする。
【００１４】
【課題を解決するための手段】本発明によれば、解読済
みで実行ユニットに発行されていない複数個の命令を一
時格納する手段を設けた命令制御装置であって、前記格
納手段は各エントリーの順序がその格納する命令の解読
された順序を示すように構成され、エントリーから命令
が発行されるそのエントリーが消去され、未発行命令を
含むエントリーが連続した順序でエントリーを構成する
ようにエントリー間で格納情報が移動するとともに、そ
のエントリー間の移動量が最大で同時に解読されうる命
令数に等しい命令制御装置が提供される。
みで実行ユニットに発行されていない複数個の命令を一
時格納する手段を設けた命令制御装置であって、前記格
納手段は各エントリーの順序がその格納する命令の解読
された順序を示すように構成され、エントリーから命令
が発行されるそのエントリーが消去され、未発行命令を
含むエントリーが連続した順序でエントリーを構成する
ようにエントリー間で格納情報が移動するとともに、そ
のエントリー間の移動量が最大で同時に解読されうる命
令数に等しい命令制御装置が提供される。
【００１５】上記格納手段はソースオペランドが使用可
能であることを示す情報を有し、さらに前記情報により
ソースオペランドが使用可能なエントリーが複数存在す
る場合には、解読順序が古いエントリーから優先して実
行ユニットに命令を発行する命令発行制御手段を有す
る。
能であることを示す情報を有し、さらに前記情報により
ソースオペランドが使用可能なエントリーが複数存在す
る場合には、解読順序が古いエントリーから優先して実
行ユニットに命令を発行する命令発行制御手段を有す
る。
【００１６】さらに、命令解読時には解読された命令の
個数だけ加算され、かつエントリーから命令が実行ユニ
ットに発行された場合はその発行命令数だけ減算される
ように構成され、それによって前記命令格納手段中の未
発行命令を有するエントリー数を示す指示手段を設け、
前記指示手段の内容に従って命令解読数を決定する。前
記指示手段の内容と命令の解読位置とから各解読済命令
を格納するエントリー番号を決定する請求項３記載の命
令制御装置。
個数だけ加算され、かつエントリーから命令が実行ユニ
ットに発行された場合はその発行命令数だけ減算される
ように構成され、それによって前記命令格納手段中の未
発行命令を有するエントリー数を示す指示手段を設け、
前記指示手段の内容に従って命令解読数を決定する。前
記指示手段の内容と命令の解読位置とから各解読済命令
を格納するエントリー番号を決定する請求項３記載の命
令制御装置。
【００１７】また本発明によれば、解読済みで実行ユニ
ットに発行されていない複数個の命令を一時格納する手
段を設けた情報処理装置の命令制御方法であって、前記
格納手段のエントリーがオペランド使用可能であって且
つ最も古い解読済命令を有するエントリーから順次命令
を発行すること、より新しい解読済命令を格納する上位
エントリーに空きエントリーが存在する場合には、各エ
ントリーを順次下位に移動することで命令解読順序を保
持しながら前記空きエントリーを解消すること、最上位
から所定数のエントリーに空きがあり且つ命令レジスタ
に有効な命令が存在する場合には、前記命令レジスタか
らの解読済命令を前記所定数のエントリーに順次格納し
ていくこと、から成る命令制御方法が提供される。
ットに発行されていない複数個の命令を一時格納する手
段を設けた情報処理装置の命令制御方法であって、前記
格納手段のエントリーがオペランド使用可能であって且
つ最も古い解読済命令を有するエントリーから順次命令
を発行すること、より新しい解読済命令を格納する上位
エントリーに空きエントリーが存在する場合には、各エ
ントリーを順次下位に移動することで命令解読順序を保
持しながら前記空きエントリーを解消すること、最上位
から所定数のエントリーに空きがあり且つ命令レジスタ
に有効な命令が存在する場合には、前記命令レジスタか
らの解読済命令を前記所定数のエントリーに順次格納し
ていくこと、から成る命令制御方法が提供される。
【００１８】
【発明の実施の形態】図３は、本発明による命令制御装
置の一構成例を示したものである。図３において、命令
レジスタ（ＩＷＲ）１３は、図１の命令キャッシュ１２
からフェッチした複数の命令をその命令順（命令解読
順）にＩＷＲ０、ＩＷＲ１及びＩＷＲ２から成る各レジ
スタへ格納する。本例では一時に最大３命令が同時に解
読できるよう構成されている。
置の一構成例を示したものである。図３において、命令
レジスタ（ＩＷＲ）１３は、図１の命令キャッシュ１２
からフェッチした複数の命令をその命令順（命令解読
順）にＩＷＲ０、ＩＷＲ１及びＩＷＲ２から成る各レジ
スタへ格納する。本例では一時に最大３命令が同時に解
読できるよう構成されている。
【００１９】解読制御回路２１は、図１の例ではその機
能の一部が制御ユニット１６に含まれることになるが、
ここでは解読制御回路２１が本発明に特徴的な制御動作
を実行するものであり、また先の図２の（ｃ）と関連さ
せる意味で、図２の（ｃ）の回路１７に含めて描いてい
る。同様に、命令発行制御回路２２も図２の（ｃ）の回
路１８に含めて描いている。
能の一部が制御ユニット１６に含まれることになるが、
ここでは解読制御回路２１が本発明に特徴的な制御動作
を実行するものであり、また先の図２の（ｃ）と関連さ
せる意味で、図２の（ｃ）の回路１７に含めて描いてい
る。同様に、命令発行制御回路２２も図２の（ｃ）の回
路１８に含めて描いている。
【００２０】前記解読制御回路２１は、命令レジスタ１
３からの命令を受け取り、命令解読数を決定するととも
に、どの命令をどのリザベーションステーション１４の
エントリーＲＳＥ０〜ＲＳＥ５に格納するかを決定す
る。また、解読制御回路２１は前記命令発行制御回路１
８から実行ユニット１５へ発行された命令発行数を受け
取り、後述するその内部の未発行命令格納エントリー数
カウンターを更新する。
３からの命令を受け取り、命令解読数を決定するととも
に、どの命令をどのリザベーションステーション１４の
エントリーＲＳＥ０〜ＲＳＥ５に格納するかを決定す
る。また、解読制御回路２１は前記命令発行制御回路１
８から実行ユニット１５へ発行された命令発行数を受け
取り、後述するその内部の未発行命令格納エントリー数
カウンターを更新する。
【００２１】リザベーションステーション１４は、本例
では６エントリーで構成されており、下に位置するエン
トリーほど命令解読順序が古いように構成されている
（ＲＳＥ５が最も古い）。命令発行制御回路２２は、リ
ザベーションステーション１４の６エントリーの中から
発行可能な命令を命令解読順に３つまで同時に実行ユニ
ットに発行（ＥＸ１、ＥＸ２、ＥＸ３）するよう構成さ
れている。また、前述したように同時命令発行数を解読
制御回路２１に通知する。
では６エントリーで構成されており、下に位置するエン
トリーほど命令解読順序が古いように構成されている
（ＲＳＥ５が最も古い）。命令発行制御回路２２は、リ
ザベーションステーション１４の６エントリーの中から
発行可能な命令を命令解読順に３つまで同時に実行ユニ
ットに発行（ＥＸ１、ＥＸ２、ＥＸ３）するよう構成さ
れている。また、前述したように同時命令発行数を解読
制御回路２１に通知する。
【００２２】ここでは、本発明の実施例を詳細に説明す
る前に、その理解の容易のために図４及び図５を用いて
本発明による命令制御装置の基本動作について説明して
おく。図４は、本発明におけるリザベーションステーシ
ョンの処理動作の一例を示したものである。図５は、本
発明による命令制御装置の基本処理フロー例を示したも
のである。
る前に、その理解の容易のために図４及び図５を用いて
本発明による命令制御装置の基本動作について説明して
おく。図４は、本発明におけるリザベーションステーシ
ョンの処理動作の一例を示したものである。図５は、本
発明による命令制御装置の基本処理フロー例を示したも
のである。
【００２３】図４の（ａ）では、命令レジスタ（ＩＷ
Ｒ）１３からの解読済命令がリザベーションステーショ
ン１４の６つのエントリーに格納されている。命令は
最も古く解読され、命令は最も新しく解読された命令
である。解読済命令及びは他の命令に先んじて実行
可能状態になり、図４の（ｂ）に示すように命令の解読
順序〜に係わらず前記命令及びが直ちに実行ユ
ニット１５に発行され、実行される。ここまでは、図２
の（ａ）及び（ｂ）と同じである。
Ｒ）１３からの解読済命令がリザベーションステーショ
ン１４の６つのエントリーに格納されている。命令は
最も古く解読され、命令は最も新しく解読された命令
である。解読済命令及びは他の命令に先んじて実行
可能状態になり、図４の（ｂ）に示すように命令の解読
順序〜に係わらず前記命令及びが直ちに実行ユ
ニット１５に発行され、実行される。ここまでは、図２
の（ａ）及び（ｂ）と同じである。
【００２４】図４の（ｃ）では、本発明に特徴的な動作
が実行される。第１に図４の（ｂ）で空きとなった２つ
のエントリーは削除・圧縮される。すなわち、空きとな
ったエントリーＲＳＥ２及びＲＳＥ４にはより新しく解
読された命令が上位側から順次シフトされ格納される。
その結果、本例の場合ではエントリーＲＳＥ５〜ＲＳＥ
２に命令解読が古い順で命令、、及びがそれぞ
れ格納される。
が実行される。第１に図４の（ｂ）で空きとなった２つ
のエントリーは削除・圧縮される。すなわち、空きとな
ったエントリーＲＳＥ２及びＲＳＥ４にはより新しく解
読された命令が上位側から順次シフトされ格納される。
その結果、本例の場合ではエントリーＲＳＥ５〜ＲＳＥ
２に命令解読が古い順で命令、、及びがそれぞ
れ格納される。
【００２５】第２に、前記命令のシフト動作により新た
に空きとなったエントリーＲＳＥ０及びＲＳＥ１に命令
レジスタ１３から後続の解読済命令及びが格納され
る。図４の（ｃ）からも明らかなように、上記第１及び
第２の動作を実行することで命令レジスタ１３が解読済
命令を格納するリザベーションステーション１４のエン
トリー対象はＲＳＥ０〜ＲＳＥ２の３個のみで済むこと
になる。
に空きとなったエントリーＲＳＥ０及びＲＳＥ１に命令
レジスタ１３から後続の解読済命令及びが格納され
る。図４の（ｃ）からも明らかなように、上記第１及び
第２の動作を実行することで命令レジスタ１３が解読済
命令を格納するリザベーションステーション１４のエン
トリー対象はＲＳＥ０〜ＲＳＥ２の３個のみで済むこと
になる。
【００２６】さらに、リザベーションステーション１４
から実行ユニット１５に命令を発行する際にもＲＳＥ５
の側（下位側）から実行可能な命令を順次発行するだけ
で命令解読順序が保証されることになる。その結果、従
来の解読済命令を全てのエントリーＲＳＥ０〜ＲＳＥ５
に格納可能とするための論理回路やチップ内配線域等が
大幅に低減され、またリザベーションステーション１４
内の命令解読順序を決定するための命令順序識別子及び
ハードウェア等が不要となる。
から実行ユニット１５に命令を発行する際にもＲＳＥ５
の側（下位側）から実行可能な命令を順次発行するだけ
で命令解読順序が保証されることになる。その結果、従
来の解読済命令を全てのエントリーＲＳＥ０〜ＲＳＥ５
に格納可能とするための論理回路やチップ内配線域等が
大幅に低減され、またリザベーションステーション１４
内の命令解読順序を決定するための命令順序識別子及び
ハードウェア等が不要となる。
【００２７】図５には、上述した本発明による命令制御
装置の動作をフロー化して示している。ステップＳ１０
〜１２では、リザベーションステーション１４内の各エ
ントリーＲＳＥ０〜ＲＳＥ５のうちでオペランドが使用
可能となり且つ命令解読順序の最も古いもの（下位側）
から順次実行ユニット１５へ命令が発行される。次に、
ステップＳ１３〜１５で前記命令発行により空きとなっ
たエントリーへ上位側からエントリーの移動（シフト動
作）が行われ、空きエントリが削除・圧縮される。
装置の動作をフロー化して示している。ステップＳ１０
〜１２では、リザベーションステーション１４内の各エ
ントリーＲＳＥ０〜ＲＳＥ５のうちでオペランドが使用
可能となり且つ命令解読順序の最も古いもの（下位側）
から順次実行ユニット１５へ命令が発行される。次に、
ステップＳ１３〜１５で前記命令発行により空きとなっ
たエントリーへ上位側からエントリーの移動（シフト動
作）が行われ、空きエントリが削除・圧縮される。
【００２８】最後に、ステップＳ１６及び１７で、ＲＳ
Ｅ０〜ＲＳＥ２に空きのエントリーがあり且つ命令レジ
スタ１３に有効な命令がある場合には、その解読済命令
が古い順からＲＳＥ２〜ＲＳＥ０へ格納される。
Ｅ０〜ＲＳＥ２に空きのエントリーがあり且つ命令レジ
スタ１３に有効な命令がある場合には、その解読済命令
が古い順からＲＳＥ２〜ＲＳＥ０へ格納される。
【００２９】図６は、図３の実施例で使用するリザベー
ションステーション１４の構成例を示したものである。
図６の（ｂ）に示すように、リザベーションステーショ
ン１４は、各エントリーに対応した有効性を示すＶビッ
ト（Ｖ＝１（塞）／０（空））、オペランド使用可能を
示すＲビット（Ｒ＝１（実行可）／０（実行不可））、
及び命令内容を示すＯＰＣＯＤＥ等を保持する。
ションステーション１４の構成例を示したものである。
図６の（ｂ）に示すように、リザベーションステーショ
ン１４は、各エントリーに対応した有効性を示すＶビッ
ト（Ｖ＝１（塞）／０（空））、オペランド使用可能を
示すＲビット（Ｒ＝１（実行可）／０（実行不可））、
及び命令内容を示すＯＰＣＯＤＥ等を保持する。
【００３０】また、図６の（ａ）に示すように本発明の
構成によれば各エントリーは４入力の選択信号によって
選択されたエントリーに対応データを格納可能である。
ここで、ＩＷＲ０〜ＩＷＲ２は命令レジスタから格納さ
れる命令の有効性情報であり、またＲＳＥ０〜ＲＳＥ５
はリザベーションステーション１４の各エントリーの有
効性情報である。以下、これらの機能動作をも含めて図
３の実施例について詳細に説明する。
構成によれば各エントリーは４入力の選択信号によって
選択されたエントリーに対応データを格納可能である。
ここで、ＩＷＲ０〜ＩＷＲ２は命令レジスタから格納さ
れる命令の有効性情報であり、またＲＳＥ０〜ＲＳＥ５
はリザベーションステーション１４の各エントリーの有
効性情報である。以下、これらの機能動作をも含めて図
３の実施例について詳細に説明する。
【００３１】図７は、図３の命令発行制御回路２２の一
構成例を示したものである。また、図８は、図７の論理
テーブルを示したものである。図７及び８において、＋
ＲＥＡＤＹ信号は、図６のＶビットとＲビットの論理積
で生成される信号であり、従ってＶ＝１（塞）且つＲ＝
１（実行可）のとき発行可能となる（＋ＲＥＡＤＹ信号
＝１）。
構成例を示したものである。また、図８は、図７の論理
テーブルを示したものである。図７及び８において、＋
ＲＥＡＤＹ信号は、図６のＶビットとＲビットの論理積
で生成される信号であり、従ってＶ＝１（塞）且つＲ＝
１（実行可）のとき発行可能となる（＋ＲＥＡＤＹ信号
＝１）。
【００３２】また、＋ＲＳＥ５＿ＥＸ１はエントリーＲ
ＳＥ５が発行可能であって最も解読順序が古いことを示
す信号（ＥＸ１）であり、＋ＲＳＥ４＿ＥＸ２はエント
リーＲＳＥ４が発行可能で２番目に解読順序が古いこと
を示す信号（ＥＸ２）である。その他信号も同様であ
る。これまで説明してきたように、本発明によればリザ
ベーションステーション１４の各エントリー内の命令は
常に古い方から解読順に従って並ぶことになる。
ＳＥ５が発行可能であって最も解読順序が古いことを示
す信号（ＥＸ１）であり、＋ＲＳＥ４＿ＥＸ２はエント
リーＲＳＥ４が発行可能で２番目に解読順序が古いこと
を示す信号（ＥＸ２）である。その他信号も同様であ
る。これまで説明してきたように、本発明によればリザ
ベーションステーション１４の各エントリー内の命令は
常に古い方から解読順に従って並ぶことになる。
【００３３】その結果、図７に示すように各エントリー
毎のＲＥＡＤＹ信号の簡単な論理の組み合わせによって
容易に命令発行優先順序が決定される。例えば、図８に
点線枠で示す＋ＲＳＥ５＿Ｒｅａｄｙ（＝１）及び＋Ｒ
ＳＥ４＿Ｒｅａｄｙ（＝１）の場合には、ＲＳＥ５がＥ
Ｘ１の信号であり、ＲＳＥ４はＥＸ２の信号となる。こ
れにより、従来の命令順序識別子（ＩＩＤ）やその比較
器等は一切不要となる。なお、図７及び８ではＥＸ３信
号（３番目に解読順序が古いことを示す）については説
明しなかったが、上記と同様に構成できることは明らか
である。
毎のＲＥＡＤＹ信号の簡単な論理の組み合わせによって
容易に命令発行優先順序が決定される。例えば、図８に
点線枠で示す＋ＲＳＥ５＿Ｒｅａｄｙ（＝１）及び＋Ｒ
ＳＥ４＿Ｒｅａｄｙ（＝１）の場合には、ＲＳＥ５がＥ
Ｘ１の信号であり、ＲＳＥ４はＥＸ２の信号となる。こ
れにより、従来の命令順序識別子（ＩＩＤ）やその比較
器等は一切不要となる。なお、図７及び８ではＥＸ３信
号（３番目に解読順序が古いことを示す）については説
明しなかったが、上記と同様に構成できることは明らか
である。
【００３４】図９は、図３の解読制御回路２１の一構成
例を示したものである。図１０は、図９の動作の一例を
示したものである。図９に示すように、解読制御回路２
１は、解読命令数を逐次加算し、それから発行命令数を
減算する加減算器３１と、その結果を保持するエントリ
ー数カウンター３２、そして前記エントリー数カウンタ
ー３２の内容をデコードした信号と命令レジスタ１３か
らの各ＩＲＷ０〜２の有効性ビットとから解読命令数を
生成し、前記解読命令数に基づいて命令レジスタ１３か
らリザベーションステーション１４へ与える解読済命令
の格納先エントリー番号選択信号を生成するデコーダ３
３から成る。
例を示したものである。図１０は、図９の動作の一例を
示したものである。図９に示すように、解読制御回路２
１は、解読命令数を逐次加算し、それから発行命令数を
減算する加減算器３１と、その結果を保持するエントリ
ー数カウンター３２、そして前記エントリー数カウンタ
ー３２の内容をデコードした信号と命令レジスタ１３か
らの各ＩＲＷ０〜２の有効性ビットとから解読命令数を
生成し、前記解読命令数に基づいて命令レジスタ１３か
らリザベーションステーション１４へ与える解読済命令
の格納先エントリー番号選択信号を生成するデコーダ３
３から成る。
【００３５】図１０には、前記解読命令数、発行命令
数、及びエントリー数カウンター値との関係を例示して
いる。図１０の（ａ）〜（ｃ）は、図４で示したものと
同じである。図１０の（ｄ）の発行命令数は、リザベー
ションステーション１４から実行ユニット１５に発行さ
れた命令数を示しており、命令発行制御回路２２から与
えられる。また、図１０の（ｅ）の命令解読数は、上述
したようにデコーダ３３の出力として与えられ、命令レ
ジスタ１３の解読済命令数を示す。図１０の（ｆ）のエ
ントリー数カウンター値はリザベーションステーション
１４内で使用中（解読済命令を格納している）エントリ
ー数を示す。すなわち、エントリー数カウンター値＝Σ
（命令解読数―命令発行数）である。
数、及びエントリー数カウンター値との関係を例示して
いる。図１０の（ａ）〜（ｃ）は、図４で示したものと
同じである。図１０の（ｄ）の発行命令数は、リザベー
ションステーション１４から実行ユニット１５に発行さ
れた命令数を示しており、命令発行制御回路２２から与
えられる。また、図１０の（ｅ）の命令解読数は、上述
したようにデコーダ３３の出力として与えられ、命令レ
ジスタ１３の解読済命令数を示す。図１０の（ｆ）のエ
ントリー数カウンター値はリザベーションステーション
１４内で使用中（解読済命令を格納している）エントリ
ー数を示す。すなわち、エントリー数カウンター値＝Σ
（命令解読数―命令発行数）である。
【００３６】図１１は、デコーダ３３における解読命令
数生成回路の一例を示したものである。また、図１２
は、図１１の論理テーブルを示している。図１１及び１
２で＋ＩＷＲ０＿ＲＥＬ信号は命令レジスタ１３のＩＷ
Ｒ０上の命令が解読終了したことを示す信号であり、そ
の他も同様である。＋ＩＷＲ０＿Ｖ信号はＩＷＲ０上に
有効な信号が存在することを示す信号である。一方、−
ＩＷＲ０＿Ｖ信号はＩＷＲ０が空であることを示してい
る。
数生成回路の一例を示したものである。また、図１２
は、図１１の論理テーブルを示している。図１１及び１
２で＋ＩＷＲ０＿ＲＥＬ信号は命令レジスタ１３のＩＷ
Ｒ０上の命令が解読終了したことを示す信号であり、そ
の他も同様である。＋ＩＷＲ０＿Ｖ信号はＩＷＲ０上に
有効な信号が存在することを示す信号である。一方、−
ＩＷＲ０＿Ｖ信号はＩＷＲ０が空であることを示してい
る。
【００３７】また、＋ＲＳＥ＿ＬＥ＿５信号はエントリ
ー数カウンター値が「５」に等しいか又はそれ以下であ
ることを示す信号である。図１２に示すように、＋ＲＳ
Ｅ＿ＬＥ＿５の場合には１個の解読命令が、また＋ＲＳ
Ｅ＿ＬＥ＿４又は＋ＲＳＥ＿ＬＥ＿３の場合には２又は
３個の解読命令が生成される。
ー数カウンター値が「５」に等しいか又はそれ以下であ
ることを示す信号である。図１２に示すように、＋ＲＳ
Ｅ＿ＬＥ＿５の場合には１個の解読命令が、また＋ＲＳ
Ｅ＿ＬＥ＿４又は＋ＲＳＥ＿ＬＥ＿３の場合には２又は
３個の解読命令が生成される。
【００３８】図１３は、デコーダ３３において前記解読
命令数生成回路の次段に配置される解読済命令の格納先
エントリー番号選択信号生成回路の一例を示したもので
ある。また、図１４は、図１３の論理テーブルを示して
いる。図１３及び１４で＋ＲＳＥ＿ＥＱ＿４信号はエン
トリー数カウンター値が「４」に等しいことを示す信号
である。また、ＩＷＲ０＿ＴＯ＿ＲＳＥ２信号は、命令
レジスタ１３のＩＷＲ０上の命令がリザベーションステ
ーション１４のエントリーＲＳＥ２に格納されることを
示す信号である。他も同様である。
命令数生成回路の次段に配置される解読済命令の格納先
エントリー番号選択信号生成回路の一例を示したもので
ある。また、図１４は、図１３の論理テーブルを示して
いる。図１３及び１４で＋ＲＳＥ＿ＥＱ＿４信号はエン
トリー数カウンター値が「４」に等しいことを示す信号
である。また、ＩＷＲ０＿ＴＯ＿ＲＳＥ２信号は、命令
レジスタ１３のＩＷＲ０上の命令がリザベーションステ
ーション１４のエントリーＲＳＥ２に格納されることを
示す信号である。他も同様である。
【００３９】図１４に示すように、前述した図１１の解
読命令数生成回路で生成された＋ＩＷＲ０＿ＲＥＬ信号
等に、さらにエントリー数カウンター値のデコード信号
及びＩＷＲ０の有効性信号を用いて命令レジスタ１３か
らの解読済命令を格納するリザベーションステーション
１４の３つのエントリＲＳＥ０〜ＲＳＥ２のいずれかが
選択される。図１４で点線枠で示した例は、ＩＷＲ０〜
ＩＷＲ２の３個の解読済命令がリザベーションステーシ
ョン１４の各エントリＲＳＥ２〜ＲＳＥ０に同時に格納
される場合を示している。
読命令数生成回路で生成された＋ＩＷＲ０＿ＲＥＬ信号
等に、さらにエントリー数カウンター値のデコード信号
及びＩＷＲ０の有効性信号を用いて命令レジスタ１３か
らの解読済命令を格納するリザベーションステーション
１４の３つのエントリＲＳＥ０〜ＲＳＥ２のいずれかが
選択される。図１４で点線枠で示した例は、ＩＷＲ０〜
ＩＷＲ２の３個の解読済命令がリザベーションステーシ
ョン１４の各エントリＲＳＥ２〜ＲＳＥ０に同時に格納
される場合を示している。
【００４０】このように、本発明によれば最大で同時に
解読可能な命令数から入力情報を選択することにより物
量を最小限に抑えることができる。さらに解読終了信号
の分配先を絞ることができサイクルタイムを抑えること
ができる。
解読可能な命令数から入力情報を選択することにより物
量を最小限に抑えることができる。さらに解読終了信号
の分配先を絞ることができサイクルタイムを抑えること
ができる。
【００４１】図１５は、リザベーションステーション１
４内の空きエントリの選択回路の一例を示したものであ
る。また、図１６は、図１５の論理テーブルを示してい
る。図１５及び１６で＋ＲＳＥ２＿ＴＯ＿ＲＳＥ５はＲ
ＳＥ３、４、５が空いている時オンとなり、＋ＲＳＥ３
＿ＴＯ＿ＲＳＥ５はＲＳＥ４、５が空きである時オンと
なり、＋ＲＳＥ４＿ＴＯ＿ＲＳＥ５はＲＳＥ５が空きで
ある時オンとなり、＋ＲＳＥ５＿ＴＯ＿ＲＳＥ５はＲＳ
Ｅ５が有効であるときオンとなる。このように各入力選
択信号はエントリーの有効性情報から容易に作成され
る。
４内の空きエントリの選択回路の一例を示したものであ
る。また、図１６は、図１５の論理テーブルを示してい
る。図１５及び１６で＋ＲＳＥ２＿ＴＯ＿ＲＳＥ５はＲ
ＳＥ３、４、５が空いている時オンとなり、＋ＲＳＥ３
＿ＴＯ＿ＲＳＥ５はＲＳＥ４、５が空きである時オンと
なり、＋ＲＳＥ４＿ＴＯ＿ＲＳＥ５はＲＳＥ５が空きで
ある時オンとなり、＋ＲＳＥ５＿ＴＯ＿ＲＳＥ５はＲＳ
Ｅ５が有効であるときオンとなる。このように各入力選
択信号はエントリーの有効性情報から容易に作成され
る。
【００４２】また、ＳＥＴ＿ＲＳＥ５信号はエントリー
ＲＥＳ５にデータを設定することを示す信号である。本
実施例では同時に実行ユニット１５に発行される命令数
は最大３個であって、それらはまた最大で同時に解読さ
れ得る命令数でもあることから、それらが連続したエン
トリーにある場合を考慮して自エントリを含めて上位３
エントリーまでの空きを検出する。なお、各エントリー
間の命令シフト動作は一般的なレジスタ間のデータ転送
処理でありここでは説明しない。
ＲＥＳ５にデータを設定することを示す信号である。本
実施例では同時に実行ユニット１５に発行される命令数
は最大３個であって、それらはまた最大で同時に解読さ
れ得る命令数でもあることから、それらが連続したエン
トリーにある場合を考慮して自エントリを含めて上位３
エントリーまでの空きを検出する。なお、各エントリー
間の命令シフト動作は一般的なレジスタ間のデータ転送
処理でありここでは説明しない。
【００４３】
【発明の効果】以上説明したように、本発明によれば最
小の物量で高速なリザベーションステーションを構成す
ることが可能となる。
小の物量で高速なリザベーションステーションを構成す
ることが可能となる。
【図１】命令処理装置における命令処理構成の概要を示
した図である。
した図である。
【図２】従来のリザベーションステーションにおける処
理動作の一例を示した図である。
理動作の一例を示した図である。
【図３】本発明による命令制御装置の一構成例を示した
図である。
図である。
【図４】本発明におけるリザベーションステーションの
処理動作の一例を示した図である。
処理動作の一例を示した図である。
【図５】本発明による命令制御装置の基本処理フロー例
を示した図である。
を示した図である。
【図６】図３のリザベーションステーションの一構成例
を示した図である。
を示した図である。
【図７】図３の命令発行制御回路の一構成例を示した図
である。
である。
【図８】図７の論理テーブルを示した図である。
【図９】図３の解読制御回路の一構成例を示した図であ
る。
る。
【図１０】図９の動作の一例を示した図である。
【図１１】解読命令数生成回路の一例を示した図であ
る。
る。
【図１２】図１１の論理テーブルを示した図である。
【図１３】解読済命令の格納先エントリー番号選択信号
生成回路の一例を示した図である。
生成回路の一例を示した図である。
【図１４】図１３の論理テーブルを示した図である。
【図１５】選択回路の一例を示した図である。
【図１６】図１５の論理テーブルを示した図である。
１３…命令レジスタ
１４…リザベーションステーション
２１…解読制御回路
２２…命令発行制御回路
３１…加減算器
３２…エントリー数カウンター
３３…デコーダ
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 9/38
Claims (7)
- 【請求項１】 解読済みで実行ユニットに発行されてい
ない複数個の命令を一時格納する手段を設けた命令制御
装置であって、同時に解読されうる命令数以下の数の解読済命令を、そ
れらを格納する各エントリーの順序が前記解読済命令の
解読された順序を示すように前記格納手段の所定のエン
トリーへ同時に転送する命令レジスタを有し、 前記格納手段は、各エントリーの順序がその格納する命
令の解読された順序を示すように構成され、エントリー
から命令が発行されるそのエントリーが消去され、未発
行命令を含むエントリーが連続した順序でエントリーを
構成するようにエントリー間で格納情報が移動するとと
もに、そのエントリー間の移動量が最大で前記同時に解
読されうる命令数に等しいことを特徴とする命令制御装
置。 - 【請求項２】 上記格納手段はソースオペランドが使用
可能であることを示す情報を有し、さらに前記情報によ
りソースオペランドが使用可能なエントリーが複数存在
する場合には、解読順序が古いエントリーから優先して
実行ユニットに命令を発行する命令発行制御手段を有す
る請求項１記載の命令制御装置。 - 【請求項３】 解読済みで実行ユニットに発行されてい
ない複数個の命令を一時格納する手段を設けた命令制御
装置であって、 前記格納手段は、各エントリーの順序がその格納する命
令の解読された順序を示すように構成され、エントリー
から命令が発行されるそのエントリーが消去され、未発
行命令を含むエントリーが連続した順序でエントリーを
構成するようにエントリー間で格納情報が移動するとと
もに、そのエントリー間の移動量が最大で同時に解読さ
れうる命令数に等しく、 さらに、命令解読時には解読された命令の個数だけ加算
され、かつエントリーから命令が実行ユニットに発行さ
れた場合はその発行命令数だけ減算されるように構成さ
れ、それによって前記命令格納手段中の未発行命令を有
するエントリー数を示す指示手段を設け、前記指示手段
の内容に従って命令解読数を決定する、ことを特徴とす
る命令制御装置。 - 【請求項４】 前記指示手段の内容と命令の解読位置と
から各解読済命令を格納するエントリー番号を決定する
請求項３記載の命令制御装置。 - 【請求項５】 解読済みで実行ユニットに発行されてい
ない複数個の命令を一時格納する手段を設けた情報処理
装置の命令制御方法であって、同時に解読されうる命令数以下の数の解読済命令を、そ
れらを格納する各エントリーの順序が前記解読済命令の
解読された順序を示すように前記格納手段の所定のエン
トリーへ同時に転送すること、 前記格納手段のエントリーがオペランド使用可能であっ
て且つ最も古い解読済命令を有するエントリーから順次
命令を発行すること、 より新しい解読済命令を格納する上位エントリーに空き
エントリーが存在する場合には、各エントリーを順次下
位に移動することで命令解読順序を保持しながら前記空
きエントリーを解消すること、 最上位から所定数のエントリーに空きがあり且つ命令レ
ジスタに有効な命令が存在する場合には、前記命令レジ
スタからの解読済命令を前記所定数のエントリーに順次
格納していくこと、を特徴とする命令制御方法。 - 【請求項６】 解読済みで実行ユニットに発行されてい
ない複数個の命令を一時格納する手段を設けた情報処理
装置の命令制御方法であって、 前記格納手段のエントリーがオペランド使用可能であっ
て且つ最も古い解読済命令を有するエントリーから順次
命令を発行すること、 より新しい解読済命令を格納する上位エントリーに空き
エントリーが存在する場合には、各エントリーを順次下
位に移動することで命令解読順序を保持しながら前記空
きエントリーを解消すること、 最上位から所定数のエントリーに空きがあり且つ命令レ
ジスタに有効な命令が存在する場合には、前記命令レジ
スタからの解読済命令を前記所定数のエントリーに順次
格納して いくこと、 前記 解読済命令を所定数のエントリーに格納する際に、
エントリーから命令が実行ユニットに発行された発行命
令数を命令解読時に解読された命令の個数から減算した
演算値に従って次の命令解読数を決定すること、を特徴
とする命令制御方法。 - 【請求項７】 さらに、前記演算値と命令の解読位置と
から各解読済命令を格納するエントリー番号を決定する
ことを含む請求項６記載の命令制御方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35892698A JP3490005B2 (ja) | 1998-12-17 | 1998-12-17 | 命令制御装置及びその方法 |
| US09/461,429 US6807624B1 (en) | 1998-12-17 | 1999-12-16 | Instruction control device and method therefor |
| US10/747,291 US7313674B2 (en) | 1998-12-17 | 2003-12-30 | Instruction control device and method therefor |
| US10/747,138 US7275146B2 (en) | 1998-12-17 | 2003-12-30 | Instruction control device and method therefor |
| US10/747,286 US7127591B2 (en) | 1998-12-17 | 2003-12-30 | Instruction control device and method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35892698A JP3490005B2 (ja) | 1998-12-17 | 1998-12-17 | 命令制御装置及びその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000181707A JP2000181707A (ja) | 2000-06-30 |
| JP3490005B2 true JP3490005B2 (ja) | 2004-01-26 |
Family
ID=18461835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35892698A Expired - Fee Related JP3490005B2 (ja) | 1998-12-17 | 1998-12-17 | 命令制御装置及びその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3490005B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9043581B2 (en) | 2010-12-29 | 2015-05-26 | Fujitsu Limited | Storing in other queue when reservation station instruction queue reserved for immediate source operand instruction execution unit is full |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3558001B2 (ja) | 2000-05-24 | 2004-08-25 | 日本電気株式会社 | 命令バッファ及びバッファキュー制御 |
| JP3926809B2 (ja) | 2004-07-27 | 2007-06-06 | 富士通株式会社 | 分岐命令制御装置、および制御方法。 |
| JP4952580B2 (ja) * | 2005-04-21 | 2012-06-13 | 富士通株式会社 | プロセッサ装置 |
| WO2008155800A1 (ja) | 2007-06-20 | 2008-12-24 | Fujitsu Limited | 命令実行制御装置及び命令実行制御方法 |
| JP5246233B2 (ja) * | 2010-09-27 | 2013-07-24 | 富士通株式会社 | プロセッサ装置 |
-
1998
- 1998-12-17 JP JP35892698A patent/JP3490005B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9043581B2 (en) | 2010-12-29 | 2015-05-26 | Fujitsu Limited | Storing in other queue when reservation station instruction queue reserved for immediate source operand instruction execution unit is full |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000181707A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404552A (en) | Pipeline risc processing unit with improved efficiency when handling data dependency | |
| US5150470A (en) | Data processing system with instruction queue having tags indicating outstanding data status | |
| US4879646A (en) | Data processing system with a pipelined structure for editing trace memory contents and tracing operations during system debugging | |
| US6035391A (en) | Floating point operation system which determines an exchange instruction and updates a reference table which maps logical registers to physical registers | |
| US4587632A (en) | Lookahead stack oriented computer | |
| JP3919802B2 (ja) | プロセッサ、およびプロセッサにおいて命令演算をスケジューリングするための方法 | |
| JP2937485B2 (ja) | スーパースカラプロセッサにおけるトラップを検出して実行する方法及び装置 | |
| US6009509A (en) | Method and system for the temporary designation and utilization of a plurality of physical registers as a stack | |
| JP2000029699A (ja) | プロセサア―キテクチャ | |
| JPS6313215B2 (ja) | ||
| US6338134B1 (en) | Method and system in a superscalar data processing system for the efficient processing of an instruction by moving only pointers to data | |
| KR100875377B1 (ko) | 처리 시스템에서 스택 팝 및 푸쉬 동작들을 수행하는 장치 및 방법 | |
| US20050102659A1 (en) | Methods and apparatus for setting up hardware loops in a deeply pipelined processor | |
| JP3490005B2 (ja) | 命令制御装置及びその方法 | |
| JPH03233630A (ja) | 情報処理装置 | |
| US6807624B1 (en) | Instruction control device and method therefor | |
| JP2004192021A (ja) | マイクロプロセッサ | |
| JPS6049340B2 (ja) | 分岐命令先取り方式 | |
| US6185674B1 (en) | Method and apparatus for reconstructing the address of the next instruction to be completed in a pipelined processor | |
| JP2668987B2 (ja) | データ処理装置 | |
| JPH0222413B2 (ja) | ||
| JPH02197924A (ja) | 中央演算処理装置 | |
| JPH06103064A (ja) | データ処理装置及びそのデータ処理方法 | |
| JP2000181713A (ja) | 命令制御装置及びその方法 | |
| JPS6235694B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |