JPH02197924A - 中央演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はプログラムされた命令コード列にしたがってデ
ータの算術争論理演算処理を行なう電子計算機の中央演
算処理装置に関するものである。

従来の技術 従来の中央演算処理装置としては、例えば、山本英男監
修、　「共立総合コンピュータ辞典第２版」、共立出版
株式会社、ＰＰ、７０１−７０３．１９８２年に示され
ている。

第５図はこの従来の中央演算処理装置の構成方法を示し
た図であり、２は命令コードを記憶する命令メモリ、３
は命令コードを一時的にラッチする命令ルジスタ、４は
命令コードを解読し演算制御信号を出力する命令デコー
ダ、５はデータの算術・論理演算を実行するデータ演算
回路である。

以上のように構成された従来の中央演算処理装置におい
ては、命令メモリ２に記憶されたプログラムの命令コー
ドが順次読みだされ、命令レジスタ３にラッチされる。

命令デコーダ４はこのラッチされた命令コードを解読し
データ演算回路５に演算制御信号として出力する。そし
てデータ演算回路５はこの演算制御信号に基づいて所定
の算術あるいは論理演算を実行する。

発明が解決しようとする課題 しかしながら、上記のような構成では以下の様な問題点
を有していた。すなわち一般の計算機システムでは、プ
ログラミングの便宜を図るため応用プログラムが頻繁に
利用する基本的なサブルーチンをライブラリルーチンと
して登録する。しかし、上記のような構成ではプログラ
ムの全命令コードは命令メモリ２に記憶させなければな
らず、上記のライブラリルーチンは頻繁にコールされ、
また固定化されているにもかかわらず、命令メモＩＪ　
２内に一定のメモリ領域を占有し、必要になればそのつ
ど命令メモリ２から読みださねばならない。特に命令コ
ードの読みだしと、ロード・ストア命令の実行によるデ
ータの読み書きを同一のバスを介して行うシステムでは
、バス競合が必要以上に多くなりシステム性能を低下さ
せる原因となる。また命令キャッシュメモリを具備する
計算機では、サブルーチンコールによって実行アドレス
列に乱れが生じ、キャツシュヒツト率をさげシステム性
能を低下させる原因となる。

本発明はかかる点に鑑み、固定化されたライブラリルー
チンの命令コード列を効率良く発生させることにより、
計算機のシステム性能を向上させる中央演算処理装置を
提供することを目的とする。

課題を解決するための手段 本発明は、命令コードを記憶した読み書き可能な命令メ
モリと、固定化されたライブラリルーチンの命令コード
列（あるいは演算制御信号列）を順次出力する有限状態
マシンと、通常は上記命令メモリから供給される命令コ
ード（あるいはそのデコード信号）を選択し、上記命令
メモリからのエスケープ命令によって上記有限状態マシ
ンから供給される命令コード（あるいは演算制御信号）
に切り替え、上記有限状態マシンからのルーチン終了信
号によって再び上記命令メモリから供給される命令コー
ド（あるいはそのデコード信号）を選択するセレクタと
、上記セレクタから出力される命令コード（あるいは演
算制御信号）によって制御されるデータ演算回路とから
構成されることを特徴とする中央演算処理装置である。

作　　　用 本発明は上記した構成により、命令コード列が固定化さ
れたライブラリルーチンの命令（あるいは演算制御信号
）供給を、命令メモリとは独立した有限状態マシンから
行うことによって、ライブラリルーチン実行時のバス競
合を避け、また命令メモリからの命令読みだし順序を乱
さず、システム性能を実効的に向上させることができる
。

実施例 第１図は本発明の第１の実施例における中央演算処理装
置の構成方法を示すブロック図である。

第１図において１は有限状態マシン、６はセレクタ、１
１は有限状態マシン内にありＰＬＡなどで構成される組
み合わせ回路、１２は有限状態マシン内の状態レジスタ
であり、その他の２〜５は第５図の構成要素と同じであ
る。

以上のように構成された本実施例の中央演算処理装置に
ついて、以下その動作を説明する。

通常動作時はセレクタ６が命令メモリ２からの出力（命
令コードａ）を選択して命令レジスタ３に出力するため
、命令の読みだしからその実行までは第５図と全く同じ
である。命令メモリ２から読みだされた命令コードがエ
スケープ命令であることを検知した場合は、以降セレク
タ６が有限状態マシン１からの出力（命令コードｂ）を
選択して命令レジスタ３に出力し、また命令メモリ２か
らの命令読みだしを一時的に中断する。有限状態マシン
１内の組み合わせ回路１１は、エスケープ命令とこのエ
スケープ命令に付随するオペランド情報からまず第１番
目の命令コードをセレクタθに出力し、また新しい内部
状態情報を発生して状態レジスタ１２を更新する。次の
タイミングでは組み合わせ回路１１が、この更新された
状態レジスタ１２の情報から第２番目の命令コードをセ
レクタ６に出力し、同様に状態レジスタ１２を更新する
。以下同様に有限状態マシン１は内部状態を変えながら
順次命令を出力する。を限状態マシン１がルーチンの命
令コード列を発生し終える際、最後の命令コードをセレ
クタ６に出力すると共にルーチン終了信号を発生し、同
時に状態レジスタ１２を初期化する。このルーチン終了
信号によってセレクタ６出力を命令メモリ２からの出力
（命令コードａ）に切り替える。また中断していた命令
メモリ２からの命令読みだしを再開する。

以上のように本実施例によれば、ライブラリルーチンの
実行に際して命令メモリ２にアクセスすることなくロー
カルに命令コード列を供給することにより、バス競合を
少なくすることができる。

また命令メモリ２からの命令読みだし順序が乱されない
ためキャッシュメモリのヒツト率を向上することができ
、計算機のシステム性能を向上させることができる。

第２図は本発明の第２の実施例における中央演算処理装
置の構成方法を示すブロック図である。

第２図において１８は有限状態マシン内にある出力レジ
スタであり、その他の１〜Ｂ、１１．１２は第１図の構
成要素と同じである。第２図の構成と異なるのは命令レ
ジスタ３をセレクタｅの入力側に設けた点である。

以上のように構成された第２の実施例の中央演算処理装
置について、以下その動作を説明する。

通常動作時はセレクタ８が命令レジスタ３からの出力（
ラッチされた命令コードＣ）を選択して命令デコーダ４
に出力するため、命令の読みだしからその実行までは第
５図と全く同じである。命令メモリ２から読みだされた
命令コードがエスケープ命令であることを検知した場合
は、以降セレクタ６が有限状態マシン１からの出力（ラ
ッチされた命令コードｄ）を選択して命令デコーダ４に
出力し、また命令メモリ２からの命令読みだしを一時的
に中断する。有限状態マシン１内の組み合わせ回路１１
は、エスケープ命令とこのエスケープ命令に付随するオ
ペランド情報からまず第１番目の命令コードを出力し、
出力レジスタ１３がこれをラッチする。また組み合わせ
回路１１は、新しい内部状態情報を発生して状態レジス
タ１２を更新する。次のタイミングでは組み合わせ回路
１１が、この更新された状態レジスタ１２の情報から第
２番目の命令コードと第２番目の状態を出力し、出力レ
ジスタ１３と状態レジスタ１２をそれぞれ更新する。以
下同様に有限状態マシン１は内部状態を変えながら順次
命令を出力する。有限状態マシン１がルーチンの命令コ
ード列を発生し終える際、最後の命令コードをセレクタ
６に出力すると共にルーチン終了信号を発生し、同時に
状態レジスタ１２を初期化する。このルーチン終了信号
によってセレクタ８出力を命令レジスタ３からの出力（
ラッチされた命令コードＣ）に切り替える。また中断し
ていた命令メモリ２からの命令読みだしを再開する。

以上のように本実施例によれば、第１の実施例と全く同
様の効果が得られるだけでなく、パイプラインを形成す
るレジスタ間に存在するハードウェア量を均等化でき、
高速化回路設計をより容易にすることができる。

第３図は本発明の第３の実施例における中央演算処理装
置の構成方法を示すブロック図である。

第３図において７は演算制御信号のセレクタ、１３は有
限状態マシン内にある出力レジスタであり、その他の１
〜５．１１．１２は第１図の構成要素と同じである。第
１図の構成と異なるのは、命令レジスタ３と命令デコー
ダ４をセレクタの入力側に設けた点である。

以上のように構成された本実施例の中央演算処理装置に
ついて、以下その動作を説明する。

通常動作時はセレクタ７が命令デコーダ４からの出力（
演算制御信号ｅ）を選択してデータ演算回路５に出力す
るため、命令の読みだしからその実行までは第５図と全
く同じである。命令メモリ２から読みだされた命令コー
ドがエスケープ命令であることを検知した場合は、以降
セレクタ７が有限状態マシン１からの出力（演算制御信
号ｆ）を選択してデータ演算回路５に出力し、また命令
メモリ２からの命令読みだしを一時的に中断する。

有限状態マシン１内の組み合わせ回路１１は、エスケー
プ命令とこのエスケープ命令に付随するオペランド情報
からまず第１番目の演算制御信号を出力し、出力レジス
タ１３がこれをラッチする。

また組み合わせ回路１１は、新しい内部状態情報を発生
して状態レジスタ１２を更新する。次のタイミングでは
組み合わせ回路１１が、この更新された状態レジスタ１
２の情報から第２番目の演算制御信号と第２番目の状態
を出力し、出力レジスタ１３と状態レジスタ１２をそれ
ぞれ更新する。

以下同様に有限状態マシン１は内部状態を変えながら順
次演算制御信号を出力する。有限状態マシン１がルーチ
ンの演算制御信号列を発生し終える際、最後の演算制御
信号をセレクタ７に出力すると共にルーチン終了信号を
発生し、同時に状態レジスタ１２を初期化する。このル
ーチン終了信号によってセレクタ７出力を命令デコーダ
４からの出力（演算制御信号ｅ）に切り替える。また中
断していた命令メモリ２からの命令読みだしを再開する
。

以上のように本実施例によれば、第１の実施例と全く同
様の効果が得られるだけでなく、有限状態マシン１が直
接データ演算回路５の演算制御信号を発生するため、組
み合わせ回路１１の実現において融通度の高い最適化・
簡単化が可能となり、組み合わせ回路１１を小型化する
ことができる。

第４図は本発明の第４の実施例における中央演算処理装
置の構成方法を示すブロック図である。

第４図において１〜５．７．１１．１２は第３図の構成
要素と同じである。第３図の構成と異なるのは有限状態
マシン１の入力を命令レジスタ３出力に接続した点であ
る。

以上のように構成された第４の実施例の中央演算処理装
置について、以下その動作を説明する。

通常動作時はセレクタ７が命令デコーダ４からの出力（
演算制御信号ｅ）を選択してデータ演算回路５に出力す
るため、命令の読みだしからその実行までは第５図と全
く同じである。命令メモリ２から読みだされて命令レジ
スタ３にラッチされた命令コードがエスケープ命令であ
ることを検知した場合は、以降セレクタ７が有限状態マ
シン１からの出力（演算制御信号ｆ）を選択してデータ
演算回路５に出力し、また命令メモリ２からの命令読み
だしを一時的に中断する。有限状態マシン１内の組み合
わせ回路１１は、エスケープ命令とこのエスケープ命令
に付随するオペランド情報からまず第１番目の演算制御
信号をセレクタ７に出力する。また組み合わせ回路１１
は、新しい内部状態情報を発生して状態レジスタ１２を
更新する。

次のタイミングでは組み合わせ回路１１が、この更新さ
れた状態レジスタ１２の情報から第２番目の演算制御信
号を出力し、また状態レジスタ１２を更新する。以下同
様に有限状態マシン１は内部状態を変えながら順次演算
制御信号を出力する。

有限状態マシン１がルーチンの演算制御信号列を発生し
終える際、最後の演算制御信号をセレクタ７に出力する
と共にルーチン終了信号を発生し、同時に状態レジスタ
１２を初期化する。このルーチン終了信号によってセレ
クタ７出力を命令デコーダ４からの出力（演算制御信号
ｅ）に切り替える。また中断していた命令メモリ２から
の命令読みだしを再開する。

以上のように本実施例によれば、第３の実施例と全く同
様の効果が得られるだけでなく、パイプラインを形成す
るレジスタ間に存在するハードウェア量を均等化でき、
高速化回路設計をより容易にすることができる。

なお、以上の実施例において有限状態マシン１は組み合
わせ回路１１、状態レジスタ１２などからなる単純な構
成としたが、単純な有限状態マシンを複数個組み合わせ
た有限状態マシンを用いることによっても同様の効果が
得られることはいうまでもない。

発明の詳細 な説明したように、本発明によればライブラリルーチン
の実行に際して、命令読みだしとデータアクセスによる
バス競合をなくシ、さらにキャッシュメモリをもつシス
テムでは命令実行順序の流れを乱さずヒツト率を向上さ
せることができる。

このため計算機のシステム性能を飛躍的に向上させるこ
とができ、その実用的効果は大きい。またライブラリル
ーチンへの依存度が高い縮小命令セット型などの計算機
では、特に大きな効果を得ることができる。

【図面の簡単な説明】

第１図は本発明における第１の実施例の中央演算処理装
置の構成を示すブロック図、第２図は本発明における第
２の実施例の中央演算処理装置の構成を示すブロック図
、第３図は本発明における第３の実施例の中央演算処理
装置の構成を示すブロック図、第４図は本発明における
第４の実施例の中央演算処理装置の構成を示すブロック
図、第５図は従来の中央演算処理装置の構成を示すブロ
ック図である。 １・・・有限状態マシン、２・・・命令メモリ、３・・
・命令レジスタ、４・・・命令デコーダ、５・・・デー
タ演算回路、６．７・・・セレクタ、１１・・・組み合
わせ回路、１２・・・状態レジスタ、１３・・・出力レ
ジスタ。 代理人の氏名　弁理士　栗野重孝　はか１名第 ■ 萬 図 賂 ■ 落 図

Claims (6)

【特許請求の範囲】
1. （１）命令コードを記憶した読み書き可能な命令メモリ
   と、固定化されたライブラリルーチンの命令コード列を
   順次出力する有限状態マシンと、通常は上記命令メモリ
   から供給される命令コードを選択し、上記命令メモリか
   らのエスケープ命令によって上記有限状態マシンから供
   給される命令コードに切り替え、上記有限状態マシンか
   らのルーチン終了信号によって再び上記命令メモリから
   供給される命令コードを選択するセレクタと、上記セレ
   クタから出力される命令コードによって制御されるデー
   タ演算回路とから構成されることを特徴とする中央演算
   処理装置。
2. （２）命令コードを記憶した読み書き可能な命令メモリ
   と、上記命令メモリから読みだされたエスケープ命令と
   そのエスケープ命令に付随するオペランド情報によって
   初期状態が定まり、その後状態を変えながら順次命令コ
   ードを出力する有限状態マシンと、上記命令メモリから
   出力される第１の命令コードと上記有限状態マシンから
   出力される第２の命令コードのいずれかを選択するセレ
   クタと、上記セレクタの出力を保持する命令レジスタと
   、上記命令レジスタの出力によって制御されるデータ演
   算回路とから構成されることを特徴とする中央演算処理
   装置。
3. （３）命令コードを記憶した読み書き可能な命令メモリ
   と、上記命令メモリから読みだされた命令コードを保持
   する命令レジスタと、上記命令メモリから読みだされた
   エスケープ命令とそのエスケープ命令に付随するオペラ
   ンド情報によって初期状態が定まり、その後状態を変え
   ながら順次命令コードを出力する有限状態マシンと、上
   記命令レジスタから出力される第１のラッチされた命令
   コードと上記有限状態マシンから出力される第２のラッ
   チされた命令コードのいずれかを選択するセレクタと、
   上記セレクタの出力によって制御されるデータ演算回路
   とから構成されることを特徴とする中央演算処理装置。
4. （４）読み書き可能な命令メモリと、上記命令メモリか
   ら読みだされた命令コードをデコードし演算制御信号を
   出力する命令デコーダと、固定化されたライブラリルー
   チンの演算制御信号を順次出力する有限状態マシンと、
   通常は上記命令デコーダから供給される演算制御信号を
   選択し、上記命令メモリからのエスケープ命令によって
   上記有限状態マシンから供給される演算制御信号に切り
   替え、上記有限状態マシンからのルーチン終了信号によ
   って再び上記命令デコーダから供給される演算制御信号
   を選択するセレクタと、上記セレクタから出力される演
   算制御信号によって制御されるデータ演算回路とから構
   成されることを特徴とする中央演算処理装置。
5. （５）命令コードを記憶した読み書き可能な命令メモリ
   と、上記命令メモリから読みだされた命令コードを保持
   する命令レジスタと、上記命令レジスタから出力される
   命令コードを解読する命令デコーダと、上記命令メモリ
   から読みだされたエスケープ命令とそのエスケープ命令
   に付随するオペランド情報によって初期状態が定まり、
   その後状態を変えながら順次演算制御信号を出力する有
   限状態マシンと、上記命令デコーダから出力される第１
   の演算制御信号と上記有限状態マシンからラッチ出力さ
   れる第２の演算制御信号のいずれかを選択するセレクタ
   と、上記セレクタの出力によって制御されるデータ演算
   回路とから構成されることを特徴とする中央演算処理装
   置。
6. （６）命令コードを記憶した読み書き可能な命令メモリ
   と、上記命令メモリから読みだされた命令コードを保持
   する命令レジスタと、上記命令レジスタから出力される
   命令コードを解読する命令デコーダと、上記命令レジス
   タから出力されたエスケープ命令とそのエスケープ命令
   に付随するオペランド情報によって初期状態が定まり、
   その後状態を変えながら順次演算制御信号を出力する有
   限状態マシンと、上記命令デコーダから出力される第１
   の演算制御信号と上記有限状態マシンから出力される第
   ２の演算制御信号のいずれかを選択するセレクタと、上
   記セレクタの出力によって制御されるデータ演算回路と
   から構成されることを特徴とする中央演算処理装置。