JPH0279122A - 浮動小数点演算機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 エンジニアリングワークステーション等に搭載される浮
動小数点演算機構に関し。

命令実行の並列処理化を図り、高速処理を可能にするこ
とを目的とし。

処理時間は短いが出現頻度の高い転送命令を実行する第
１種命令実行部と処理時間は長いが出現頻度の低い演算
命令を実行する複数の第２種命令実行部と、複数の第２
種命令実行部についてのビジー状態監視と命令分配を行
い命令の並列実行を制御する命令分配制御部とをそなえ
。

上記命令分配制御部は、演算命令中のデスティネーショ
ンレジスタ番号に基づいて第２種命令実行部に対する命
令分配を行い、その際１つの第２種命令実行部では同じ
デスティネーションレジスタ番号を持つ演算命令が連続
して実行されるように制御するように構成した。

〔産業上の利用分野〕

本発明は、エンジニアリングワークステーション等に搭
載される浮動小数点演算機構に関する。

近年のエンジニアリングワークステーションの発達とと
もに、従来であれば大型計算機を使用して行われていた
構造解析やＬＳＩ設計などの処理がエンジニアリングワ
ークステーション上で行われるようになってきた。しか
しこれらの計算には多くの計算機パワーが必要であり、
特に、出現頻度が高くて通常のＭＰＵによる処理ではか
なりの計算時間を費やす浮動小数点演算の計算速度が全
体の処理の速度を決める要因となる。そのため。

ワークステーションでは、浮動小数点演算専用の演算機
構を搭載し、演算を高速化することが必須となっている
。

〔従来の技術〕

従来の浮動小数点演算機構の構成例を第７図に示す。

第７図においで、■はインタフェースレジスタであり、
浮動小数点演算機構を動作させるためのコマンドと計算
用データからなる制御データを入力し５また演算結果デ
ータを出力するために使用される。

２はインタフェースコントロール部であり、浮動小数点
演算機構に対するアクセス制御機能をもつ。

３は命令デコーダであり、入力された制御データ中のコ
マンドに応答して対応演算処理を行うマイクロプログラ
ムの実行制御を行う。

４はプログラムカウンタであり、マイクロプログラムの
順次のマイクロ命令位置を指定するためのアドレスを発
生する。

５はマイクロプログラムＲＯＭであり、マイクロプログ
ラムが格納されている。

６は演算実行部であり、マイクロプログラムＲＯＭから
読み出されるマイクロ命令にしたがって演算処理を行う
。

７はフォーマット変換回路であり、入力された計算用デ
ータを内部データにフォーマット変換し。

また演算結果の内部データを出力するためのフォーマン
ト変換を、双方向に行う。

８はデータレジスタであり、入力された計算用データや
演算結果データを一時的に保持してお（ために使用され
る。

入力される制御データは、あるシーケンスを守って何番
目がコマンドで何番目が計算用データであるかが決めら
れている。その順番により、インタフェースレジスタ１
から命令デコーダ３に送られたりフォーマット変換回路
７に送られたりする。

フォーマント変換回路７に送られた計算用データはフォ
ーマット変換され、データレジスタ８に格納される。命
令デコーダ３に送られたコマンドはデコードされ、結果
の値がプログラムカウンタ４に送られる。プログラムカ
ウンタ４に設定された値は、コマンドに対応するマイク
ロプログラムの先頭アドレスを示し、そのマイクロプロ
グラムにより演算実行部６でデータレジスタ８とデータ
交換を行いながら演算が行われる。

このように従来の浮動小数点演算機構ではほとんどの処
理が逐次的に行われており、また、計算用データとコマ
ンドとを同時に送れないため、転送が２段階で行われて
いた。

〔発明が解決しようとする課題〕

前述したように従来の浮動小数点演算機構は逐次処理が
基本となっているため速度が遅く、専用の浮動小数点演
算機構を搭載したことによる効果が思ったほどあがらな
いという問題があった。

本発明は、命令実行の並列処理化を図り、高速処理を可
能にすることを目的とする。

〔課題を解決するための手段〕

本発明は、浮動小数点演算機構内で、出現頻度は高いが
処理時間は短いロード／ストアなどの転送系の命令（あ
るいはコマンド）の実行と、出現頻度は低いが処理時間
は長い演算系の命令（あるいはコマンド）の実行とを並
列化し、さらに複数の演算命令の実行を可能な場合には
並列化することによって処理速度を向上させるものであ
る。

第１図に１本発明の原理的構成を示す。

第１図において。

１１はデータレジスタであり、複数個の計算用あるいは
演算結果のデータＦＰ、〜ＦＰ、、を並列に保持する機
能をもつ。

１２はプログラムカウンタであり、コマンドをデコード
して得られるマイクロプログラムの先頭アドレスを基点
に、順次のマイクロ命令のアドレスを発生する機能をも
つ。

１３はマイクロプログラムＲＯＭであり、浮動小数点演
算機構が実行できるコマンドの種類すなわち命令に応じ
たマイクロプログラムが格納される。

１４は命令分配制御部であり、複数の命令実行部（後述
）に対してビジー（使用中）状態の監視を行い、空きの
命令実行部に対して入力コマンドを割り付け、並列処理
させる制御を行う。

１５は第１種命令実行部であり、ロード／ストアなどの
転送系の命令（コマンド）を処理する。

１６．１７は第２種命令実行部であり、それぞれ演算系
の命令（コマンド）を独立して処理する。

１８．１９はコマンドバッファであり、それぞれ第２種
命令実行部１６．１７を制御するためのコマンド等の情
報が、命令分配制御部１４によって設定される。

コマンドバッファ１８．１９は、演算種別と演算に使用
するソースやデスティネーションのレジスタの番号を設
定するコマンド領域と、演算に使用するレジスタの値を
設定するレジスタ情報領域と、レジスタ情報領域に存効
値が設定されているかどうか、およびレジスタ情報領域
に設定されるべきレジスタ値（データ）が他の第２種命
令実行部で計算中であるため現在使用不可であるかどう
かなどを示すタグ領域とによって構成される。

命令分配制御部１４は、各第２種命令実行部に対する入
力コマンドの分配制御を、デスティネーションレジスタ
の番号に基づいて行う。すなわち同じデスティネーショ
ンレジスタを使用するコマンドは、データレジスタのア
クセスなしに連続処理可能であるため、同じ第２種命令
実行部で処理されるように割り付ける。

コマンドの情報には、演算に必要なデータレジスタ１１
のソース側のレジスタ番号とデスティネーション側のレ
ジスタ番号が含まれる。デスティネーションレジスタ番
号は同様に１つのソースレジスタ番号をも表すものとす
る。つまり１つのレジスタをオペランドデータの格納用
と演算結果データの格納用に兼用する。また、コマンド
はその種類に従ってマイクロプログラムの指定処理を起
動しやすいようにマイクロプログラムアドレスそのもの
で表しておく。

データレジスタ１１はマルチポートのレジスタファイル
となっており、外部データバスとの入出力ポートと内部
データバスの２つの出力専用ポートと、同じ内部データ
バスの入出力用のポートの合計４ボートと接続されてい
る。

第２種命令実行部１６．ＩＴは２図では２つが並列動作
可能なように描かれているが３つ以上であっても原理的
には同じである。

命令分配制御部１４は、各第２種命令実行部１６．１７
で実行されているコマンドのデスティネーションレジス
タ番号を保持する領域をもっている。命令分配制御部１
４では、この領域値により。

各第２種命令実行部のビジー検出と、入力されたコマン
ドの第２種命令実行部への分配などを行う。

ここでデスティネーションレジスタ番号領域の内容と入
力コマンド中のデスティネーションレジスタ番号との比
較を行い同じ番号がない場合にはとジーを外部に通知す
るが、同じ番号があった場合には、その番号をもつ側の
コマンドバッファにコマンドを入力する。

第２種命令実行部では、同じデスティネーションレジス
タ番号をもつコマンドを次に実行することとなるため、
現在のコマンドの処理で求められた結果を再び使用する
ためループを設ける。また。

並列計算を行うため、実行終了時に他の第２種命令実行
部がその結果を使用するかどうか調べ、使用するのであ
ればコマンドバッファ内のレジスタ情報領域に値を格納
し、タグを変更する機能を持つ。

〔作用〕

第１図において、最初にコマンドが入力されると、その
中のマイクロプログラム起動のためのポインタ部（図示
省略）が抽出されてプログラムカウンタ１２に設定され
る。入力されたコマンドがメモリーレジスタ間転送命令
であれば、このとき第１種命令実行部１５によりデータ
がデータレジスタ１１に格納される。

命令分配制御部１４は、２つの第２種命令実行部で実行
されているコマンドが、どのレジスタの内容を変更する
予定であるかの情報を保持している。入力コマンドのデ
スティネーションレジスタ番号と命令分配制御部１４の
デスティネーションレジスタ番号格納域の内容との比較
を行う。次の動作は、入力コマンドが転送命令か演算命
令かまた入力コマンドのデスティネーションレジスタ番
号と命令分配制御部のデスティネーションレジスタ番号
格納域に同じ値があるかどうかで異なり。

次表のようになる。

以下空白。

１炙 コマンドバッファにコマンドを格納する場合。

タグとレジスタ情報を第２種命令実行部の状態に応じて
セットする。入力コマンドのソースレジスタ番号と、他
の命令実行部のデスティネーションレジスタ番号が一致
した場合、ソースレジスタの値は他の命令実行部での演
算が終了しないと求まらないため、そのレジスタ番号を
タグに入れ、レジスタ情報領域には何も格納しない。ま
た一致しない場合はデータレジスタよりソースレジスタ
番号に対応するレジスタの値をフェッチし、レジスタ情
報領域に格納する。タグにはレジスタ情報が有効である
ことを示す値を格納しておく。第２種命令実行部では先
頭のバッファ内容を調べ、レジスタ情報が有効であれば
コマンドをフェッチし。

レジスタ情報を１つのソースデータとして使う。

もう片方のソースデータは、以前のコマンドで計算され
た値をそのまま使う。しかし、そのコマンドが先頭のコ
マンドであれば命令分配制御部でデスティネーションレ
ジスタ番号（ソースレジスタ２の番号でもある）を保持
するのと同時にそれに対応するデータレジスタの値を命
令実行に送りこんでおく。

レジスタ情報が無効の場合、それが有効になるまで実行
を待つ、このため第２種命令実行部ではタグの値を常に
監視し、有効になったならばすぐにコマンドをフェッチ
し実行できるようにする。

演算の実行が終了した場合、演算結果はソースレジスタ
とデータレジスタに転送される。また、このとき同時に
、他の第２種命令実行部に対応するコマンドバッファの
タグを調べ、現在、求まった値をもつレジスタとレジス
タ番号が一致するのがあれば、そのレジスタ情報領域に
値を格納し、そしてタグ領域には有効になったことを示
す値を格納する。

このようにして、命令分配制御部において複数の命令実
行部の並列実行管理を一括して行うことにより、並列処
理を実現し、高速化が図られる。

〔実施例〕

第２図は本発明の１実施例による浮動小数点演算機構の
構成図である。

第２図において、１はインタフェースレジスタ。

２はインタフェースコントロール部、３は命令デコーダ
、７はフォーマット変換回路、１１はデータレジスタ、
１４は命令分配制御部、１５は第１種命令実行部、１６
．１７は第２種命令実行部。

１８．１９はコマンドバッファである。

ＭＰＵは、浮動小数点演算機構をアクセスする場合、Ｍ
ＯＶＢ命令を使用する。このアクセスが行われたとき、
データバス上の値はデータとしてインタフェースレジス
タ１に入力され、アドレスバス上の値は命令として、イ
ンタフェースコントロール部２から命令デコーダ３に入
力される。命令の種類は、メモリマツプ上の特定アドレ
スのアクセスにより判別されるようにする。これにより
。

命令とデータの並列転送を可能とする。

インタフェースコントロール部２は、外部との間のコン
トロール信号をすべて管理している。

第１種命令実行部１５は、命令デコーダ３より入力され
た値の一部をプログラムカウンタの初期値として使用し
、マイクロプログラムＲＯＭの起動を行う。

命令が浮動小数点演算機構へのデータのストア命令であ
れば、第１種命令実行部１５はフォーマット変換回路７
により変換された値を指定のデータレジスタ１１に格納
する。そして命令分配制御部１４内のデスティネーショ
ンレジスタ番号格納域に同じレジスタ番号のものがあっ
た場合には。

演算が終了してもその値をデータレジスタ１１に格納す
る必要がないことを示すため、その格納域に情報を設定
しておく　（たとえば１ピントのフラグをもたせる）。

命令が浮動小数点演算機構からのデータのロード命令で
あれば、命令分配制御部内のデスティネーションレジス
タ番号を調べ、同じレジスタ番号のものがあれば、第２
種命令実行部で結果が求まるのをまつ。同じ番号がなけ
れば、指定データレジスタの値をフォーマット変換回路
７で変換し外部へ転送する。

命令が演算命令の場合は、命令分配制御部１４内のデス
ティネーションレジスタ番号を調べ、同じ番号がなくて
、第２種命令実行部のいずれかがおいていれば、それに
コマンドを送り、実行させる。また第２種命令実行部が
いずれもおいていなければ、空くまで待つことになる。

同じ番号があった場合は、それに対応するほうのコマン
ドバッファにコマンドを送る。命令分配制御部１４でコ
マンドバッファ１８．１９の空き状態を見るには。

第２種命令実行部１６．１７がコマンドバッファをリー
ドするときの信号を監視すればよい。

コマンドバッファ１８．１９の内容を第２種命令実行部
が読み込むとコマンドの値がプログラムカウンタに設定
され、マイクロプログラムＲＯＭが起動されて演算が行
われる。演算が終了した場合、コマンドバッファをしら
べ２次のコマンドがあれば、データレジスタ１１への結
果の格納は行わず、第２種命令実行部内のみでの転送で
済まされる。また、このとき他方のコマンドバッファの
内容を調べ、第２種命令実行部の終了結果が必要であれ
ばそれへの格納を行う。他方、コマンドバソファ内に次
のコマンドがない場合は、結果をデータレジスタ１１に
格納し命令分配ｔｔｄＪ　？ｉｌ１部に終了通知を行う
。

第２図の実施例では第２種命令実行部が２つとなってい
るが、それ以上であってもよい。この浮動小数点演算機
構を効率的に動作させるためには。

コンパイラにおいて、同Ｉニデスティネーションレジス
クをもつ命令系列と、またそれとは異なるレジスタを同
じデスティネーションレジスタにもつ命令系列を交互に
生成するようにすればよい。

第３図に、前述した本発明実施例における命令分配制御
部とその周辺の詳細回路を示す。

第３図において、１１はデータレジスタ、１２はプログ
ラムカウンタ、１３はマイクロプログラムＲＯＭ、１８
および１９はコマンドバッファ。

２０はアクセスアドレス、２１は命令、２２は入力命令
のソースレジスタ番号の格納域、２３は入力命令のデス
ティネーションレジスタ番号の格納域、２４．２５はそ
れぞれ第２種命令実行部１６゜１７に対応するビジー検
出用デスティネーションレジスタ番号■、■の格納域、
２６ないし２Ｂは比較回路、２９および３０はセレクタ
、３１はブランチコントロール回路、３２はデータレジ
スタアドレスレジスタ、３３ないし３５はセレクタであ
る。ここで、２２ないし３５で示される要素が命令分配
制御部を構成してい不。

ＭＰＵによる浮動小数点演算機構の選択と命令の供給と
は２通常のアドレスバスを介して行われる。アクセスア
ドレス２０はその形式で、演算機構先頭アドレスと偏差
から構成されていることが示されている。偏差は命令２
１に対応し、コマンドと、ソースレジスタ番号およびデ
スティネーションレジスタ番号とによって構成されてい
る。

コマンドはプログラムカウンタ１２に格納され。

ソースレジスタ番号とデスティネーションレジスタ番号
とはそれぞれ格納域２２．２３に格納される。

マイクロプログラムＲＯＭ１３の先頭には各処理ルーチ
ン（マイクロプログラム）へのジャンプテーブルが格納
されており、プログラムカウンタ１２に格納されたコマ
ンドの値はジャンプテーブル中の特定の位置をポイント
するアドレスとなっている。このアドレスによってポイ
ントされたジャンプテーブルの位置には、対応する処理
ルーチンへのアドレスが格納されており、これによって
目的の処理ルーチンが実行される。

比較回路２６は、現在第２種命令実行部１６゜１７　（
第２図）に割り付けられている命令の各ビジー検出用デ
スティネーションレジスタ番号■。

■と入力ささた命令のデスティネーションレジスタ番号
とを比較し一致を検出するもので、格納域２４．２５の
各内容とを比較する。

比較回路２７は、ビジー検出用デスティネーシッンレジ
スタ番号■、■の格納域２４．２５の内容と“０”とを
比較し、空きを検出する機能をもつ。

比較回路２８は入力命令のソースレジスタ番号と、ビジ
ー検出用デスティネーションレジスタ番号■１■とを比
較し一致を検出する機能をもつ。

セレクタ２９は、マイクロプログラムＲＯＭｌ３から読
み出されたマイクロ命令のコントロール信号により、格
納域２４あるいは２５において比較回路２６が一致を検
出した場合にクリアする機能をもつ。

セレクタ３０は、比較回路２７が空きを検出した格納域
２４あるいは２５を選択して、入力命令のデスティネー
ションレジスタ番号を格納する機能をもつ。

セレクタ３３ないし３５は、比較回路２６ないし２８の
出力によって制御され、コマンドバッファ１８．１９に
対する命令処理に必要な情報の分配制御ＩＩを行う。

第２種命令実行部１６．１７に対する命令分配制御は、
比較回路２６．２７の比較結果により決まる条件にした
がって行われるがロード、ストア。

演算の各命令により次表に示すような違いがある。

なお■は第２種命令実行部１６を表し、■は第２種命令
実行部１７を表している。また条件を示す値０，１．２
は次の通りである。

Ｏ：ビジー検出用デステイネーションレジスタ番号が０
で、対応する第２種命令実行部が空きとなっている。

１：格納域２３のデスティネーションレジスタ番号と格
納域２４あるいは２５のビジー検出用デスティネーショ
ンレジスタ番号とが一致している。

２：格納域２３の番号と格納域２４あるいは２５の番号
とが一致しない。

以下余白。

２表 以下余白。

第４図ないし第６図に、それぞれロード命令。

ストア命令、演算命令の各処理ルーチンを示す。

各処理ルーチンを構成するマイクロ命令は、コントロー
ル部とブランチアドレスとからなっている。

第４図のロード命令の処理ルーチンにおいて。

マイクロ命令（１）では、コントロール部で入力データ
をデータレジスタ１１に格納するコントロール信号を出
力し、マイクロ命令（２）では、比較回路２６から一致
出力があればビジー検出用デスティネーションレジスタ
番号のクリア信号をセレクタ２９を介して出力させる。

第５図のストア命令の処理ルーチンにおいて。

マイクロ命令（１）では、コントロール部で比較回路２
６から一致出力があるとき７次アドレスの値をプログラ
ムカウンタ１２へ入れないよう、ブランチコントロール
回路３１に指令する。マイクロ命令（２）では、コント
ロール部でデータレジスタ１１からの値の出力のための
コントロール信号を出力する。

第６図の演算命令の処理ルーチンにおいて、マイクロ命
令（１）では、比較回路２６．２−７からともに一致出
力がないとき次アドレスの値をプログラムカウンタ１２
へ入れないよう、ブランチコントロール回路に指令する
。マイクロ命令（２）では、比較回路２６で一致が検出
されず比較回路２７で一致が検出されたとき、比較回路
２７の値によりコマンドを振り分け、またデータレジス
タの値を出力するためのコントロール信号を出力する。

マイクロ命令（３）では、比較回路２８が一致を検出し
たときコマンドバッファのタグにレジスタ番号を入れそ
してレジスタ情報に“Ｏ”を入れるようにセレクタを制
御し、また比較回路２８が不一致を検出したときタグに
“０”を入れそしてレジスタ情報に、値を入れるように
セレクタを制御する。

〔発明の効果〕

本発明による浮動小数点演算機構では、複数の命令実行
部によって命令実行が効率的に並列処理されるため、浮
動小数点演算命令の処理時間を大幅に短縮することがで
き、処理装置の性能向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の原理的構成図、第２図は本発明の１実
施例による浮動小数点演算機構の構成図。 第３図は第２図の実施例における命令分配制御部とその
周辺の詳細回路図、第４図はロード命令の処理ルーチン
の説明図、第５図はストア命令の処理ルーチンの説明図
、第６図は演算命令の処理ルーチンの説明図２第７図は
従来例の浮動小数点演算機構の構成図である。 第１図中。 １１：データレジスタ １２ニブログラムカウンタ １３：マイクロプログラムＲＯＭ １４：命令分配制御部 １５：第１種命令実行部 １６．１７：第２種命令実行部 １Ｂ、１９：コマンドバソファ

Claims (2)

【特許請求の範囲】
1. （１）処理時間は短いが出現頻度の高い転送命令を実行
   する第１種命令実行部（１５）と処理時間は長いが出現
   頻度の低い演算命令を実行する複数の第２種命令実行部
   （１６、１７）と、複数の第２種命令実行部（１６、１
   ７）についてビジー状態監視と命令分配を行い、命令の
   並列実行を制御する命令分配制御部（１４）とをそなえ
   、 上記命令分配制御部（１４）は、演算命令中のデスティ
   ネーションレジスタ番号に基づいて第２種命令実行部（
   １６、１７）に対する命令分配を行い、その際１つの第
   ２種命令実行部では同じデスティネーションレジスタ番
   号を持つ演算命令が連続して実行されるように制御する
   ことを特徴とする浮動小数点演算機構。
2. （２）請求項１において、第２種命令実行部（１６、１
   ７）は、演算結果をすぐ次の演算の入力にする内部ルー
   プ手段を備えるとともに、並列実行の順序性を維持する
   ため、コマンドバッファ内にタグ領域とレジスタ情報領
   域とを設け、演算に必要なレジスタ値が他の第２種命令
   実行部で計算中であるかどうかをタグで表示し、その計
   算が終了して値が求まった時点でその値をレジスタ情報
   領域に格納し、演算が実行できるようにすることを特徴
   とする浮動小数点演算機構。