JPH087678B2 - 異なるアーキテクチヤのインストラクシヨンを処理するコンピユータ及びその結果の通信方法 - Google Patents
異なるアーキテクチヤのインストラクシヨンを処理するコンピユータ及びその結果の通信方法Info
- Publication number
- JPH087678B2 JPH087678B2 JP4028824A JP2882492A JPH087678B2 JP H087678 B2 JPH087678 B2 JP H087678B2 JP 4028824 A JP4028824 A JP 4028824A JP 2882492 A JP2882492 A JP 2882492A JP H087678 B2 JPH087678 B2 JP H087678B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- type
- milli
- millicode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000012545 processing Methods 0.000 title claims description 6
- 238000004891 communication Methods 0.000 title description 3
- 238000001514 detection method Methods 0.000 claims description 27
- 230000004044 response Effects 0.000 claims description 14
- 238000013519 translation Methods 0.000 claims description 13
- 230000007246 mechanism Effects 0.000 claims description 9
- 101001120757 Streptococcus pyogenes serotype M49 (strain NZ131) Oleate hydratase Proteins 0.000 claims description 4
- 229940083712 aldosterone antagonist Drugs 0.000 claims description 4
- 102100038644 Four and a half LIM domains protein 2 Human genes 0.000 claims 9
- 101001031714 Homo sapiens Four and a half LIM domains protein 2 Proteins 0.000 claims 9
- 230000000977 initiatory effect Effects 0.000 claims 2
- 230000006870 function Effects 0.000 description 45
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 25
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000013507 mapping Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 101000603407 Homo sapiens Neuropeptides B/W receptor type 1 Proteins 0.000 description 3
- 101001103036 Homo sapiens Nuclear receptor ROR-alpha Proteins 0.000 description 3
- 102100038847 Neuropeptides B/W receptor type 1 Human genes 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 108091008680 RAR-related orphan receptors Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 102100031174 C-C chemokine receptor type 10 Human genes 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 102100035294 Chemokine XC receptor 1 Human genes 0.000 description 1
- 102100033045 G-protein coupled receptor 4 Human genes 0.000 description 1
- 101000777558 Homo sapiens C-C chemokine receptor type 10 Proteins 0.000 description 1
- 101000804783 Homo sapiens Chemokine XC receptor 1 Proteins 0.000 description 1
- 101000871138 Homo sapiens G-protein coupled receptor 4 Proteins 0.000 description 1
- 101001103039 Homo sapiens Inactive tyrosine-protein kinase transmembrane receptor ROR1 Proteins 0.000 description 1
- 101000603411 Homo sapiens Neuropeptides B/W receptor type 2 Proteins 0.000 description 1
- 101001103033 Homo sapiens Tyrosine-protein kinase transmembrane receptor ROR2 Proteins 0.000 description 1
- 101001026578 Hordeum vulgare Ent-kaurenoic acid oxidase 1 Proteins 0.000 description 1
- 102100039615 Inactive tyrosine-protein kinase transmembrane receptor ROR1 Human genes 0.000 description 1
- 102100038843 Neuropeptides B/W receptor type 2 Human genes 0.000 description 1
- 102100039614 Nuclear receptor ROR-alpha Human genes 0.000 description 1
- 102100039616 Tyrosine-protein kinase transmembrane receptor ROR2 Human genes 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ハードウエアで制御さ
れ、パイプライン式の大型汎用デイジタル・コンピユー
タのデザインの中にマイクロプロセツサを組み入れるこ
となく、上述のような汎用デイジタル・コンピユータの
実行を可能とすることに関する。
れ、パイプライン式の大型汎用デイジタル・コンピユー
タのデザインの中にマイクロプロセツサを組み入れるこ
となく、上述のような汎用デイジタル・コンピユータの
実行を可能とすることに関する。
【０００２】
【従来の技術】ＩＢＭ社のシステム３９０のアーキテク
チヤは複雑な命令セツト・コンピユータイング・アーキ
テクチヤ（Complex Instruction Set Computing-ＣＩＳ
Ｃarchitecture）に分類されている。ＣＩＳＣアーキテ
クチヤからのインストラクシヨン・セツトは単純なイン
ストラクシヨン（例えば、ロードとか、加算のインスト
ラクシヨンなど）と、複雑なインストラクシヨン（例え
ば、プログラム・コールとか、ロード・アドレス・スペ
ース・パラメータのインストラクシヨンなど）の両方の
インストラクシヨンを含んでいる。これらのコンピユー
タ・システムは更に強力になつたので、大部分のインス
トラクシヨン・セツトは、システムの性能を増加するた
めにハードウエア実行ユニツトを用いて実行されてい
る。これらのインストラクシヨンを実行するためにハー
ドウエア実行ユニツトを作ることは、多大な費用を必要
とし、かつ、誤動作を起し易いので、通常、複雑な機能
は、マイクロコードで実行されている。
チヤは複雑な命令セツト・コンピユータイング・アーキ
テクチヤ（Complex Instruction Set Computing-ＣＩＳ
Ｃarchitecture）に分類されている。ＣＩＳＣアーキテ
クチヤからのインストラクシヨン・セツトは単純なイン
ストラクシヨン（例えば、ロードとか、加算のインスト
ラクシヨンなど）と、複雑なインストラクシヨン（例え
ば、プログラム・コールとか、ロード・アドレス・スペ
ース・パラメータのインストラクシヨンなど）の両方の
インストラクシヨンを含んでいる。これらのコンピユー
タ・システムは更に強力になつたので、大部分のインス
トラクシヨン・セツトは、システムの性能を増加するた
めにハードウエア実行ユニツトを用いて実行されてい
る。これらのインストラクシヨンを実行するためにハー
ドウエア実行ユニツトを作ることは、多大な費用を必要
とし、かつ、誤動作を起し易いので、通常、複雑な機能
は、マイクロコードで実行されている。
【０００３】マイクロコードで複雑な機能を実行するこ
とは、問題を解決するための柔軟性を与えるばかりでな
く、付加的な機能を後で含ませることができるという点
で拡張性を与える。プロセツサがハードウエア制御され
ている多くのマシンにおいて、複雑な機能を実行するた
めに、しばしば、実行ユニツト用としての専用のマイク
ロプロセツサが与えられる。このユニツトは複雑なイン
ストラクシヨンを処理し、割り込み状態を処理するよう
な複雑な機能を実行するためにマイクロプログラム化す
ることができる。これらの機能の大部分は、比較的希に
しか生じないけれども、それらの機能を遂行するには１
０回、あるいは、数百回のサイクル時間を必要とする。
とは、問題を解決するための柔軟性を与えるばかりでな
く、付加的な機能を後で含ませることができるという点
で拡張性を与える。プロセツサがハードウエア制御され
ている多くのマシンにおいて、複雑な機能を実行するた
めに、しばしば、実行ユニツト用としての専用のマイク
ロプロセツサが与えられる。このユニツトは複雑なイン
ストラクシヨンを処理し、割り込み状態を処理するよう
な複雑な機能を実行するためにマイクロプログラム化す
ることができる。これらの機能の大部分は、比較的希に
しか生じないけれども、それらの機能を遂行するには１
０回、あるいは、数百回のサイクル時間を必要とする。
【０００４】上述の構造は柔軟性を与えるけれども、多
数のハードウエア実行ユニツトを有するコンピユータ・
システムにおいて、マイクロプロセツサの実行ユニツト
を含ませることは、幾つかの問題を生じる。通常、マイ
クロプロセツサの制御ストレージからマイクロプロセツ
サそれ自身への通路は、通路がシステムのサイクル時間
に影響を及ぼすと言う点で重要である。これは、一部に
おいて、複数通路のブランチ動作をサポートする必要が
あることに起因する。ハードウエアで制御される多数の
実行ユニツトを含むマシンにおいては、通路を決定する
ために、多くの他のサイクル・タイムが費される。多く
のプロセツサの機能は多数のハードウエア実行ユニツト
の中で達成されるので、ハードウエア実行ユニツトが発
生した結果にマイクロプロセツサが早くアクセスするこ
とができるように、ハードウエア実行ユニツトの付近
に、マイクロプロセツサの位置を物理的に近付けること
が必要である。他のハードウエア実行ユニツトの付近に
最適通路の組を持つマイクロプロセツサの実行ユニツト
を付け加えることは、既に沢山の他の最適通路を持つ領
域内に、更に他の最適通路を加えることを意味する。
数のハードウエア実行ユニツトを有するコンピユータ・
システムにおいて、マイクロプロセツサの実行ユニツト
を含ませることは、幾つかの問題を生じる。通常、マイ
クロプロセツサの制御ストレージからマイクロプロセツ
サそれ自身への通路は、通路がシステムのサイクル時間
に影響を及ぼすと言う点で重要である。これは、一部に
おいて、複数通路のブランチ動作をサポートする必要が
あることに起因する。ハードウエアで制御される多数の
実行ユニツトを含むマシンにおいては、通路を決定する
ために、多くの他のサイクル・タイムが費される。多く
のプロセツサの機能は多数のハードウエア実行ユニツト
の中で達成されるので、ハードウエア実行ユニツトが発
生した結果にマイクロプロセツサが早くアクセスするこ
とができるように、ハードウエア実行ユニツトの付近
に、マイクロプロセツサの位置を物理的に近付けること
が必要である。他のハードウエア実行ユニツトの付近に
最適通路の組を持つマイクロプロセツサの実行ユニツト
を付け加えることは、既に沢山の他の最適通路を持つ領
域内に、更に他の最適通路を加えることを意味する。
【０００５】複雑な機能は、それらの機能を実行するの
に多くのサイクルを必要とする。マイクロプロセツサが
長時間にわたつて動作する機能を実行するデザインにお
いて、多くのサイクルを必要とすることが生じた時、残
りのハードウエア実行ユニツトは、長時間にわたつて動
作する機能からの結果を待つているので、残りのハード
ウエア実行ユニツトは空転することになる。これは、利
用可能な実行ユニツトの効率的な使用にはならない。で
きるだけ迅速にこれらの複雑な機能を実行することが必
要である。更に、複雑な機能のマイクロプロセツサの実
行は、ハードウエア実行ユニツトによつて処理されるア
ーキテクチヤ化された機能へのアクセスを必要とする。
このことは、マイクロプロセツサとハードウエア実行ユ
ニツトとの間の複雑なインターフエースを増加する必要
があることを暗示している。従つて、デイジタル・コン
ピユータのデザインの中に複雑なインターフエースを含
ませないで、どのようにしてマイクロプロセツサの柔軟
性を与えるかが問題となる。
に多くのサイクルを必要とする。マイクロプロセツサが
長時間にわたつて動作する機能を実行するデザインにお
いて、多くのサイクルを必要とすることが生じた時、残
りのハードウエア実行ユニツトは、長時間にわたつて動
作する機能からの結果を待つているので、残りのハード
ウエア実行ユニツトは空転することになる。これは、利
用可能な実行ユニツトの効率的な使用にはならない。で
きるだけ迅速にこれらの複雑な機能を実行することが必
要である。更に、複雑な機能のマイクロプロセツサの実
行は、ハードウエア実行ユニツトによつて処理されるア
ーキテクチヤ化された機能へのアクセスを必要とする。
このことは、マイクロプロセツサとハードウエア実行ユ
ニツトとの間の複雑なインターフエースを増加する必要
があることを暗示している。従つて、デイジタル・コン
ピユータのデザインの中に複雑なインターフエースを含
ませないで、どのようにしてマイクロプロセツサの柔軟
性を与えるかが問題となる。
【０００６】１つの解決方法は、１９７１年６月のＩＢ
Ｍテクニカル・デイスクロージヤ・ブレテイン第１４巻
１号の２９８頁に記載された「結合されたマクロ／マイ
クロ・プログラム・マシン（macro/micro programmachi
ne）」と題する記事に記載されている。ハードウエアを
実質的に増加することなくマイクロプログラムで制御さ
れるコンピユータの速度を上げるために、同じインスト
ラクシヨンのフオーマツトがマクロ・インストラクシヨ
ンとマイクロ・インストラクシヨンとの両方に適用され
ている。これは、簡単な機能、つまり「レジスタの内容
をロードせよ（ＬＯＲＤ ＲＥＧＩＳＴＥＲ）」とか、
「ストレージの内容をメイン・ストレージにストアせよ
（ＳＴＯＲＥ ＲＥＧＩＳＴＥＲ ＩＮＴＯ ＭＡＩＮ
ＳＴＯＲＡＧＥ）」などのような簡単なマクロ・イン
ストラクシヨンが直接に実行することができるように、
ハードウエアを設計するのを可能にしている。例えば、
浮動小数点及び１０進数演算を含む、より複雑なマクロ
・インストラクシヨンは、同じハードウエアを用いて、
直接に実行することができるマイクロ・インストラクシ
ヨンによつて解釈される。また、より複雑なマクロ・イ
ンストラクシヨンを翻訳するのに用いられるマイクロ・
インストラクシヨンはユーザのプログラムの中で（簡単
なマクロ・インストラクシヨンとして）直接に使用され
る。
Ｍテクニカル・デイスクロージヤ・ブレテイン第１４巻
１号の２９８頁に記載された「結合されたマクロ／マイ
クロ・プログラム・マシン（macro/micro programmachi
ne）」と題する記事に記載されている。ハードウエアを
実質的に増加することなくマイクロプログラムで制御さ
れるコンピユータの速度を上げるために、同じインスト
ラクシヨンのフオーマツトがマクロ・インストラクシヨ
ンとマイクロ・インストラクシヨンとの両方に適用され
ている。これは、簡単な機能、つまり「レジスタの内容
をロードせよ（ＬＯＲＤ ＲＥＧＩＳＴＥＲ）」とか、
「ストレージの内容をメイン・ストレージにストアせよ
（ＳＴＯＲＥ ＲＥＧＩＳＴＥＲ ＩＮＴＯ ＭＡＩＮ
ＳＴＯＲＡＧＥ）」などのような簡単なマクロ・イン
ストラクシヨンが直接に実行することができるように、
ハードウエアを設計するのを可能にしている。例えば、
浮動小数点及び１０進数演算を含む、より複雑なマクロ
・インストラクシヨンは、同じハードウエアを用いて、
直接に実行することができるマイクロ・インストラクシ
ヨンによつて解釈される。また、より複雑なマクロ・イ
ンストラクシヨンを翻訳するのに用いられるマイクロ・
インストラクシヨンはユーザのプログラムの中で（簡単
なマクロ・インストラクシヨンとして）直接に使用され
る。
【０００７】従つて、上述したシステムにおいて、ユー
ザのプログラムは、簡単なマイクロ・インストラクシヨ
ンと、複雑なマクロ・インストラクシヨンのシーケンス
（行列）を含んでいる。インストラクシヨンが実行され
る時、オペレーシヨン（ＯＰ）コードをテストすること
によつて、現在のインストラクシヨンは、直接に実行さ
れるインストラクシヨンであるか、または、翻訳される
べきインストラクシヨンであるかが決定される。このテ
ストは、マクロ・モードか、マイクロ・モードかのいず
れかにセツトされるモード・スイツチを生じる。複雑な
マクロ・インストラクシヨンに対しては、制御ストア及
びインストラクシヨン・シーケンサを持つ通常のマイク
ロプログラム制御である翻訳ユニツトへのブランチが取
られる。
ザのプログラムは、簡単なマイクロ・インストラクシヨ
ンと、複雑なマクロ・インストラクシヨンのシーケンス
（行列）を含んでいる。インストラクシヨンが実行され
る時、オペレーシヨン（ＯＰ）コードをテストすること
によつて、現在のインストラクシヨンは、直接に実行さ
れるインストラクシヨンであるか、または、翻訳される
べきインストラクシヨンであるかが決定される。このテ
ストは、マクロ・モードか、マイクロ・モードかのいず
れかにセツトされるモード・スイツチを生じる。複雑な
マクロ・インストラクシヨンに対しては、制御ストア及
びインストラクシヨン・シーケンサを持つ通常のマイク
ロプログラム制御である翻訳ユニツトへのブランチが取
られる。
【０００８】マイクロ・インストラクシヨン及び簡単な
マクロ・インストラクシヨンの両方は同じフオーマツト
を持つているので、すべてのマクロ・インストラクシヨ
ンはインストラクシヨンの実行ハードウエアによつて実
行することができる。従つて、より複雑なマクロ・イン
ストラクシヨン（翻訳ユニツトによつてマイクロ・イン
ストラクシヨンに翻訳されるようなインストラクシヨ
ン）と、簡単なマクロ・インストラクシヨン（ユーザの
プログラムの中に直接現われるようなインストラクシヨ
ン）は、インストラクシヨン実行ユニツトに転送され
る。
マクロ・インストラクシヨンの両方は同じフオーマツト
を持つているので、すべてのマクロ・インストラクシヨ
ンはインストラクシヨンの実行ハードウエアによつて実
行することができる。従つて、より複雑なマクロ・イン
ストラクシヨン（翻訳ユニツトによつてマイクロ・イン
ストラクシヨンに翻訳されるようなインストラクシヨ
ン）と、簡単なマクロ・インストラクシヨン（ユーザの
プログラムの中に直接現われるようなインストラクシヨ
ン）は、インストラクシヨン実行ユニツトに転送され
る。
【０００９】
【発明が解決しようとする課題】上述したシステムは柔
軟性と処理速度とを増加するけれども、幾つかの問題を
残している。１つの問題は、通常、アーキテクチヤ化さ
れたインストラクシヨン・セツトにアクセス可能ではな
い機能の処理に関するものである。多くの場合、上述の
アクセス可能ではない機能を排他的に処理をするための
能力を、マイクロコードが持つていることを必要とする
か、若しくは、持つのが望ましい。上述したシステムに
おいて、翻訳ユニツトから来るマイクロ・インストラク
シヨンに特別なアクセスを与えるための準備はされてい
ない。
軟性と処理速度とを増加するけれども、幾つかの問題を
残している。１つの問題は、通常、アーキテクチヤ化さ
れたインストラクシヨン・セツトにアクセス可能ではな
い機能の処理に関するものである。多くの場合、上述の
アクセス可能ではない機能を排他的に処理をするための
能力を、マイクロコードが持つていることを必要とする
か、若しくは、持つのが望ましい。上述したシステムに
おいて、翻訳ユニツトから来るマイクロ・インストラク
シヨンに特別なアクセスを与えるための準備はされてい
ない。
【００１０】上述したシステムにおいて未解決に残され
た他の問題は、翻訳されるべきインストラクシヨンがイ
ンストラクシヨンのパイプラインを通る経路を作る時に
翻訳されるべきインストラクシヨンを追跡する技術と、
マイクロ及びマクロ・インストラクシヨン・レジスタを
管理する技術と、翻訳ルーチンとそのルーチンが実行し
ようとしているマクロ・インストラクシヨンとの間でオ
ペランドを転送する技術とを、並列処理のパイプライン
環境に適用することを含んでいる。
た他の問題は、翻訳されるべきインストラクシヨンがイ
ンストラクシヨンのパイプラインを通る経路を作る時に
翻訳されるべきインストラクシヨンを追跡する技術と、
マイクロ及びマクロ・インストラクシヨン・レジスタを
管理する技術と、翻訳ルーチンとそのルーチンが実行し
ようとしているマクロ・インストラクシヨンとの間でオ
ペランドを転送する技術とを、並列処理のパイプライン
環境に適用することを含んでいる。
【００１１】
【課題を解決するための手段】本発明は、ハードウエア
で制御され、パイプライン式の大型汎用デイジタル・コ
ンピユータのデザインの中にマイクロプロセツサを組み
入れることなく、上述のタイプの汎用デイジタル・コン
ピユータの複雑なインストラクシヨンの実行を可能とす
るものである。本発明は、フアームウエアによつて与え
られる柔軟性を有する上述のタイプのコンピユータにお
けるこれらの機能を遂行する問題を解決し、そして、マ
イクロプロセツサ・ハードウエアの組み込みによつて生
じるパツケージング問題を回避する。
で制御され、パイプライン式の大型汎用デイジタル・コ
ンピユータのデザインの中にマイクロプロセツサを組み
入れることなく、上述のタイプの汎用デイジタル・コン
ピユータの複雑なインストラクシヨンの実行を可能とす
るものである。本発明は、フアームウエアによつて与え
られる柔軟性を有する上述のタイプのコンピユータにお
けるこれらの機能を遂行する問題を解決し、そして、マ
イクロプロセツサ・ハードウエアの組み込みによつて生
じるパツケージング問題を回避する。
【００１２】 本発明は、複雑な機能を遂行するため
に、事前に存在するデータフローと、従来のパイプライ
ン式のプロセッサのハードウェア制御の実行ユニットと
を使用している。付加的なハードウェア制御のインスト
ラクション（プライベートのミリ・モード専用インスト
ラクション）が、制御機能を与え、または、性能を向上
するために付加される。これらのプライベートのミリ・
モード・インストラクション、すなわちミリ・コード
は、アーキテクチャ化されたインストラスクション・セ
ット（例えば、システム３７０の命令セット）には含ま
れていないインストラクションからなるコードであり、
通常は顧客向けとしては提供されない。ミリ・コード
は、機能的にはマイクロ・コードに類するものである
が、マイクロ・コードのように多数の専用のハードウェ
ア実行ユニットを必要しないことを念頭に導入されるも
のであるから、本明細書では、これと明確に区別すべく
「ミリ」なる語を用いる。このミリ・コードによりアー
キテクチャ化されたインストラクション・セットは増大
する。ミリ・コードを実行するミリ・モード・ルーチン
においては、複雑な機能を遂行するために、ミリ・モー
ド専用インストラクションをアーキテクチャ化されたイ
ンストラクションと混合することができる。
に、事前に存在するデータフローと、従来のパイプライ
ン式のプロセッサのハードウェア制御の実行ユニットと
を使用している。付加的なハードウェア制御のインスト
ラクション（プライベートのミリ・モード専用インスト
ラクション）が、制御機能を与え、または、性能を向上
するために付加される。これらのプライベートのミリ・
モード・インストラクション、すなわちミリ・コード
は、アーキテクチャ化されたインストラスクション・セ
ット（例えば、システム３７０の命令セット）には含ま
れていないインストラクションからなるコードであり、
通常は顧客向けとしては提供されない。ミリ・コード
は、機能的にはマイクロ・コードに類するものである
が、マイクロ・コードのように多数の専用のハードウェ
ア実行ユニットを必要しないことを念頭に導入されるも
のであるから、本明細書では、これと明確に区別すべく
「ミリ」なる語を用いる。このミリ・コードによりアー
キテクチャ化されたインストラクション・セットは増大
する。ミリ・コードを実行するミリ・モード・ルーチン
においては、複雑な機能を遂行するために、ミリ・モー
ド専用インストラクションをアーキテクチャ化されたイ
ンストラクションと混合することができる。
【００１３】デコード・ロジツク中のミリ・モード検出
ロジツクは、ミリ・モードに入るための要件を検出す
る。この要件の検出は、ミリコード・アレイからミリコ
ード・ルーチンを取り出させる。ミリコード・ルーチン
はデコーダ・ハードウエアによつてデコードされ、アー
キテクチヤ化されたマクロ・インストラクシヨン（シス
テム・モードのインストラクシヨン）と同じ方法で実行
するために取り出される。
ロジツクは、ミリ・モードに入るための要件を検出す
る。この要件の検出は、ミリコード・アレイからミリコ
ード・ルーチンを取り出させる。ミリコード・ルーチン
はデコーダ・ハードウエアによつてデコードされ、アー
キテクチヤ化されたマクロ・インストラクシヨン（シス
テム・モードのインストラクシヨン）と同じ方法で実行
するために取り出される。
【００１４】通常、ハードウエア制御インストラクシヨ
ンとして遂行されるアーキテクチヤ化されたマクロ・イ
ンストラクシヨンのすべては、ミリ・モードで実行する
ことができる。ミリ・モードにおいて使用可能なインス
トラクシヨン・セツトは、プロセツサが実行することの
できる他のアーキテクチヤのインストラクシヨンである
として取り扱うことができる。
ンとして遂行されるアーキテクチヤ化されたマクロ・イ
ンストラクシヨンのすべては、ミリ・モードで実行する
ことができる。ミリ・モードにおいて使用可能なインス
トラクシヨン・セツトは、プロセツサが実行することの
できる他のアーキテクチヤのインストラクシヨンである
として取り扱うことができる。
【００１５】ミリ・モードにおいて、状態コードをセツ
トするすべてのアーキテクチヤ化されたインストラクシ
ヨン、またはプライベート・ミリコード・インストラク
シヨンは、アーキテクチヤ化されたシステム状態コード
ではなく、ミリ状態コードをセツトする。更に、ミリ・
モードにおいて、実行されるインストラクシヨンはミリ
・レジスタを参照する。例えば、ＡＲ１、２インストラ
クシヨンは、ミリ・レジスタ１の内容にミリ・レジスタ
２の内容を加え、そして、ミリ・レジスタ１の中に結果
を残す。
トするすべてのアーキテクチヤ化されたインストラクシ
ヨン、またはプライベート・ミリコード・インストラク
シヨンは、アーキテクチヤ化されたシステム状態コード
ではなく、ミリ状態コードをセツトする。更に、ミリ・
モードにおいて、実行されるインストラクシヨンはミリ
・レジスタを参照する。例えば、ＡＲ１、２インストラ
クシヨンは、ミリ・レジスタ１の内容にミリ・レジスタ
２の内容を加え、そして、ミリ・レジスタ１の中に結果
を残す。
【００１６】ミリ・レジスタ及びシステム・レジスタ
（システム・モードにおいてアクセスされるレジスタ）
は、アーキテクチヤ的に区別され、本発明の良好な実施
例において与えられたレジスタ管理システムは、共通の
レジスタ・プールからレジスタを借りるために両方のア
ーキテクチヤを活性化する。インストラクシヨンが終了
すると、インストラクシヨンが使用した物理レジスタ
は、レジスタ・プールに戻され、そして、ミリ・モード
及びシステム・モード両方のインストラクシヨンによつ
て再使用するために利用可能にされる。
（システム・モードにおいてアクセスされるレジスタ）
は、アーキテクチヤ的に区別され、本発明の良好な実施
例において与えられたレジスタ管理システムは、共通の
レジスタ・プールからレジスタを借りるために両方のア
ーキテクチヤを活性化する。インストラクシヨンが終了
すると、インストラクシヨンが使用した物理レジスタ
は、レジスタ・プールに戻され、そして、ミリ・モード
及びシステム・モード両方のインストラクシヨンによつ
て再使用するために利用可能にされる。
【００１７】本発明のシステムは、システムがただ１つ
の実行ユニツトしか持たなくとも、二重アーキテクチヤ
の同時的な実行が可能である。デコーダ・ハードウエア
がシステム・モードからミリ・モードへの切り換えを検
出した後、プロセツサが意図された前のシステム・モー
ドのインストラクシヨンを実行し、終了するまでの間
で、プロセツサはミリ・モードのインストラクシヨンを
デコードし、実行する時間がある。また、デコーダがミ
リ・モードからシステム・モードへの切り換えを検出し
た後、プロセツサが意図された前のミリ・モードのイン
ストラクシヨンを実行し、終了するまでの間で、プロセ
ツサはシステム・モードのインストラクシヨンをデコー
ドし、実行する時間がある。
の実行ユニツトしか持たなくとも、二重アーキテクチヤ
の同時的な実行が可能である。デコーダ・ハードウエア
がシステム・モードからミリ・モードへの切り換えを検
出した後、プロセツサが意図された前のシステム・モー
ドのインストラクシヨンを実行し、終了するまでの間
で、プロセツサはミリ・モードのインストラクシヨンを
デコードし、実行する時間がある。また、デコーダがミ
リ・モードからシステム・モードへの切り換えを検出し
た後、プロセツサが意図された前のミリ・モードのイン
ストラクシヨンを実行し、終了するまでの間で、プロセ
ツサはシステム・モードのインストラクシヨンをデコー
ドし、実行する時間がある。
【００１８】強化されたレジスタ管理システムを設けた
ことと、二重のアーキテクチヤを並行に処理する能力と
は、パイプライン・リセツトの性能を特に向上させる。
この性能の向上に適合させるために、パイプライン・リ
セツト機能を遂行する改良された方法が与えられてい
る。改良されたこの方法は、正確で、効率的なパイプラ
イン・リセツト機能を与えるために、改良されたレジス
タ管理システムと関連して用いられる。
ことと、二重のアーキテクチヤを並行に処理する能力と
は、パイプライン・リセツトの性能を特に向上させる。
この性能の向上に適合させるために、パイプライン・リ
セツト機能を遂行する改良された方法が与えられてい
る。改良されたこの方法は、正確で、効率的なパイプラ
イン・リセツト機能を与えるために、改良されたレジス
タ管理システムと関連して用いられる。
【００１９】本発明の他の実施例は、或る種の複雑な割
り込み可能インストラクシヨンがミリコードにより遂行
されるようなシステムにおいて、汎用レジスタの更新と
関連した制御問題及び性能低下問題を解決するために向
けられている。この実施例に従うと、「レジスタ・オペ
ランド・レジスタ」と呼ばれる新規なレジスタの組が与
えられる。「レジスタ・オペランド・レジスタ」は、シ
ステム・インストラクシヨンを遂行するミリ・ルーチン
において、後で必要とされるシステム・インストラクシ
ヨンによつて特定されるＧＰＲに関連したデコーダ・ハ
ードウエア記憶情報を持たせることによつて、制御問題
を解決し、かつ性能を向上させている。
り込み可能インストラクシヨンがミリコードにより遂行
されるようなシステムにおいて、汎用レジスタの更新と
関連した制御問題及び性能低下問題を解決するために向
けられている。この実施例に従うと、「レジスタ・オペ
ランド・レジスタ」と呼ばれる新規なレジスタの組が与
えられる。「レジスタ・オペランド・レジスタ」は、シ
ステム・インストラクシヨンを遂行するミリ・ルーチン
において、後で必要とされるシステム・インストラクシ
ヨンによつて特定されるＧＰＲに関連したデコーダ・ハ
ードウエア記憶情報を持たせることによつて、制御問題
を解決し、かつ性能を向上させている。
【００２０】
【実施例】ａ．レジスタ管理とパイプライン・リセツト
のための機能を有するミリコード・システム 図１を参照すると、ＩＢＭ３９０システムのアーキテク
チヤに適合したコンピユータ・プロセツサに関連した実
施例が示されている。図示されたようなプロセツサの従
来のエレメントの細部の回路図は、例えば、米国特許第
４９０１２３３号に記載されている。システム３９０の
環境は１例として用いられているけれども、本発明は他
のＩＢＭのアーキテクチヤ（例えば、ＩＢＭシステム３
７０）、またはＩＢＭ社のアーキテクチヤではない他の
アーキテクチヤにも適用できる点には注意を要する。
のための機能を有するミリコード・システム 図１を参照すると、ＩＢＭ３９０システムのアーキテク
チヤに適合したコンピユータ・プロセツサに関連した実
施例が示されている。図示されたようなプロセツサの従
来のエレメントの細部の回路図は、例えば、米国特許第
４９０１２３３号に記載されている。システム３９０の
環境は１例として用いられているけれども、本発明は他
のＩＢＭのアーキテクチヤ（例えば、ＩＢＭシステム３
７０）、またはＩＢＭ社のアーキテクチヤではない他の
アーキテクチヤにも適用できる点には注意を要する。
【００２１】従来のコンピユータ・システムと同様に、
図１のシステムはシステム・ストレージ（主メモリ）１
０２及びキヤツシユ・メモリ・サブシステム（キヤツシ
ユ）１０４とを含んでいる。システム・ストレージ１０
２は、プロセツサが実行するシステム３９０のインスト
ラクシヨンと、それらのインストラクシヨンが処理する
データとを含んでいる。また、システム・ストレージ１
０２は、ミリコードによつて使用される（そして、他コ
ードにも使用される）システム領域（プログラムでアド
レス可能なストレージの外側のメモリ領域）を含んでい
る。キヤツシユ・メモリ・サブシステム１０４は、従来
のキヤツシユ制御ロジツクを含み、データとインストラ
クシヨンを組み合わせた従来のキヤツシユ・タイプの記
憶装置である（代案として、スプリツト・キヤツシユも
使用することができる）。キヤツシユ１０４は、プロセ
ツサが実行するシステム３９０インストラクシヨンと、
これらのインストラクシヨンが処理するデータとを含ん
でいる。
図１のシステムはシステム・ストレージ（主メモリ）１
０２及びキヤツシユ・メモリ・サブシステム（キヤツシ
ユ）１０４とを含んでいる。システム・ストレージ１０
２は、プロセツサが実行するシステム３９０のインスト
ラクシヨンと、それらのインストラクシヨンが処理する
データとを含んでいる。また、システム・ストレージ１
０２は、ミリコードによつて使用される（そして、他コ
ードにも使用される）システム領域（プログラムでアド
レス可能なストレージの外側のメモリ領域）を含んでい
る。キヤツシユ・メモリ・サブシステム１０４は、従来
のキヤツシユ制御ロジツクを含み、データとインストラ
クシヨンを組み合わせた従来のキヤツシユ・タイプの記
憶装置である（代案として、スプリツト・キヤツシユも
使用することができる）。キヤツシユ１０４は、プロセ
ツサが実行するシステム３９０インストラクシヨンと、
これらのインストラクシヨンが処理するデータとを含ん
でいる。
【００２２】インストラクシヨン・バツフア１０５はキ
ヤツシユ・メモリ・サブシステム１０４からのインスト
ラクシヨンと、ミリコード・アレイ１０８（後述する）
からのインストラクシヨンとを受け取るように接続され
ている。インストラクシヨン・バツフア１０５は、イン
ストラクシヨン・レジスタ１０６中にロードされるイン
ストラクシヨンの供給源である。インストラクシヨン・
レジスタ１０６はデコーダ１１０のための入力レジスタ
である。インストラクシヨンは、分解されて、インスト
ラクシヨン・レジスタ（Ｉ−レジスタ）の中にストアさ
れる。デコーダ１１０はＩ−レジスタの内容を読み取
り、インストラクシヨンをデコードし（または、動作の
除外を生じ）、そして、１つ、またはそれ以上のハード
ウエア実行エレメント１１２において実行するためのイ
ンストラクシヨンをスケジユーリングする。信号ライン
がデコーダ１１０とキヤツシユ・サブシステム１０４と
の間に与えられる。デコーダ１１０は、メモリ取り出し
とストレージ動作とを追跡するために、これらのライン
を使用する。
ヤツシユ・メモリ・サブシステム１０４からのインスト
ラクシヨンと、ミリコード・アレイ１０８（後述する）
からのインストラクシヨンとを受け取るように接続され
ている。インストラクシヨン・バツフア１０５は、イン
ストラクシヨン・レジスタ１０６中にロードされるイン
ストラクシヨンの供給源である。インストラクシヨン・
レジスタ１０６はデコーダ１１０のための入力レジスタ
である。インストラクシヨンは、分解されて、インスト
ラクシヨン・レジスタ（Ｉ−レジスタ）の中にストアさ
れる。デコーダ１１０はＩ−レジスタの内容を読み取
り、インストラクシヨンをデコードし（または、動作の
除外を生じ）、そして、１つ、またはそれ以上のハード
ウエア実行エレメント１１２において実行するためのイ
ンストラクシヨンをスケジユーリングする。信号ライン
がデコーダ１１０とキヤツシユ・サブシステム１０４と
の間に与えられる。デコーダ１１０は、メモリ取り出し
とストレージ動作とを追跡するために、これらのライン
を使用する。
【００２３】ミリコード・アレイ１０８はミリ・ルーチ
ンの組を含んでいる。各ミリ・ルーチンは、１つ、また
はそれ以上の複雑な機能、即ち複雑なインストラクシヨ
ンを実行する。これらのルーチンに含まれているミリ・
インストラクシヨンは、標準的なシステム３９０インス
トラクシヨンと、ミリ・モードのプライベート（privat
e）インストラクシヨンとの混合で構成されている。プ
ライベート・インストラクシヨンはミリコード・ルーチ
ンに必要な制御機能を与える。ミリコード・ルーチンの
組は、プログラムでアドレス可能なストレージから外れ
た外部の領域にある。
ンの組を含んでいる。各ミリ・ルーチンは、１つ、また
はそれ以上の複雑な機能、即ち複雑なインストラクシヨ
ンを実行する。これらのルーチンに含まれているミリ・
インストラクシヨンは、標準的なシステム３９０インス
トラクシヨンと、ミリ・モードのプライベート（privat
e）インストラクシヨンとの混合で構成されている。プ
ライベート・インストラクシヨンはミリコード・ルーチ
ンに必要な制御機能を与える。ミリコード・ルーチンの
組は、プログラムでアドレス可能なストレージから外れ
た外部の領域にある。
【００２４】インストラクシヨン取り出し制御ロジツク
（Ｉ−取り出しロジツク）１０７は、キヤツシユ１０４
か、または、ミリコード・アレイ１０８かのいずれかか
らインストラクシヨンを取り出す制御ロジツクである。
Ｉ−取り出しロジツクは、ミリ・モード検出ロジツク１
２０（キヤツシユからシステム３９０インストラクシヨ
ンを取り出すか、または、ミリコード・アレイからミリ
・インストラクシヨンを取り出すかを知らせる）から
と、割り込み優先ロジツク１２８（割り込みに応答し
て、どのミリコード入力アドレスを発生するかをＩ−取
り出しロジツクに知らせる）からの制御入力を持つてい
る。また、Ｉ−取り出しロジツクはデコーデイング・ロ
ジツク、即ちデコーダ１１０からの制御入力を持つてお
り、この制御入力は、この明細書の「ドレイン・インス
トラクシヨン・パイプライン」の項で説明される環境の
下で取り出しを一時停止し、そして、再開始するのに使
用される。
（Ｉ−取り出しロジツク）１０７は、キヤツシユ１０４
か、または、ミリコード・アレイ１０８かのいずれかか
らインストラクシヨンを取り出す制御ロジツクである。
Ｉ−取り出しロジツクは、ミリ・モード検出ロジツク１
２０（キヤツシユからシステム３９０インストラクシヨ
ンを取り出すか、または、ミリコード・アレイからミリ
・インストラクシヨンを取り出すかを知らせる）から
と、割り込み優先ロジツク１２８（割り込みに応答し
て、どのミリコード入力アドレスを発生するかをＩ−取
り出しロジツクに知らせる）からの制御入力を持つてい
る。また、Ｉ−取り出しロジツクはデコーデイング・ロ
ジツク、即ちデコーダ１１０からの制御入力を持つてお
り、この制御入力は、この明細書の「ドレイン・インス
トラクシヨン・パイプライン」の項で説明される環境の
下で取り出しを一時停止し、そして、再開始するのに使
用される。
【００２５】ハードウエア実行エレメント１１２は、イ
ンストラクシヨンが実際に実行される場所にある。本発
明に従つた少なくとも１つの実行ユニツトは、ミリ・イ
ンストラクシヨンを実行するための専用のハードウエア
（ＭＥＸ）１１４を含んでいる。ミリ・インストラクシ
ヨンを実行する実行ユニツト１１４は、ミリコードによ
り使用されるためのローカル・ワーキング・ストレージ
（ＬＷＳ）１１６にアクセスする。ローカル・ワーキン
グ・ストレージ（ＬＷＳ）１１６は、アーキテクチヤ化
された機能の外に結果を維持するための手段をミリコー
ドに与える。
ンストラクシヨンが実際に実行される場所にある。本発
明に従つた少なくとも１つの実行ユニツトは、ミリ・イ
ンストラクシヨンを実行するための専用のハードウエア
（ＭＥＸ）１１４を含んでいる。ミリ・インストラクシ
ヨンを実行する実行ユニツト１１４は、ミリコードによ
り使用されるためのローカル・ワーキング・ストレージ
（ＬＷＳ）１１６にアクセスする。ローカル・ワーキン
グ・ストレージ（ＬＷＳ）１１６は、アーキテクチヤ化
された機能の外に結果を維持するための手段をミリコー
ドに与える。
【００２６】ハードウエア実行エレメント１１２の各々
はレジスタ・プール１１８を呼び出す。レジスタ・プー
ル（ＲＰ）１１８は、アーキテクチヤ化された種々の内
部レジスタの内容を維持するためのプロセツサにおいて
遂行される読み取り、書き込み用の物理レジスタ・スタ
ツク（レジスタの集合体）である。本発明の実施例のた
めに、これらのレジスタは、汎用レジスタ（general pu
rpose register-ＧＰＲ）及びミリ・レジスタ（Milli-R
egisterＭＲ）を含むが、バツクアツプを保証するのに
十分に変化するすべてのレジスタ（例えば、アクセス・
レジスタ、ある種の制御レジスタ）を含ませることがで
きる。
はレジスタ・プール１１８を呼び出す。レジスタ・プー
ル（ＲＰ）１１８は、アーキテクチヤ化された種々の内
部レジスタの内容を維持するためのプロセツサにおいて
遂行される読み取り、書き込み用の物理レジスタ・スタ
ツク（レジスタの集合体）である。本発明の実施例のた
めに、これらのレジスタは、汎用レジスタ（general pu
rpose register-ＧＰＲ）及びミリ・レジスタ（Milli-R
egisterＭＲ）を含むが、バツクアツプを保証するのに
十分に変化するすべてのレジスタ（例えば、アクセス・
レジスタ、ある種の制御レジスタ）を含ませることがで
きる。
【００２７】レジスタ・プール１１８は異なつた態様に
よつて行なうことができる。例えば、各ハードウエア実
行ユニツト１１２はレジスタ・プール自身と同一のコピ
ーを持たせることができる。他の方法として、ハードウ
エア実行ユニツト１１２は単一の共通レジスタ・プール
を共有することができる。いずれの場合でも、このシス
テムは、どのようにして汎用レジスタ（ＧＰＲ）及びミ
リ・レジスタ（ＭＲ）が情報を交換するかを調整する制
御手段を含んでいる（これに関しては後述する）。
よつて行なうことができる。例えば、各ハードウエア実
行ユニツト１１２はレジスタ・プール自身と同一のコピ
ーを持たせることができる。他の方法として、ハードウ
エア実行ユニツト１１２は単一の共通レジスタ・プール
を共有することができる。いずれの場合でも、このシス
テムは、どのようにして汎用レジスタ（ＧＰＲ）及びミ
リ・レジスタ（ＭＲ）が情報を交換するかを調整する制
御手段を含んでいる（これに関しては後述する）。
【００２８】本発明に従つて、図１は、また、ミリ・モ
ード検出ロジツク１２０を含んでいる。ミリ・モード検
出ロジツク１２０は、インストラクシヨン・レジスタ１
０６の出力を受け取るように接続され、そして、デコー
ダ１１０、Ｉ−取り出し制御ロジツク１０７及びレジス
タ管理システム１３０に接続された出力を持つている。
ミリ・モード検出ロジツク１２０は、デコードされてい
るシステム３９０インストラクシヨンがミリ・モードに
翻訳されるべきタイプのインストラクシヨンである場合
を検知する。このような検知が行なわれた時、ミリ・モ
ード検出ロジツク１２０は、ミリコード・アレイ１０８
のための入力ポイントのアドレスを発生し、Ｉ−取り出
しロジツク１０７に、発生したアドレスを送る。また、
ミリ・モード検出ロジツク１２０はレジスタ管理システ
ム１３０に通知し、そして、デコーダをミリ・モードの
中に置く（これは、デコーダによるミリ・インストラク
シヨンのデコードを可能にする）。
ード検出ロジツク１２０を含んでいる。ミリ・モード検
出ロジツク１２０は、インストラクシヨン・レジスタ１
０６の出力を受け取るように接続され、そして、デコー
ダ１１０、Ｉ−取り出し制御ロジツク１０７及びレジス
タ管理システム１３０に接続された出力を持つている。
ミリ・モード検出ロジツク１２０は、デコードされてい
るシステム３９０インストラクシヨンがミリ・モードに
翻訳されるべきタイプのインストラクシヨンである場合
を検知する。このような検知が行なわれた時、ミリ・モ
ード検出ロジツク１２０は、ミリコード・アレイ１０８
のための入力ポイントのアドレスを発生し、Ｉ−取り出
しロジツク１０７に、発生したアドレスを送る。また、
ミリ・モード検出ロジツク１２０はレジスタ管理システ
ム１３０に通知し、そして、デコーダをミリ・モードの
中に置く（これは、デコーダによるミリ・インストラク
シヨンのデコードを可能にする）。
【００２９】また、ミリ・モード検出ロジツク１２０
は、ミリ・モードからシステム３９０モードへの転換を
必要とすることを検知し、そして、デコーダによる特別
の（専用の）ミリ・インストラクシヨンの検知を停止さ
せる。システム３９０モードにある場合、若し、そのよ
うなミリ・モード専用インストラクシヨンに遭遇したな
らば、デコーダはミリ・モード専用インストラクシヨン
を検知せず、そして、例外信号を発生する。
は、ミリ・モードからシステム３９０モードへの転換を
必要とすることを検知し、そして、デコーダによる特別
の（専用の）ミリ・インストラクシヨンの検知を停止さ
せる。システム３９０モードにある場合、若し、そのよ
うなミリ・モード専用インストラクシヨンに遭遇したな
らば、デコーダはミリ・モード専用インストラクシヨン
を検知せず、そして、例外信号を発生する。
【００３０】また、図１のシステムは終了ロジツク１２
２を含んでいる。終了ロジツク１２２は、インストラク
シヨンの結果がアーキテクチヤ的に明らかにされる場所
である。後述されるように、終了ロジツクは、終了ロジ
ツクに、ミリ・モードを気付かせるロジツクを含んでい
る。終了ロジツク１２２とデコーダ１１０との間に、複
数の信号ラインが与えられている。デコーダ１１０はイ
ンストラクシヨンの終了を追跡するためにこれらのライ
ンを使用する。
２を含んでいる。終了ロジツク１２２は、インストラク
シヨンの結果がアーキテクチヤ的に明らかにされる場所
である。後述されるように、終了ロジツクは、終了ロジ
ツクに、ミリ・モードを気付かせるロジツクを含んでい
る。終了ロジツク１２２とデコーダ１１０との間に、複
数の信号ラインが与えられている。デコーダ１１０はイ
ンストラクシヨンの終了を追跡するためにこれらのライ
ンを使用する。
【００３１】図１のシステムは、意図された順序（つま
り、プログラムによりインストラクシヨンを実行するた
めに、論理的に意図されたように、インストラクシヨン
が与えられた順序）から外れて実行することができるタ
イプのシステムである。このタイプのシステムにおい
て、インストラクシヨンが順序から外れて実行されたと
しても、インストラクシヨンは意図された順序で終了す
る。インストラクシヨンが成功裡にデコードされた後、
それは、１つのインストラクシヨン識別子（ＩＩＤ）を
割り当てられる。インストラクシヨン識別子（ＩＩＤ）
は実行と終了とを通してインストラクシヨンを追跡する
ためのタグとして使用される。このＩＩＤは、適正な意
図された順序で終了したことを終了ロジツクが判定し保
証できるように、順番に割り当てられる（例えば、３２
回とか、６４回の循環で）。加えて、ミリ・コード・ビ
ツト（後に詳述）は、ミリ・コード中に発生される各Ｉ
ＩＤに対して設定される。
り、プログラムによりインストラクシヨンを実行するた
めに、論理的に意図されたように、インストラクシヨン
が与えられた順序）から外れて実行することができるタ
イプのシステムである。このタイプのシステムにおい
て、インストラクシヨンが順序から外れて実行されたと
しても、インストラクシヨンは意図された順序で終了す
る。インストラクシヨンが成功裡にデコードされた後、
それは、１つのインストラクシヨン識別子（ＩＩＤ）を
割り当てられる。インストラクシヨン識別子（ＩＩＤ）
は実行と終了とを通してインストラクシヨンを追跡する
ためのタグとして使用される。このＩＩＤは、適正な意
図された順序で終了したことを終了ロジツクが判定し保
証できるように、順番に割り当てられる（例えば、３２
回とか、６４回の循環で）。加えて、ミリ・コード・ビ
ツト（後に詳述）は、ミリ・コード中に発生される各Ｉ
ＩＤに対して設定される。
【００３２】プログラム・ステータス・ワード（ＰＳ
Ｗ）１２４はシステム３９０プログラムの実行を制御す
る。また、システムはミリ・ルーチンの実行を制御する
ミリＰＳＷ１２６を含んでいる。これは、ミリ状態コー
ドと、ミリ・プログラム・カウンタとを与える。実行ユ
ニツト１１２及び終了ロジツク１２２の両方は、ＰＳＷ
及びミリＰＳＷから読み取り、あるいは、ＰＳＷ及びミ
リＰＳＷへ書き込むためにこれらの回路に接続されてい
る。従つて、任意の時点において、実行ユニツト及び終
了ロジツクはＰＳＷ、またはミリＰＳＷの任意の１つか
らの読み取り、または、それらへの書き込みを行なうこ
とができる。
Ｗ）１２４はシステム３９０プログラムの実行を制御す
る。また、システムはミリ・ルーチンの実行を制御する
ミリＰＳＷ１２６を含んでいる。これは、ミリ状態コー
ドと、ミリ・プログラム・カウンタとを与える。実行ユ
ニツト１１２及び終了ロジツク１２２の両方は、ＰＳＷ
及びミリＰＳＷから読み取り、あるいは、ＰＳＷ及びミ
リＰＳＷへ書き込むためにこれらの回路に接続されてい
る。従つて、任意の時点において、実行ユニツト及び終
了ロジツクはＰＳＷ、またはミリＰＳＷの任意の１つか
らの読み取り、または、それらへの書き込みを行なうこ
とができる。
【００３３】また、このシステムはシステム３９０モー
ドの割り込みの優先権を与える割り込み優先ロジツク１
２８を含んでいる。
ドの割り込みの優先権を与える割り込み優先ロジツク１
２８を含んでいる。
【００３４】また、図１のシステムはレジスタ管理シス
テム（ＲＭＳ）１３０を含んでいる。レジスタ管理シス
テムは、レジスタ・プール１１８の中にあるレジスタを
割り当てることに関する割り当て管理を行ない、そし
て、ミリ・レジスタと汎用レジスタとの間のデータの転
送を与える。レジスタ管理システム１３０は、デコード
・レジスタ割り当てリスト１３２（Decode Register As
signment List-ＤＲＡＬ）と、終了レジスタ割り当てリ
スト１３４（Completion Register Assignment List-Ｃ
ＲＡＬ）と、ミリコード・デコード・レジスタ割り当て
リスト１３６（Millicode Decode Register Assignment
List-ＭＤＲＡＬ）と、ミリコード終了レジスタ割り当
てリスト１３８（Millicode Completion Register Assi
gnment List-ＭＣＲＡＬ）と、フリー・スタツク１４０
と、バツクアツプ・レジスタ割り当てリスト（ＢＲＡ
Ｌ）１４２と、汎用レジスタ（ＧＰＲ）更新ロジツク１
４４、１４６とを含んでいる。各レジスタ割り当てリス
トは、接続されたレジスタ割り当てリスト（ＲＡＬ）
（及び汎用レジスタ更新ロジツクを介して結合されたＲ
ＡＬ）の間のデータの転送を活性化する制御ロジツク
（図示せず）に接続されていることには注意を払う必要
がある。
テム（ＲＭＳ）１３０を含んでいる。レジスタ管理シス
テムは、レジスタ・プール１１８の中にあるレジスタを
割り当てることに関する割り当て管理を行ない、そし
て、ミリ・レジスタと汎用レジスタとの間のデータの転
送を与える。レジスタ管理システム１３０は、デコード
・レジスタ割り当てリスト１３２（Decode Register As
signment List-ＤＲＡＬ）と、終了レジスタ割り当てリ
スト１３４（Completion Register Assignment List-Ｃ
ＲＡＬ）と、ミリコード・デコード・レジスタ割り当て
リスト１３６（Millicode Decode Register Assignment
List-ＭＤＲＡＬ）と、ミリコード終了レジスタ割り当
てリスト１３８（Millicode Completion Register Assi
gnment List-ＭＣＲＡＬ）と、フリー・スタツク１４０
と、バツクアツプ・レジスタ割り当てリスト（ＢＲＡ
Ｌ）１４２と、汎用レジスタ（ＧＰＲ）更新ロジツク１
４４、１４６とを含んでいる。各レジスタ割り当てリス
トは、接続されたレジスタ割り当てリスト（ＲＡＬ）
（及び汎用レジスタ更新ロジツクを介して結合されたＲ
ＡＬ）の間のデータの転送を活性化する制御ロジツク
（図示せず）に接続されていることには注意を払う必要
がある。
【００３５】デコード・レジスタ割り当てリスト（ＤＲ
ＡＬ）１３２は、物理レジスタ識別子のための汎用レジ
スタ（ＧＰＲ）の現在のマツピングを定義するリストで
ある。デコード・レジスタ割り当てリスト（ＤＲＡＬ）
１３２は、他の異なつた方法で構成することができる。
ＤＲＡＬは各アーキテクチヤ化されたＧＰＲの１つの位
置を含むことと、その位置は、そのＧＰＲのためのデー
タを受け取るために最も最近に割り当てられたレジスタ
・プール１１８中の物理レジスタの識別子番号（ＩＤ）
を含んでいることが望ましい。
ＡＬ）１３２は、物理レジスタ識別子のための汎用レジ
スタ（ＧＰＲ）の現在のマツピングを定義するリストで
ある。デコード・レジスタ割り当てリスト（ＤＲＡＬ）
１３２は、他の異なつた方法で構成することができる。
ＤＲＡＬは各アーキテクチヤ化されたＧＰＲの１つの位
置を含むことと、その位置は、そのＧＰＲのためのデー
タを受け取るために最も最近に割り当てられたレジスタ
・プール１１８中の物理レジスタの識別子番号（ＩＤ）
を含んでいることが望ましい。
【００３６】終了レジスタ割り当てリスト（ＣＲＡＬ）
１３４はデコード・レジスタ割り当てリスト（ＤＲＡ
Ｌ）１３２と同じ基本構造を持つている。ＣＲＡＬ１３
４はＤＲＡＬと同じ情報を記録するが、デコード時間で
はなく、終了時間を参照する。ＣＲＡＬの内容は汎用レ
ジスタのアーキテクチヤ化された状態を表示し、そし
て、パイプライン・リセツトに基づいて、デコード・レ
ジスタ割り当てリスト（ＤＲＡＬ）を初期化するのに用
いられる。
１３４はデコード・レジスタ割り当てリスト（ＤＲＡ
Ｌ）１３２と同じ基本構造を持つている。ＣＲＡＬ１３
４はＤＲＡＬと同じ情報を記録するが、デコード時間で
はなく、終了時間を参照する。ＣＲＡＬの内容は汎用レ
ジスタのアーキテクチヤ化された状態を表示し、そし
て、パイプライン・リセツトに基づいて、デコード・レ
ジスタ割り当てリスト（ＤＲＡＬ）を初期化するのに用
いられる。
【００３７】ミリコード・デコード・レジスタ割り当て
リスト（ＭＤＲＡＬ）１３６は、デコード・レジスタ割
り当てリスト（ＤＲＡＬ）１３２とデータを交換するた
めに接続されている。ミリコード・デコード・レジスタ
割り当てリスト１３６は、物理レジスタ識別子に対する
ミリ・レジスタ（ＭＲは、ミリ・モードにある間、ＧＰ
Ｒと同じである）の現在のマツピングを定義するリスト
である。ミリコード・デコード・レジスタ割り当てリス
ト（ＭＤＲＡＬ）１３６はデコード・レジスタ割り当て
リスト（ＤＲＡＬ）１３２と同じように構成されるのが
望ましく、ＭＤＲＡＬ１３６中の各位置は、アーキテク
チヤ化されたミリ・レジスタの異なつた１つに対応し、
そして、そのミリ・レジスタのためのデータを受け取る
ために、最も最近に割り当てられたレジスタ・プール１
１６中の物理レジスタ識別子を含んでいる。
リスト（ＭＤＲＡＬ）１３６は、デコード・レジスタ割
り当てリスト（ＤＲＡＬ）１３２とデータを交換するた
めに接続されている。ミリコード・デコード・レジスタ
割り当てリスト１３６は、物理レジスタ識別子に対する
ミリ・レジスタ（ＭＲは、ミリ・モードにある間、ＧＰ
Ｒと同じである）の現在のマツピングを定義するリスト
である。ミリコード・デコード・レジスタ割り当てリス
ト（ＭＤＲＡＬ）１３６はデコード・レジスタ割り当て
リスト（ＤＲＡＬ）１３２と同じように構成されるのが
望ましく、ＭＤＲＡＬ１３６中の各位置は、アーキテク
チヤ化されたミリ・レジスタの異なつた１つに対応し、
そして、そのミリ・レジスタのためのデータを受け取る
ために、最も最近に割り当てられたレジスタ・プール１
１６中の物理レジスタ識別子を含んでいる。
【００３８】レジスタ・プール１１８はＤＲＡＬ１３２
及びＭＤＲＡＬ１３６からの読み取りの結果の物理レジ
スタ識別子（ＩＤ）によつてアドレスされる。各ＩＤは
レジスタ・プール１１８の特定のレジスタをアドレスす
る。
及びＭＤＲＡＬ１３６からの読み取りの結果の物理レジ
スタ識別子（ＩＤ）によつてアドレスされる。各ＩＤは
レジスタ・プール１１８の特定のレジスタをアドレスす
る。
【００３９】ミリコード終了レジスタ割り当てリスト
（ＭＣＲＡＬ）１３８は、終了レジスタ割り当てリスト
（ＣＲＡＬ）１３４と同じ構造を持つており、ミリコー
ド・ビツト（ＭＣＢ）が付加されている。ミリコード終
了レジスタ割り当てリスト（ＭＣＲＡＬ）１３８のエン
トリのフオーマツトは図２に示されている。デコード・
レジスタ割り当てリスト（ＤＲＡＬ）１３２、終了レジ
スタ割り当てリスト（ＣＲＡＬ）１３４及びミリコード
・デコード・レジスタ割り当てリスト（ＭＤＲＡＬ）１
３６と同様に、ミリコード終了レジスタ割り当てリスト
（ＭＣＲＡＬ）１３８は各アーキテクチヤ化された（論
理）レジスタのために１つのエントリを含んでいる。図
２に示されているように、各エントリは物理レジスタ識
別子２０２を保持するための第１のフイールドと、ミリ
コード・ビツト２０４を保持するための第２のフイール
ドを含んでいる。ミリコード・ビツト２０４は「フリー
・スタツク」１４０を維持するために用いられるが、こ
れについては後述する。
（ＭＣＲＡＬ）１３８は、終了レジスタ割り当てリスト
（ＣＲＡＬ）１３４と同じ構造を持つており、ミリコー
ド・ビツト（ＭＣＢ）が付加されている。ミリコード終
了レジスタ割り当てリスト（ＭＣＲＡＬ）１３８のエン
トリのフオーマツトは図２に示されている。デコード・
レジスタ割り当てリスト（ＤＲＡＬ）１３２、終了レジ
スタ割り当てリスト（ＣＲＡＬ）１３４及びミリコード
・デコード・レジスタ割り当てリスト（ＭＤＲＡＬ）１
３６と同様に、ミリコード終了レジスタ割り当てリスト
（ＭＣＲＡＬ）１３８は各アーキテクチヤ化された（論
理）レジスタのために１つのエントリを含んでいる。図
２に示されているように、各エントリは物理レジスタ識
別子２０２を保持するための第１のフイールドと、ミリ
コード・ビツト２０４を保持するための第２のフイール
ドを含んでいる。ミリコード・ビツト２０４は「フリー
・スタツク」１４０を維持するために用いられるが、こ
れについては後述する。
【００４０】ミリコード終了レジスタ割り当てリスト
（ＭＣＲＡＬ）１３８は、終了レジスタ割り当てリスト
（ＣＲＡＬ）１３４がデコード・レジスタ割り当てリス
ト（ＤＲＡＬ）１３２に接続されているのと同じ態様で
ミリコード・デコード・レジスタ割り当てリスト（ＭＤ
ＲＡＬ）１３６に接続されている。ＭＣＲＡＬ１３８は
ＭＤＲＡＬ１３６と同じタイプの情報を記録するが、ミ
リ・インストラクシヨンの終了時間を参照する。ミリコ
ード終了レジスタ割り当てリスト（ＭＣＲＡＬ）１３８
の内容はミリ・レジスタのアーキテクチヤ化された状態
を表示し、そして、パイプライン・リセツトに基づいて
ミリコード・デコード・レジスタ割り当てリスト（ＭＤ
ＲＡＬ）を初期化するのに用いられる。
（ＭＣＲＡＬ）１３８は、終了レジスタ割り当てリスト
（ＣＲＡＬ）１３４がデコード・レジスタ割り当てリス
ト（ＤＲＡＬ）１３２に接続されているのと同じ態様で
ミリコード・デコード・レジスタ割り当てリスト（ＭＤ
ＲＡＬ）１３６に接続されている。ＭＣＲＡＬ１３８は
ＭＤＲＡＬ１３６と同じタイプの情報を記録するが、ミ
リ・インストラクシヨンの終了時間を参照する。ミリコ
ード終了レジスタ割り当てリスト（ＭＣＲＡＬ）１３８
の内容はミリ・レジスタのアーキテクチヤ化された状態
を表示し、そして、パイプライン・リセツトに基づいて
ミリコード・デコード・レジスタ割り当てリスト（ＭＤ
ＲＡＬ）を初期化するのに用いられる。
【００４１】各バツクアツプ・レジスタ割り当てリスト
（ＢＲＡＬ）１４２は、デコード・レジスタ割り当てリ
スト（ＤＲＡＬ）１３２と同じ構造を持つている。ＢＲ
ＡＬ１４２は動作の特定の時点において、ＤＲＡＬ１３
２の内容全体を受け取るように接続されている。レジス
タ管理システム１３０は、若し、レジスタ管理システム
がブランチ動作を解決するために待機することが可能な
らば、ＢＲＡＬ１４２無しで動作することができる。１
つか、２つか、または３つのＢＲＡＬ１４２を使用する
と、待機することなく、夫々、１つ、２つ、または３つ
の条件付きブランチの処理が可能となる。例えば、ブラ
ンチを取ることが悪いか否かを考える場合に、ＤＲＡＬ
１３２の内容を保持するための条件付きブランチに遭遇
した時、ＢＲＡＬ１４２が使用される。また、ミリコー
ド・デコード・レジスタ割り当てリスト（ＭＤＲＡＬ）
１３６は、ＢＲＡＬ１４２に接続することができ、そし
て、ＤＲＡＬ１３２とＢＲＡＬ１４２を共有することが
できる。代案として、ＢＲＡＬ１４２と同じような態様
で動作する１つ、またはそれ以上のミリコード・バツク
アツプ・レジスタ割り当てリスト（ＭＢＲＡＬ）をレジ
スタ管理システム１３０に与えることができる。ＢＲＡ
Ｌ１４２の動作の詳細は米国特許第４９０１２３３号に
記載されている。
（ＢＲＡＬ）１４２は、デコード・レジスタ割り当てリ
スト（ＤＲＡＬ）１３２と同じ構造を持つている。ＢＲ
ＡＬ１４２は動作の特定の時点において、ＤＲＡＬ１３
２の内容全体を受け取るように接続されている。レジス
タ管理システム１３０は、若し、レジスタ管理システム
がブランチ動作を解決するために待機することが可能な
らば、ＢＲＡＬ１４２無しで動作することができる。１
つか、２つか、または３つのＢＲＡＬ１４２を使用する
と、待機することなく、夫々、１つ、２つ、または３つ
の条件付きブランチの処理が可能となる。例えば、ブラ
ンチを取ることが悪いか否かを考える場合に、ＤＲＡＬ
１３２の内容を保持するための条件付きブランチに遭遇
した時、ＢＲＡＬ１４２が使用される。また、ミリコー
ド・デコード・レジスタ割り当てリスト（ＭＤＲＡＬ）
１３６は、ＢＲＡＬ１４２に接続することができ、そし
て、ＤＲＡＬ１３２とＢＲＡＬ１４２を共有することが
できる。代案として、ＢＲＡＬ１４２と同じような態様
で動作する１つ、またはそれ以上のミリコード・バツク
アツプ・レジスタ割り当てリスト（ＭＢＲＡＬ）をレジ
スタ管理システム１３０に与えることができる。ＢＲＡ
Ｌ１４２の動作の詳細は米国特許第４９０１２３３号に
記載されている。
【００４２】「フリー・スタツク」１４０は、現在使用
されていないが、デコードされているインストラクシヨ
ンに割り当て可能な、物理レジスタ識別子のリストであ
る。それは、サイクル時間を効果的に利用するために、
「プツシユ・ダウン・スタツク」として遂行することが
できるけれども、機能的に等価な他の実行方法も使用す
ることができる。終了レジスタ割り当てリスト（ＣＲＡ
Ｌ）１３４が、終了したインストラクシヨンによつて更
新された時、ＣＲＡＬ１３４中に置換された物理レジス
タ識別子は、実行されているインストラクシヨン・スト
リームによつてはもはや必要とされず、従つて、再度割
り当てられるように、「フリー・スタツク」１４０に戻
すことができる。
されていないが、デコードされているインストラクシヨ
ンに割り当て可能な、物理レジスタ識別子のリストであ
る。それは、サイクル時間を効果的に利用するために、
「プツシユ・ダウン・スタツク」として遂行することが
できるけれども、機能的に等価な他の実行方法も使用す
ることができる。終了レジスタ割り当てリスト（ＣＲＡ
Ｌ）１３４が、終了したインストラクシヨンによつて更
新された時、ＣＲＡＬ１３４中に置換された物理レジス
タ識別子は、実行されているインストラクシヨン・スト
リームによつてはもはや必要とされず、従つて、再度割
り当てられるように、「フリー・スタツク」１４０に戻
すことができる。
【００４３】また、図１のレジスタ管理システム１３０
は２つの独立したＧＰＲ（汎用レジスタ）更新ロジツク
１４４、１４６を含んでいる。第１の更新ロジツク１４
４は、ＭＤＲＡＬ１３６からＤＲＡＬ１３２へ、マスク
されたコピーをするために接続されている。マスクされ
たコピー機能は、ミリコード終了（ＭＥＮＤ）インスト
ラクシヨンの検知に応答して、ミリ・モード検出ロジツ
ク１２０によつて開始される。第２のＧＰＲ更新ロジツ
ク１４６は終了レジスタ割り当てリスト（ＣＲＡＬ）１
３４に対してミリコード終了レジスタ割り当てリスト
（ＭＣＲＡＬ）１３８のマスク・コピーを遂行するため
に接続されている。第２のＧＰＲ更新ロジツク１３４の
マスクされたコピー機能は、ミリコード終了（ＭＥＮ
Ｄ）インストラクシヨンの終了に応答して、終了ロジツ
ク１２２によつて開始される。
は２つの独立したＧＰＲ（汎用レジスタ）更新ロジツク
１４４、１４６を含んでいる。第１の更新ロジツク１４
４は、ＭＤＲＡＬ１３６からＤＲＡＬ１３２へ、マスク
されたコピーをするために接続されている。マスクされ
たコピー機能は、ミリコード終了（ＭＥＮＤ）インスト
ラクシヨンの検知に応答して、ミリ・モード検出ロジツ
ク１２０によつて開始される。第２のＧＰＲ更新ロジツ
ク１４６は終了レジスタ割り当てリスト（ＣＲＡＬ）１
３４に対してミリコード終了レジスタ割り当てリスト
（ＭＣＲＡＬ）１３８のマスク・コピーを遂行するため
に接続されている。第２のＧＰＲ更新ロジツク１３４の
マスクされたコピー機能は、ミリコード終了（ＭＥＮ
Ｄ）インストラクシヨンの終了に応答して、終了ロジツ
ク１２２によつて開始される。
【００４４】ＧＰＲ更新ロジツク１４４、１４６の各々
は、ミリ・レジスタの内容が対応する汎用レジスタ（Ｇ
ＰＲ）に転送されることを表示するためにミリコード・
モードに付加的に設定されている（実行ユニツトによる
ミリコード化されたマスク操作インストラクシヨンの実
行を通じて）１６ビツトのマスク（汎用レジスタ１個当
り１つのマスク）を含んでいる。汎用レジスタ・マスク
（ＧＰＲマスク）１４７を使用し、第１の汎用レジスタ
更新ロジツク１４４を介して、ＭＤＲＡＬ１３６からＤ
ＲＡＬ１３２へ、マスクされた更新が行なわれている例
が、図５に示されている。図５から明らかなように、ミ
リコード終了（ＭＥＮＤ）インストラクシヨンが検出ロ
ジツク１２０によつて検出された時に、ＧＰＲマスク１
４７中の「１」によつて指定されたＧＰＲの位置だけ
が、対応するＭＤＲＡＬ１３６からＤＲＡＬ１３２の物
理レジスタ識別子にロードされる。第２のＧＰＲ更新ロ
ジツク・マスクは、ミリコード終了（ＭＥＮＤ）インス
トラクシヨンの終了に応答して、ＭＣＲＡＬ１３８及び
ＣＲＡＬ１３４に関して同じように動作する。
は、ミリ・レジスタの内容が対応する汎用レジスタ（Ｇ
ＰＲ）に転送されることを表示するためにミリコード・
モードに付加的に設定されている（実行ユニツトによる
ミリコード化されたマスク操作インストラクシヨンの実
行を通じて）１６ビツトのマスク（汎用レジスタ１個当
り１つのマスク）を含んでいる。汎用レジスタ・マスク
（ＧＰＲマスク）１４７を使用し、第１の汎用レジスタ
更新ロジツク１４４を介して、ＭＤＲＡＬ１３６からＤ
ＲＡＬ１３２へ、マスクされた更新が行なわれている例
が、図５に示されている。図５から明らかなように、ミ
リコード終了（ＭＥＮＤ）インストラクシヨンが検出ロ
ジツク１２０によつて検出された時に、ＧＰＲマスク１
４７中の「１」によつて指定されたＧＰＲの位置だけ
が、対応するＭＤＲＡＬ１３６からＤＲＡＬ１３２の物
理レジスタ識別子にロードされる。第２のＧＰＲ更新ロ
ジツク・マスクは、ミリコード終了（ＭＥＮＤ）インス
トラクシヨンの終了に応答して、ＭＣＲＡＬ１３８及び
ＣＲＡＬ１３４に関して同じように動作する。
【００４５】システム３９０モードにおいてインストラ
クシヨンが処理されている時に、デコーダ１１０は、各
インストラクシヨンによつて読み取られ、または修正さ
れる論理レジスタの組を決定するために、順番にインス
トラクシヨンを検査する。各論理レジスタを修正するた
めに、新しい物理レジスタが「フリー・スタツク」１４
０から選択され、そして、デコード・レジスタ割り当て
リスト（ＤＲＡＬ）１３２が、物理レジスタの割り当て
を反映するために更新され、論理レジスタの結果を受け
取る。各レジスタを読み取るために、ＤＲＡＬ１３２
は、どの物理レジスタがインストラクシヨンによつて特
定されたレジスタ番号に対応するかを決定するためにア
クセスされる。このようにして、汎用レジスタ（ＧＰ
Ｒ）を使用する各インストラクシヨンは、そのＧＰＲを
修正するための最も最近のインストラクシヨンによつて
割り当てられた物理レジスタを見い出すために、ＤＲＡ
Ｌ１３２によつて管理される。割り当てられた物理レジ
スタの識別子はインストラクシヨンと共にハードウエア
実行ユニツト１１２に送られる。
クシヨンが処理されている時に、デコーダ１１０は、各
インストラクシヨンによつて読み取られ、または修正さ
れる論理レジスタの組を決定するために、順番にインス
トラクシヨンを検査する。各論理レジスタを修正するた
めに、新しい物理レジスタが「フリー・スタツク」１４
０から選択され、そして、デコード・レジスタ割り当て
リスト（ＤＲＡＬ）１３２が、物理レジスタの割り当て
を反映するために更新され、論理レジスタの結果を受け
取る。各レジスタを読み取るために、ＤＲＡＬ１３２
は、どの物理レジスタがインストラクシヨンによつて特
定されたレジスタ番号に対応するかを決定するためにア
クセスされる。このようにして、汎用レジスタ（ＧＰ
Ｒ）を使用する各インストラクシヨンは、そのＧＰＲを
修正するための最も最近のインストラクシヨンによつて
割り当てられた物理レジスタを見い出すために、ＤＲＡ
Ｌ１３２によつて管理される。割り当てられた物理レジ
スタの識別子はインストラクシヨンと共にハードウエア
実行ユニツト１１２に送られる。
【００４６】３９０モードからミリコード・モードへ変
更され、そして、３９０モードへ再度戻る変更は、図３
及び図４を参照して以下に説明する。開始点において、
プロセツサは３９０インストラクシヨンをデコードし、
終了したものと仮定する。
更され、そして、３９０モードへ再度戻る変更は、図３
及び図４を参照して以下に説明する。開始点において、
プロセツサは３９０インストラクシヨンをデコードし、
終了したものと仮定する。
【００４７】デコードされているシステム３９０がミリ
コードによつて遂行されるべきことを、ミリ・モード検
出ロジツク１２０が検知した時に、ミリ・モードが活性
化される（ブロツク３０２）。この検知に応答して、ミ
リ・モード検出ロジツク１２０は、デコーダ１１０、イ
ンストラクシヨン取り出し制御ロジツク１０７及びレジ
スタ管理システム１３０に信号を送る。ミリ・モード検
出ロジツク１２０からのミリ・モード検知信号に応答し
て、デコーダ１１０は３９０モードのデコードを一時停
止し、レジスタ管理システム１３０はデコード・レジス
タ割り当てリスト（ＤＲＡＬ）１３２を凍結し、次に、
ミリコード・デコード・レジスタ割り当てリスト（ＭＤ
ＲＡＬ）１３６の中にデコード・レジスタ割り当てリス
ト（ＤＲＡＬ）１３２の内容をコピーし、ミリ・モード
検出ロジツク１２０はミリコード・アレイのエントリ・
ポイントのアドレスを発生し（これは、Ｉ−取り出し制
御ロジツク１０７へ通過する）、インストラクシヨン取
り出し制御ロジツク１０７は、キヤツシユ１０４からの
インストラクシヨンの取り出しを、ミリコード・アレイ
１０８からの取り出しに切り換える。また、コピーした
後、レジスタ管理システム１３０はミリコード・デコー
ド・レジスタ割り当てリスト（ＭＤＲＡＬ）１３６に切
換え、レジスタ割り当てが記録されているリストとして
ミリコード・デコード・レジスタ割り当てリスト（ＭＤ
ＲＡＬ）１３６を活性化する（ブロツク３０４）。
コードによつて遂行されるべきことを、ミリ・モード検
出ロジツク１２０が検知した時に、ミリ・モードが活性
化される（ブロツク３０２）。この検知に応答して、ミ
リ・モード検出ロジツク１２０は、デコーダ１１０、イ
ンストラクシヨン取り出し制御ロジツク１０７及びレジ
スタ管理システム１３０に信号を送る。ミリ・モード検
出ロジツク１２０からのミリ・モード検知信号に応答し
て、デコーダ１１０は３９０モードのデコードを一時停
止し、レジスタ管理システム１３０はデコード・レジス
タ割り当てリスト（ＤＲＡＬ）１３２を凍結し、次に、
ミリコード・デコード・レジスタ割り当てリスト（ＭＤ
ＲＡＬ）１３６の中にデコード・レジスタ割り当てリス
ト（ＤＲＡＬ）１３２の内容をコピーし、ミリ・モード
検出ロジツク１２０はミリコード・アレイのエントリ・
ポイントのアドレスを発生し（これは、Ｉ−取り出し制
御ロジツク１０７へ通過する）、インストラクシヨン取
り出し制御ロジツク１０７は、キヤツシユ１０４からの
インストラクシヨンの取り出しを、ミリコード・アレイ
１０８からの取り出しに切り換える。また、コピーした
後、レジスタ管理システム１３０はミリコード・デコー
ド・レジスタ割り当てリスト（ＭＤＲＡＬ）１３６に切
換え、レジスタ割り当てが記録されているリストとして
ミリコード・デコード・レジスタ割り当てリスト（ＭＤ
ＲＡＬ）１３６を活性化する（ブロツク３０４）。
【００４８】エントリ・ポイント・アドレス（ミリ・モ
ード検出ロジツク１２０によつて発生される）は、ミリ
コード・アレイ１０８をアドレスするためにＩ−取り出
し制御ロジツク１０７によつて使用され、そして、最初
のミリ・インストラクシヨンがミリコード・アレイ１０
８から取り出される（ブロツク３０６）。取り出された
ミリ・インストラクシヨンは（インストラクシヨン・バ
ツフア１０５を通つて）「インストラクシヨン・レジス
タ」１０６に送られ、インストラクシヨン・レジスタ１
０６において、デコーダ１１０はそれらのミリ・インス
トラクシヨンをデコードし、そして、適当なハードウエ
ア実行ユニツト１１２において実行するために、それら
のミリ・インストラクシヨンのスケジユール（実行予定
表）を作る（ブロツク３０８）。
ード検出ロジツク１２０によつて発生される）は、ミリ
コード・アレイ１０８をアドレスするためにＩ−取り出
し制御ロジツク１０７によつて使用され、そして、最初
のミリ・インストラクシヨンがミリコード・アレイ１０
８から取り出される（ブロツク３０６）。取り出された
ミリ・インストラクシヨンは（インストラクシヨン・バ
ツフア１０５を通つて）「インストラクシヨン・レジス
タ」１０６に送られ、インストラクシヨン・レジスタ１
０６において、デコーダ１１０はそれらのミリ・インス
トラクシヨンをデコードし、そして、適当なハードウエ
ア実行ユニツト１１２において実行するために、それら
のミリ・インストラクシヨンのスケジユール（実行予定
表）を作る（ブロツク３０８）。
【００４９】プロセツサがミリ・モードに入る時、プロ
セツサは、ミリ・モードに入らせるインストラクシヨン
を実行する前に、既にパイプライン中にあるシステム３
９０モードのインストラクシヨンを実行し（ブロツク３
１０）、終了する（ブロツク３１２）。プロセツサが３
９０モードのインストラクシヨンの実行を終了した時、
プロセツサは、終了された３９０モードのインストラク
シヨン用の物理レジスタの割り当てを、終了レジスタ割
り当てリスト（ＣＲＡＬ）１３４中の該当する論理レジ
スタの位置に更新し、そして、前に割り当てられた物理
レジスタを「フリー・スタツク」１４０に返還する。こ
れと同時に、プロセツサは、ミリ・インストラクシヨン
をデコードし（ブロツク３０８）、そして、ミリ・モー
ドにエントリを生じるシステム３９０の機能を遂行する
ミリ・インストラクシヨンを実行する（ブロツク３１
４）。
セツサは、ミリ・モードに入らせるインストラクシヨン
を実行する前に、既にパイプライン中にあるシステム３
９０モードのインストラクシヨンを実行し（ブロツク３
１０）、終了する（ブロツク３１２）。プロセツサが３
９０モードのインストラクシヨンの実行を終了した時、
プロセツサは、終了された３９０モードのインストラク
シヨン用の物理レジスタの割り当てを、終了レジスタ割
り当てリスト（ＣＲＡＬ）１３４中の該当する論理レジ
スタの位置に更新し、そして、前に割り当てられた物理
レジスタを「フリー・スタツク」１４０に返還する。こ
れと同時に、プロセツサは、ミリ・インストラクシヨン
をデコードし（ブロツク３０８）、そして、ミリ・モー
ドにエントリを生じるシステム３９０の機能を遂行する
ミリ・インストラクシヨンを実行する（ブロツク３１
４）。
【００５０】ミリ・モードへエントリを生じるインスト
ラクシヨンの直前の或る時点において（この時点はブロ
ツク３１６におけるテストにおいて検出される）、シス
テム３９０モードのインストラクシヨンの実行は、終了
ハードウエア１２２によつて終了される。システム３９
０のインストラクシヨンが終了された後にのみ、プロセ
ツサはミリ・インストラクシヨンの終了を始めることが
できる（ブロツク３１８）。従つて、システム３９０モ
ードのインストラクシヨンの終了後、プロセツサは、ミ
リ・インストラクシヨンのデコード及び実行を続行し、
そして、ミリ・インストラクシヨンを終了する。
ラクシヨンの直前の或る時点において（この時点はブロ
ツク３１６におけるテストにおいて検出される）、シス
テム３９０モードのインストラクシヨンの実行は、終了
ハードウエア１２２によつて終了される。システム３９
０のインストラクシヨンが終了された後にのみ、プロセ
ツサはミリ・インストラクシヨンの終了を始めることが
できる（ブロツク３１８）。従つて、システム３９０モ
ードのインストラクシヨンの終了後、プロセツサは、ミ
リ・インストラクシヨンのデコード及び実行を続行し、
そして、ミリ・インストラクシヨンを終了する。
【００５１】ミリ・モードにおける最初のミリ・インス
トラクシヨンの終了が終了ロジツク１２２によつて検出
された時、終了ロジツク１２２は、最後の３９０モード
のインストラクシヨンの終了の状態を反映するために、
終了レジスタ割り当てリスト（ＣＲＡＬ）１３４を凍結
させる。次に、終了ロジツク１２２は、終了レジスタ割
り当てリスト（ＣＲＡＬ）１３４の内容によつて、ミリ
コード終了レジスタ割り当てリスト（ＭＣＲＡＬ）１３
８を初期化（ＣＲＡＬの内容をＭＣＲＡＬ中にコピーす
ることによつて）するために、レジスタ管理システム
（ＲＭＳ）１３０に信号を送り、そして、ミリ・インス
トラクシヨンの終了に続いて、ミリコード終了レジスタ
割り当てリスト（ＭＣＲＡＬ）１３８を更新する（ブロ
ツク３２０）。
トラクシヨンの終了が終了ロジツク１２２によつて検出
された時、終了ロジツク１２２は、最後の３９０モード
のインストラクシヨンの終了の状態を反映するために、
終了レジスタ割り当てリスト（ＣＲＡＬ）１３４を凍結
させる。次に、終了ロジツク１２２は、終了レジスタ割
り当てリスト（ＣＲＡＬ）１３４の内容によつて、ミリ
コード終了レジスタ割り当てリスト（ＭＣＲＡＬ）１３
８を初期化（ＣＲＡＬの内容をＭＣＲＡＬ中にコピーす
ることによつて）するために、レジスタ管理システム
（ＲＭＳ）１３０に信号を送り、そして、ミリ・インス
トラクシヨンの終了に続いて、ミリコード終了レジスタ
割り当てリスト（ＭＣＲＡＬ）１３８を更新する（ブロ
ツク３２０）。
【００５２】３９０モードからミリ・モードへの転換が
終了した後（パイプライン中の最後の３９０インストラ
クシヨンは既に完了している）、プロセツサは以下の動
作を遂行する。． ミリインストラクシヨンはデコード
され、そして、実行される（ＭＤＲＡＬを更新す
る）。． ミリ・インストラクシヨンは実行され、そし
て、終了される（ＭＣＲＡＬを更新する）。
終了した後（パイプライン中の最後の３９０インストラ
クシヨンは既に完了している）、プロセツサは以下の動
作を遂行する。． ミリインストラクシヨンはデコード
され、そして、実行される（ＭＤＲＡＬを更新す
る）。． ミリ・インストラクシヨンは実行され、そし
て、終了される（ＭＣＲＡＬを更新する）。
【００５３】ミリ・インストラクシヨンが終了すると、
ミリコード終了レジスタ割り当てリスト（ＭＣＲＡＬ）
１３８中のミリコード・ビツト（ＭＣＢ）は「フリー・
スタツク」１４０へのレジスタ識別子の転送を制御する
ために使用される。
ミリコード終了レジスタ割り当てリスト（ＭＣＲＡＬ）
１３８中のミリコード・ビツト（ＭＣＢ）は「フリー・
スタツク」１４０へのレジスタ識別子の転送を制御する
ために使用される。
【００５４】レジスタ識別子は、通常、インストラクシ
ヨンが終了した時に終了レジスタ割り当てリスト（ＣＲ
ＡＬ）１３４によつて「フリー・スタツク」１４０に返
還され、そして、物理レジスタ及び論理レジスタ間のマ
ツピングが変更される。最初のミリ・インストラクシヨ
ンが終了した時、ミリコード終了レジスタ割り当てリス
ト（ＭＣＲＡＬ）１３８の初期状態は、ＣＲＡＬ１３４
と同じにセツトされている（ブロツク３２０）。ミリコ
ード終了（ＭＥＮＤ）インストラクシヨンが終了するま
で、終了レジスタ割り当てリスト（ＣＲＡＬ）のマツピ
ングが保存され、その後にのみ、終了レジスタ割り当て
リスト（ＣＲＡＬ）１３４は、ＧＰＲ更新ロジツク１４
６と、終了レジスタ割り当てリスト（ＣＲＡＬ）１３４
の修正により更新された「フリー・スタツク」１４０と
に従つて変更される。ミリ・インストラクシヨンが終了
すると、ミリコード終了レジスタ割り当てリスト（ＭＣ
ＲＡＬ）１３８が更新されて、ミリ・モードの物理レジ
スタ及び論理レジスタ間のマツピングが変更される（ブ
ロツク３２２）。
ヨンが終了した時に終了レジスタ割り当てリスト（ＣＲ
ＡＬ）１３４によつて「フリー・スタツク」１４０に返
還され、そして、物理レジスタ及び論理レジスタ間のマ
ツピングが変更される。最初のミリ・インストラクシヨ
ンが終了した時、ミリコード終了レジスタ割り当てリス
ト（ＭＣＲＡＬ）１３８の初期状態は、ＣＲＡＬ１３４
と同じにセツトされている（ブロツク３２０）。ミリコ
ード終了（ＭＥＮＤ）インストラクシヨンが終了するま
で、終了レジスタ割り当てリスト（ＣＲＡＬ）のマツピ
ングが保存され、その後にのみ、終了レジスタ割り当て
リスト（ＣＲＡＬ）１３４は、ＧＰＲ更新ロジツク１４
６と、終了レジスタ割り当てリスト（ＣＲＡＬ）１３４
の修正により更新された「フリー・スタツク」１４０と
に従つて変更される。ミリ・インストラクシヨンが終了
すると、ミリコード終了レジスタ割り当てリスト（ＭＣ
ＲＡＬ）１３８が更新されて、ミリ・モードの物理レジ
スタ及び論理レジスタ間のマツピングが変更される（ブ
ロツク３２２）。
【００５５】どのようにしてミリコード終了レジスタ割
り当てリスト（ＭＣＲＡＬ）１３８が管理されるかを以
下に説明する。若し、ミリコード終了レジスタ割り当て
リスト（ＭＣＲＡＬ）１３８がその片割れ、つまり、終
了レジスタ割り当てリスト（ＣＲＡＬ）１３４と同じに
動作されたならば、終了したミリ・インストラクシヨン
はミリコード終了レジスタ割り当てリスト（ＭＣＲＡ
Ｌ）１３８を更新し、そして、「フリー・スタツク」１
４０に古い内容を返還する。然しながら、これは、ミリ
コード終了レジスタ割り当てリスト（ＭＣＲＡＬ）が終
了レジスタ割り当てリスト（ＣＲＡＬ）の状態に初期化
されており、システムによつて再使用されるためにＣＲ
ＡＬ識別子を返還されるので、終了レジスタ割り当てリ
スト（ＣＲＡＬ）のマツピングにも影響する。従つて、
正しいマツピングは保存されない。
り当てリスト（ＭＣＲＡＬ）１３８が管理されるかを以
下に説明する。若し、ミリコード終了レジスタ割り当て
リスト（ＭＣＲＡＬ）１３８がその片割れ、つまり、終
了レジスタ割り当てリスト（ＣＲＡＬ）１３４と同じに
動作されたならば、終了したミリ・インストラクシヨン
はミリコード終了レジスタ割り当てリスト（ＭＣＲＡ
Ｌ）１３８を更新し、そして、「フリー・スタツク」１
４０に古い内容を返還する。然しながら、これは、ミリ
コード終了レジスタ割り当てリスト（ＭＣＲＡＬ）が終
了レジスタ割り当てリスト（ＣＲＡＬ）の状態に初期化
されており、システムによつて再使用されるためにＣＲ
ＡＬ識別子を返還されるので、終了レジスタ割り当てリ
スト（ＣＲＡＬ）のマツピングにも影響する。従つて、
正しいマツピングは保存されない。
【００５６】若し、ミリコード終了レジスタ割り当てリ
スト（ＭＣＲＡＬ）１３８が、ＭＥＮＤの完了まで「フ
リー・スタツク」１４０に返還しない識別子を更新した
ならば、幾つかのレジスタ識別子は永久に失なわれる。
例えば、若し、２つのミリ・インストラクシヨンが、Ｍ
ＥＮＤの終了前に同じレジスタを修正したとすれば、最
初の修正を受け取るために割り当てられたレジスタ識別
子は、その論理レジスタへの第２の修正を行なつたイン
ストラクシヨンが終了したときに、「フリー・スタツ
ク」に返還されねばならない。
スト（ＭＣＲＡＬ）１３８が、ＭＥＮＤの完了まで「フ
リー・スタツク」１４０に返還しない識別子を更新した
ならば、幾つかのレジスタ識別子は永久に失なわれる。
例えば、若し、２つのミリ・インストラクシヨンが、Ｍ
ＥＮＤの終了前に同じレジスタを修正したとすれば、最
初の修正を受け取るために割り当てられたレジスタ識別
子は、その論理レジスタへの第２の修正を行なつたイン
ストラクシヨンが終了したときに、「フリー・スタツ
ク」に返還されねばならない。
【００５７】ミリコード・ビツト（ＭＣＢ）２０４は、
ミリコード終了（ＭＥＮＤ）の前に、「フリー・スタツ
ク」１４０の更新を制御するためにミリコード終了レジ
スタ割り当てリスト（ＭＣＲＡＬ）１３８に加えられ
る。（各ＭＣＲＡＬのエントリ中にある）ミリコード・
ビツトは、ミリ・ルーチンにおける最初のミリ・インス
トラクシヨンが完了した時に、ゼロに初期化される（ス
テツプ３２０）。ミリコード終了レジスタ割り当てリス
ト（ＭＣＲＡＬ）１３８が、ミリ・インストラクシヨン
の終了によつて更新された時、ミリコード・ビツト（Ｍ
ＣＢ）が検査される（ブロツク３２２）。若し、ミリコ
ード・ビツト（ＭＣＢ）が０ならば、「フリー・スタツ
ク」１４０には更新は行なわれず、ミリコード・ビツト
（ＭＣＢ）は１にセツトされる。若し、ミリコード終了
レジスタ割り当てリスト（ＭＣＲＡＬ）の更新が行なわ
れた時にミリコード・ビツト（ＭＣＢ）が１ならば、
「フリー・スタツク」１４０は、ミリコード終了レジス
タ割り当てリスト１３８の古い内容によつて更新され
る。このようにして、終了レジスタ割り当てリスト（Ｃ
ＲＡＬ）１３８は、ミリコードだけに用いられたＭＥＮ
Ｄ及びレジスタが「フリー・スタツク」に返還されるま
で、保存される。
ミリコード終了（ＭＥＮＤ）の前に、「フリー・スタツ
ク」１４０の更新を制御するためにミリコード終了レジ
スタ割り当てリスト（ＭＣＲＡＬ）１３８に加えられ
る。（各ＭＣＲＡＬのエントリ中にある）ミリコード・
ビツトは、ミリ・ルーチンにおける最初のミリ・インス
トラクシヨンが完了した時に、ゼロに初期化される（ス
テツプ３２０）。ミリコード終了レジスタ割り当てリス
ト（ＭＣＲＡＬ）１３８が、ミリ・インストラクシヨン
の終了によつて更新された時、ミリコード・ビツト（Ｍ
ＣＢ）が検査される（ブロツク３２２）。若し、ミリコ
ード・ビツト（ＭＣＢ）が０ならば、「フリー・スタツ
ク」１４０には更新は行なわれず、ミリコード・ビツト
（ＭＣＢ）は１にセツトされる。若し、ミリコード終了
レジスタ割り当てリスト（ＭＣＲＡＬ）の更新が行なわ
れた時にミリコード・ビツト（ＭＣＢ）が１ならば、
「フリー・スタツク」１４０は、ミリコード終了レジス
タ割り当てリスト１３８の古い内容によつて更新され
る。このようにして、終了レジスタ割り当てリスト（Ｃ
ＲＡＬ）１３８は、ミリコードだけに用いられたＭＥＮ
Ｄ及びレジスタが「フリー・スタツク」に返還されるま
で、保存される。
【００５８】ＧＰＲ更新ロジツク１４６を通つてＣＲＡ
Ｌ１３４にセツトされず、かつ、ミリコード・ビツト
（ＭＣＢ）が１の値を持つているすべてのＭＣＲＡＬ１
３８のエントリは、ミリ・ルーチンによつてのみ必要と
される識別子だから、ミリコード終了（ＭＥＮＤ）時
に、これらのＭＣＲＡＬ１３８のエントリは、「フリー
・スタツク」１４０に送られる。
Ｌ１３４にセツトされず、かつ、ミリコード・ビツト
（ＭＣＢ）が１の値を持つているすべてのＭＣＲＡＬ１
３８のエントリは、ミリ・ルーチンによつてのみ必要と
される識別子だから、ミリコード終了（ＭＥＮＤ）時
に、これらのＭＣＲＡＬ１３８のエントリは、「フリー
・スタツク」１４０に送られる。
【００５９】必要に応じて、検出ロジツク１２０がミリ
コード終了（ＭＥＮＤ）のミリ・インストラクシヨンを
検知する（ブロツク３２２及び４０２）。ＭＥＮＤイン
スラクシヨン及びミリ・モードから３９０モードへの転
換の処理は図４に示されている。
コード終了（ＭＥＮＤ）のミリ・インストラクシヨンを
検知する（ブロツク３２２及び４０２）。ＭＥＮＤイン
スラクシヨン及びミリ・モードから３９０モードへの転
換の処理は図４に示されている。
【００６０】ミリ・モード検出ロジツク１２０がミリコ
ード終了（ＭＥＮＤ）のミリ・インストラクシヨンを検
出した時、ミリ・モード検出ロジツクは、プロセツサに
よるミリコード・アレイ１０８からのミリ・インストラ
クシヨンの取り出しを止めさせる。更に、ＭＥＮＤが検
出された時、ミリ・モード検出ロジツク１２０はデコー
ダを３９０モードに置き、そして、プロセツサに３９０
モードのインストラクシヨンの取り出しを開始させる。
若し、汎用レジスタ（ＧＰＲ）がミリコード化された機
能（「ＧＰＲマスク」によつて表示される）によつて更
新されなければならないならば、ＧＰＲに対応するデコ
ード・レジスタ割り当てリスト（ＤＲＡＬ）１３２の内
容が、ＧＰＲマスクに対応するミリコード・デコード・
レジスタ割り当てリスト（ＭＤＲＡＬ）１３６の内容か
らセツトされる。次に、レジスタ管理システム１３０
は、レジスタの割り当てを記録するためにＭＤＲＡＬ１
３６からＤＲＡＬ１３２に切り換わる（ブロツク４０
６）。次に、デコーダ１１０は３９０インストラクシヨ
ンのデコードを開始する（ブロツク４０８）。
ード終了（ＭＥＮＤ）のミリ・インストラクシヨンを検
出した時、ミリ・モード検出ロジツクは、プロセツサに
よるミリコード・アレイ１０８からのミリ・インストラ
クシヨンの取り出しを止めさせる。更に、ＭＥＮＤが検
出された時、ミリ・モード検出ロジツク１２０はデコー
ダを３９０モードに置き、そして、プロセツサに３９０
モードのインストラクシヨンの取り出しを開始させる。
若し、汎用レジスタ（ＧＰＲ）がミリコード化された機
能（「ＧＰＲマスク」によつて表示される）によつて更
新されなければならないならば、ＧＰＲに対応するデコ
ード・レジスタ割り当てリスト（ＤＲＡＬ）１３２の内
容が、ＧＰＲマスクに対応するミリコード・デコード・
レジスタ割り当てリスト（ＭＤＲＡＬ）１３６の内容か
らセツトされる。次に、レジスタ管理システム１３０
は、レジスタの割り当てを記録するためにＭＤＲＡＬ１
３６からＤＲＡＬ１３２に切り換わる（ブロツク４０
６）。次に、デコーダ１１０は３９０インストラクシヨ
ンのデコードを開始する（ブロツク４０８）。
【００６１】ミリコードから３９０モードのコードへの
転換が終了された後、プロセツサは次の動作を並行して
遂行する。． ３９０モードのインストラクシヨンがデ
コードされ、そして実行され、これにより、デコード・
レジスタ割り当てリスト（ＤＲＡＬ）を更新する（ブロ
ツク４０８、４１０）。． 既にパイプライン中にある
ミリ・インストラクシヨンは実行され、終了され、これ
により、ミリコード終了レジスタ割り当てリスト（ＭＣ
ＲＡＬ）を更新する（ブロツク４１２、４１４）。
転換が終了された後、プロセツサは次の動作を並行して
遂行する。． ３９０モードのインストラクシヨンがデ
コードされ、そして実行され、これにより、デコード・
レジスタ割り当てリスト（ＤＲＡＬ）を更新する（ブロ
ツク４０８、４１０）。． 既にパイプライン中にある
ミリ・インストラクシヨンは実行され、終了され、これ
により、ミリコード終了レジスタ割り当てリスト（ＭＣ
ＲＡＬ）を更新する（ブロツク４１２、４１４）。
【００６２】ミリコード終了（ＭＥＮＤ）のミリ・イン
ストラクシヨンの終了はプロセツサ終了ロジツクに、３
９０インストラクシヨンの終了を開始させ（ＧＰＲマス
クで表示される）、ＧＰＲマスクに対応する終了レジス
タ割り当てリスト（ＣＲＡＬ）１３４の内容は、ＧＰＲ
マスクに対応するミリコード終了レジスタ割り当てリス
ト（ＭＣＲＡＬ）１３８の内容からセツトされる（ブロ
ツク４１８）。次に、終了ロジツク１２２は、３９０イ
ンストラクシヨンの終了を開始し（ブロツク４２０）、
これにより、終了レジスタ割り当てリスト（ＣＲＡＬ）
１３４を更新する。
ストラクシヨンの終了はプロセツサ終了ロジツクに、３
９０インストラクシヨンの終了を開始させ（ＧＰＲマス
クで表示される）、ＧＰＲマスクに対応する終了レジス
タ割り当てリスト（ＣＲＡＬ）１３４の内容は、ＧＰＲ
マスクに対応するミリコード終了レジスタ割り当てリス
ト（ＭＣＲＡＬ）１３８の内容からセツトされる（ブロ
ツク４１８）。次に、終了ロジツク１２２は、３９０イ
ンストラクシヨンの終了を開始し（ブロツク４２０）、
これにより、終了レジスタ割り当てリスト（ＣＲＡＬ）
１３４を更新する。
【００６３】プロセツサがミリ・モードに入ることがで
きる他の方法は、割り込みに対する応答である。終了ロ
ジツクが割り込みを検出した時、割り込み優先ロジツク
１２８は、割り込みがサービスされねばならないことを
決定し、インストラクシヨン取り出し制御１０８に信号
を送る。この信号はデコーダにミリ・モードを開始させ
る。割り込み状態の検知は、次の割り込みポイントにお
けるシステム３９０モードのインストラクシヨンの実行
をプロセツサに中止させる。また、割り込み優先ロジツ
ク１２８は、ミリコード・アレイをアドレスするために
用いられるエントリ・ポイントのアドレスを発生するた
めに、ミリ・モード検出ロジツク１２０によつて使用さ
れる制御入力を発生する。エントリ・ポイントのアドレ
スはミリコード・アレイ１０８をアドレスするのに用い
られ、そして、これらミリ・インストラクシヨンはミリ
コード・アレイ１０８から取り出される。これらのミリ
・インストラクシヨンはインストラクシヨン・レジスタ
１０６に送られ、インストラクシヨン・レジスタ１０６
において、デコーダ１１０はそれらのミリ・インストラ
クシヨンをデコードし、そして、該当するハードウエア
実行ユニツト１１２において、それらのミリ・インスト
ラクシヨンの実行の準備をする。
きる他の方法は、割り込みに対する応答である。終了ロ
ジツクが割り込みを検出した時、割り込み優先ロジツク
１２８は、割り込みがサービスされねばならないことを
決定し、インストラクシヨン取り出し制御１０８に信号
を送る。この信号はデコーダにミリ・モードを開始させ
る。割り込み状態の検知は、次の割り込みポイントにお
けるシステム３９０モードのインストラクシヨンの実行
をプロセツサに中止させる。また、割り込み優先ロジツ
ク１２８は、ミリコード・アレイをアドレスするために
用いられるエントリ・ポイントのアドレスを発生するた
めに、ミリ・モード検出ロジツク１２０によつて使用さ
れる制御入力を発生する。エントリ・ポイントのアドレ
スはミリコード・アレイ１０８をアドレスするのに用い
られ、そして、これらミリ・インストラクシヨンはミリ
コード・アレイ１０８から取り出される。これらのミリ
・インストラクシヨンはインストラクシヨン・レジスタ
１０６に送られ、インストラクシヨン・レジスタ１０６
において、デコーダ１１０はそれらのミリ・インストラ
クシヨンをデコードし、そして、該当するハードウエア
実行ユニツト１１２において、それらのミリ・インスト
ラクシヨンの実行の準備をする。
【００６４】プロセツサは、割り込みのためのミリ・ル
ーチンにおいて、ミリ・インストラクシヨンのデコー
ド、実行及び終了を遂行する。必要がある場合に、デコ
ーダ１１０はミリコード「終了」（ＭＥＮＤ）のミリ・
インストラクシヨンを検知する。これは、デコーダ１１
０にミリ・モードのデコードを停止させる。
ーチンにおいて、ミリ・インストラクシヨンのデコー
ド、実行及び終了を遂行する。必要がある場合に、デコ
ーダ１１０はミリコード「終了」（ＭＥＮＤ）のミリ・
インストラクシヨンを検知する。これは、デコーダ１１
０にミリ・モードのデコードを停止させる。
【００６５】サービスを必要とする他の割り込みがある
か否かに従つて、デコーダ・ハードウエアは、割り込み
処理を再度行なうか、キヤツシユ・メモリ１０４からの
システム３９０インストラクシヨンをデコードするため
に戻るかのいずれかの動作を行なう。
か否かに従つて、デコーダ・ハードウエアは、割り込み
処理を再度行なうか、キヤツシユ・メモリ１０４からの
システム３９０インストラクシヨンをデコードするため
に戻るかのいずれかの動作を行なう。
【００６６】３９０インストラクシヨンをデコードする
時に、デコード・レジスタ割り当てリスト（ＤＲＡＬ）
１３２が更新され、そして、３９０インストラクシヨン
が終了した時に、終了レジスタ割り当てリスト（ＣＲＡ
Ｌ）１３４が更新される。同様に、ミリ・インストラク
シヨンをデコードする時、ミリコード・デコード・レジ
スタ割り当てリスト（ＭＤＲＡＬ）１３６が更新され、
そして、ミリ・インストラクシヨンが終了した時に、ミ
リコード終了レジスタ割り当てリスト（ＭＣＲＡＬ）１
３８が更新される。ミリコードによりインストラクシヨ
ンを通すということ、つまり、ミリコード・モードに入
つた時、ミリコード・モードのステツプの部分は、ＤＲ
ＡＬ１３２の内容をＭＤＲＡＬ１３６にコピーする段階
を含んでいる（他の実施例は、通常、ＭＤＲＡＬにＤＲ
ＡＬを追跡させるが、この場合には、ＤＲＡＬからＭＤ
ＲＡＬへのコピー動作は必要ない）。デコーダ１１０
は、論理レジスタに対する物理レジスタの関係を記録す
るために、使用しているミリコード・デコード・レジス
タ割り当てリスト（ＭＤＲＡＬ）１３６に切り換わる。
デコーダ１１０がＭＤＲＡＬに切り換わつた後、ＤＲＡ
Ｌ１３２は凍結され、従つて、ミリ・モードに入る直前
にレジスタの割り当てを反映する。パイプライン中の意
図された前の３９０インストラクシヨンのすべてが終了
した後、終了レジスタ割り当てリスト（ＣＲＡＬ）１３
４もこの状態を反映する。ＭＥＮＤインストラクシヨン
をデコードする時に、３９０インストラクシヨンのスト
リームによつて次に使用するためのデコード・レジスタ
割り当てリスト（ＤＲＡＬ）１３２を選択的に更新する
ために、ＧＰＲマスク１４７が用いられる。
時に、デコード・レジスタ割り当てリスト（ＤＲＡＬ）
１３２が更新され、そして、３９０インストラクシヨン
が終了した時に、終了レジスタ割り当てリスト（ＣＲＡ
Ｌ）１３４が更新される。同様に、ミリ・インストラク
シヨンをデコードする時、ミリコード・デコード・レジ
スタ割り当てリスト（ＭＤＲＡＬ）１３６が更新され、
そして、ミリ・インストラクシヨンが終了した時に、ミ
リコード終了レジスタ割り当てリスト（ＭＣＲＡＬ）１
３８が更新される。ミリコードによりインストラクシヨ
ンを通すということ、つまり、ミリコード・モードに入
つた時、ミリコード・モードのステツプの部分は、ＤＲ
ＡＬ１３２の内容をＭＤＲＡＬ１３６にコピーする段階
を含んでいる（他の実施例は、通常、ＭＤＲＡＬにＤＲ
ＡＬを追跡させるが、この場合には、ＤＲＡＬからＭＤ
ＲＡＬへのコピー動作は必要ない）。デコーダ１１０
は、論理レジスタに対する物理レジスタの関係を記録す
るために、使用しているミリコード・デコード・レジス
タ割り当てリスト（ＭＤＲＡＬ）１３６に切り換わる。
デコーダ１１０がＭＤＲＡＬに切り換わつた後、ＤＲＡ
Ｌ１３２は凍結され、従つて、ミリ・モードに入る直前
にレジスタの割り当てを反映する。パイプライン中の意
図された前の３９０インストラクシヨンのすべてが終了
した後、終了レジスタ割り当てリスト（ＣＲＡＬ）１３
４もこの状態を反映する。ＭＥＮＤインストラクシヨン
をデコードする時に、３９０インストラクシヨンのスト
リームによつて次に使用するためのデコード・レジスタ
割り当てリスト（ＤＲＡＬ）１３２を選択的に更新する
ために、ＧＰＲマスク１４７が用いられる。
【００６７】同様の動作が終了ロジツク１２２にも行な
われる。ミリコード・インストラクシヨンがミリ・モー
ドにおいて終了したことが決定された後、終了ロジツク
１２２はミリコード終了レジスタ割り当てリスト（ＭＣ
ＲＡＬ）に切り換わり、終了レジスタ割り当てリスト
（ＣＲＡＬ）１３８の更新を停止する（事実上、終了レ
ジスタ割り当てリスト（ＣＲＡＬ）１３４の内容を凍結
する）。ＭＥＮＤインストラクシヨンが終了した後、次
の３９０の使用のための終了レジスタ割り当てリスト
（ＣＲＡＬ）１３４を選択的に更新するために、ＧＰＲ
マスク１４７が用いられる。
われる。ミリコード・インストラクシヨンがミリ・モー
ドにおいて終了したことが決定された後、終了ロジツク
１２２はミリコード終了レジスタ割り当てリスト（ＭＣ
ＲＡＬ）に切り換わり、終了レジスタ割り当てリスト
（ＣＲＡＬ）１３８の更新を停止する（事実上、終了レ
ジスタ割り当てリスト（ＣＲＡＬ）１３４の内容を凍結
する）。ＭＥＮＤインストラクシヨンが終了した後、次
の３９０の使用のための終了レジスタ割り当てリスト
（ＣＲＡＬ）１３４を選択的に更新するために、ＧＰＲ
マスク１４７が用いられる。
【００６８】ミリコードに利用可能な物理レジスタの数
はレジスタ・アレイにおける合計数よりも小さい１６で
ある（レジスタ・アレイは、例えば、合計１２８個の物
理レジスタを含むことができる）。これは、ミリ・ルー
チンが終了して、ミリコード・モードが終了される（Ｍ
ＥＮＤインストラクシヨンの実行によつて）まで、元の
ＧＰＲを表示する物理的なレジスタが保存されるためで
ある。このことは、ミリ・ルーチンは破壊されていない
から、ミリ・ルーチンは、元のＧＰＲの値にアクセスす
ることを意味する。
はレジスタ・アレイにおける合計数よりも小さい１６で
ある（レジスタ・アレイは、例えば、合計１２８個の物
理レジスタを含むことができる）。これは、ミリ・ルー
チンが終了して、ミリコード・モードが終了される（Ｍ
ＥＮＤインストラクシヨンの実行によつて）まで、元の
ＧＰＲを表示する物理的なレジスタが保存されるためで
ある。このことは、ミリ・ルーチンは破壊されていない
から、ミリ・ルーチンは、元のＧＰＲの値にアクセスす
ることを意味する。
【００６９】このタイプのマシンにおける重要な機能
は、パイプライン制御を迅速にリセツトすることである
（パイプライン・リセツト）。パイプライン・リセツト
は、まだ終了していないインストラクシヨンに関連した
プロセツサ中のすべての動作を取り消す動作である。パ
イプライン・リセツトの間で、アーキテクチヤ化された
機能に対する永久的な修正を行なわないすべてのプロセ
ツサは取り消され、そして、ある既知のポイントにおい
て、実行が再開される。これは、例えば、間欠的なハー
ドウエアの故障とか、共有されたストレージに関する複
数のプロセツサ動作のある種の表示などのシステムの故
障を生じる種々の状態から回復するのに有用である。
は、パイプライン制御を迅速にリセツトすることである
（パイプライン・リセツト）。パイプライン・リセツト
は、まだ終了していないインストラクシヨンに関連した
プロセツサ中のすべての動作を取り消す動作である。パ
イプライン・リセツトの間で、アーキテクチヤ化された
機能に対する永久的な修正を行なわないすべてのプロセ
ツサは取り消され、そして、ある既知のポイントにおい
て、実行が再開される。これは、例えば、間欠的なハー
ドウエアの故障とか、共有されたストレージに関する複
数のプロセツサ動作のある種の表示などのシステムの故
障を生じる種々の状態から回復するのに有用である。
【００７０】マシンの状態は、インストラクシヨンの終
了時において観測された機能の状態によつて決定され
る。インストラクシヨンの終了時のみにおいて、アーキ
テクチヤ化された機能が取り消し不能に修正される。従
つて、パイプラインをリセツトする処理は、終了制御の
状態を反映するためにデコード制御をリセツトすること
と、最も最近に終了したインストラクシヨンの直後のイ
ンストラクシヨンからのデコードを再開始することとを
含んでいる。この説明に関係する機能は、レジスタのロ
ケーシヨン、デコード・レジスタ割り当てリスト（ＤＲ
ＡＬ）１３２、ミリコード・デコード・レジスタ割り当
てリスト（ＭＤＲＡＬ）１３６、終了レジスタ割り当て
リスト（ＣＲＡＬ）１３４及びミリコード終了レジスタ
割り当てリスト（ＭＣＲＡＬ）１３８を制御することに
直接含まれている機能である。
了時において観測された機能の状態によつて決定され
る。インストラクシヨンの終了時のみにおいて、アーキ
テクチヤ化された機能が取り消し不能に修正される。従
つて、パイプラインをリセツトする処理は、終了制御の
状態を反映するためにデコード制御をリセツトすること
と、最も最近に終了したインストラクシヨンの直後のイ
ンストラクシヨンからのデコードを再開始することとを
含んでいる。この説明に関係する機能は、レジスタのロ
ケーシヨン、デコード・レジスタ割り当てリスト（ＤＲ
ＡＬ）１３２、ミリコード・デコード・レジスタ割り当
てリスト（ＭＤＲＡＬ）１３６、終了レジスタ割り当て
リスト（ＣＲＡＬ）１３４及びミリコード終了レジスタ
割り当てリスト（ＭＣＲＡＬ）１３８を制御することに
直接含まれている機能である。
【００７１】どのような理由であろうとも、パイプライ
ンがリセツトされることが決定された時、ＤＲＡＬ１３
２及びＭＤＲＡＬ１３６は、終了レジスタ割り当てリス
ト（ＣＲＡＬ）１３４及びミリコード終了レジスタ割り
当てリスト（ＭＣＲＡＬ）１３８の状態を反映するよう
に修正される必要がある。「デコード及び終了」がマシ
ンの同じ状態を反映していることをリセツト状態が示唆
するので、ＣＲＡＬ１３４及びＭＣＲＡＬ１３８は、無
修正に留まる。
ンがリセツトされることが決定された時、ＤＲＡＬ１３
２及びＭＤＲＡＬ１３６は、終了レジスタ割り当てリス
ト（ＣＲＡＬ）１３４及びミリコード終了レジスタ割り
当てリスト（ＭＣＲＡＬ）１３８の状態を反映するよう
に修正される必要がある。「デコード及び終了」がマシ
ンの同じ状態を反映していることをリセツト状態が示唆
するので、ＣＲＡＬ１３４及びＭＣＲＡＬ１３８は、無
修正に留まる。
【００７２】これらの機能の修正が表１に要約されてい
る。考慮されなければならない状態が以下に示されてい
る。パイプライン中の種々の段階を記載するのに用いら
れる記号は、ｘｙｚであり、この場合、ｘは「デコー
ダ」の状態であり、ｙは中間パイプラインの状態であ
り、ｚは「インストラククシヨン終了」ロジツクの状態
である。各状態は３９０状態（３）、ミリ・モード状態
（Ｍ）、または、「無関係（don^t care）」状態（Ｘ）
にある。
る。考慮されなければならない状態が以下に示されてい
る。パイプライン中の種々の段階を記載するのに用いら
れる記号は、ｘｙｚであり、この場合、ｘは「デコー
ダ」の状態であり、ｙは中間パイプラインの状態であ
り、ｚは「インストラククシヨン終了」ロジツクの状態
である。各状態は３９０状態（３）、ミリ・モード状態
（Ｍ）、または、「無関係（don^t care）」状態（Ｘ）
にある。
【００７３】１． ３９０モードにおけるデコーダ、３
９０モードにおける終了（３Ｘ３）。 ２． ミリ・モードにおけるデコーダ、３９０モードに
おける終了（ＭＸ３）。 ３． ミリ・モードにおけるデコーダ、ミリ・モードに
おける終了（ＭＸＭ）。 ４． ３９０モードにおけるデコーダ、ミリ・モードに
おける終了（３ＸＭ）。
９０モードにおける終了（３Ｘ３）。 ２． ミリ・モードにおけるデコーダ、３９０モードに
おける終了（ＭＸ３）。 ３． ミリ・モードにおけるデコーダ、ミリ・モードに
おける終了（ＭＸＭ）。 ４． ３９０モードにおけるデコーダ、ミリ・モードに
おける終了（３ＸＭ）。
【００７４】３Ｍ３のような他のバリエーシヨン（３９
０モードにおけるデコーダ、パイプライン中のミリ・モ
ード・インストラクシヨン、３９０モードにおける終
了）は、修正される機能が「デコード」または「終了」
においてのみ存在するので、考慮する必要はない。考慮
されるものは、終了領域中のレジスタの状態だけであ
り、そして、これはＣＲＡＬ中のミリコード・ビツト
（ＭＣＢ）の保持によつてカバーされる。
０モードにおけるデコーダ、パイプライン中のミリ・モ
ード・インストラクシヨン、３９０モードにおける終
了）は、修正される機能が「デコード」または「終了」
においてのみ存在するので、考慮する必要はない。考慮
されるものは、終了領域中のレジスタの状態だけであ
り、そして、これはＣＲＡＬ中のミリコード・ビツト
（ＭＣＢ）の保持によつてカバーされる。
【００７５】パイプラインのリセツトの時に、デコード
・レジスタ割り当てリスト（ＤＲＡＬ）１３２及びミリ
コード・デコード・レジスタ割り当てリスト（ＭＤＲＡ
Ｌ）１３６は、デコード／終了の３９０インストラクシ
ヨンか、または、デコード／終了のミリ・インストラク
シヨンかに従つて異なつて修正される。例えば、表１に
示されたように、ＭＤＲＡＬ１３２は、３９０インスト
ラクシヨンをデコードし、そして終了する動作（３Ｘ
３）にある場合には、ＣＲＡＬ１３４にリセツトされ、
そして、ミリコードのインストラクシヨンをデコード
し、終了する動作（ＭＸＭ）にある場合には、ＭＣＲＡ
Ｌ１３６にリセツトされる。事実、若し、ＤＲＡＬリセ
ツト行の「無関係」（「Ｘ」で表示される）及びＣＲＡ
Ｌ行の「＝」をMCRALで置き換えるならば、以下の関係
があてはまる。即ち、ＤＲＡＬ１３２及びＭＤＲＡＬ１
３６は終了ロジツク１２２中の「活動的な」ＣＲＡＬに
よつて修正され（３９０に対してはＣＲＡＬ、ミリ・モ
ードに対してはＭＣＲＡＬ）、そして、ＣＲＡＬ及びＭ
ＣＲＡＬは無変化に留まる。
・レジスタ割り当てリスト（ＤＲＡＬ）１３２及びミリ
コード・デコード・レジスタ割り当てリスト（ＭＤＲＡ
Ｌ）１３６は、デコード／終了の３９０インストラクシ
ヨンか、または、デコード／終了のミリ・インストラク
シヨンかに従つて異なつて修正される。例えば、表１に
示されたように、ＭＤＲＡＬ１３２は、３９０インスト
ラクシヨンをデコードし、そして終了する動作（３Ｘ
３）にある場合には、ＣＲＡＬ１３４にリセツトされ、
そして、ミリコードのインストラクシヨンをデコード
し、終了する動作（ＭＸＭ）にある場合には、ＭＣＲＡ
Ｌ１３６にリセツトされる。事実、若し、ＤＲＡＬリセ
ツト行の「無関係」（「Ｘ」で表示される）及びＣＲＡ
Ｌ行の「＝」をMCRALで置き換えるならば、以下の関係
があてはまる。即ち、ＤＲＡＬ１３２及びＭＤＲＡＬ１
３６は終了ロジツク１２２中の「活動的な」ＣＲＡＬに
よつて修正され（３９０に対してはＣＲＡＬ、ミリ・モ
ードに対してはＭＣＲＡＬ）、そして、ＣＲＡＬ及びＭ
ＣＲＡＬは無変化に留まる。
【００７６】使用中にあるが、ＣＲＡＬ／ＭＣＲＡＬに
未だ反映されていないレジスタは、パイプライン・リセ
ツトの間に「フリー・スタツク」１４０に戻されなけれ
ばならない。この機能は、通常、ミリコード・モードで
はないパイプライン・リセツト機能の一部として終了ロ
ジツク１２２によつて遂行される。
未だ反映されていないレジスタは、パイプライン・リセ
ツトの間に「フリー・スタツク」１４０に戻されなけれ
ばならない。この機能は、通常、ミリコード・モードで
はないパイプライン・リセツト機能の一部として終了ロ
ジツク１２２によつて遂行される。
【００７７】 表１ パイプライン・リセツ トによつて修正される ３Ｘ３ ３Ｘ３ ＭＸＭ ３ＸＭ べき機能 ＤＲＡＬ ＣＲＡＬ ＣＲＡＬ Ｘ Ｘ ＭＤＲＡＬ ＣＲＡＬ ＣＲＡＬ ＭＣＲＡＬ ＭＣＲＡＬ ＣＲＡＬ ＝ ＝ Ｘ Ｘ ＭＣＲＡＬ ＝ ＝ ＝ ＝
【００７８】本発明はミリコード・ルーチンの開始及び
終了の両方において、３９０インストラクシヨンととも
にミリコード・インストラクシヨンを重複実行すること
が可能である。この重複は、システム全体の性能を向上
する。また、本発明は、ミリコードへの転換の間、ミリ
コード内の転換、及びミリコードからの転換の間におい
て、プロセツサのアーキテクチヤ化された状態を保存す
るための機構を与える。本発明は、ミリコードからの転
換、ミリコードへの転換、または、ミリコード内の転換
の間で、パイプラインのリトライ機構を与える。また、
本発明は３９０モードのパイプライン・リトライ機構を
与える。
終了の両方において、３９０インストラクシヨンととも
にミリコード・インストラクシヨンを重複実行すること
が可能である。この重複は、システム全体の性能を向上
する。また、本発明は、ミリコードへの転換の間、ミリ
コード内の転換、及びミリコードからの転換の間におい
て、プロセツサのアーキテクチヤ化された状態を保存す
るための機構を与える。本発明は、ミリコードからの転
換、ミリコードへの転換、または、ミリコード内の転換
の間で、パイプラインのリトライ機構を与える。また、
本発明は３９０モードのパイプライン・リトライ機構を
与える。
【００７９】ｂ．レジスタ・オペランド・レジスタ ミリ・ルーチンは、システム３９０インストラクシヨン
のオペランドを呼び出すために、汎用レジスタ（ＧＰ
Ｒ）への読み取り及び書き込みのアクセスと、システム
３９０のＧＰＲへのミリ・ルーチンの実行の結果を転送
するアクセスとをしなければならない。割り込み可能イ
ンストラクシヨンの特殊な場合は或る種の制御の問題
と、性能に関する問題とを生じる。割り込み可能なイン
ストラクシヨンは、周期的に一時停止（動作の単位の終
りにおいて）しなければならず、若し、処理を待つてい
る継続中の割り込みがあれば、その実行を停止しなけれ
ばならない。
のオペランドを呼び出すために、汎用レジスタ（ＧＰ
Ｒ）への読み取り及び書き込みのアクセスと、システム
３９０のＧＰＲへのミリ・ルーチンの実行の結果を転送
するアクセスとをしなければならない。割り込み可能イ
ンストラクシヨンの特殊な場合は或る種の制御の問題
と、性能に関する問題とを生じる。割り込み可能なイン
ストラクシヨンは、周期的に一時停止（動作の単位の終
りにおいて）しなければならず、若し、処理を待つてい
る継続中の割り込みがあれば、その実行を停止しなけれ
ばならない。
【００８０】割り込み可能インストラクシヨンがミリコ
ードによつて処理されることが生じたマシンにおいて、
動作の単位はミリ・ルーチン内のループを構成する。こ
のループは、動作の単位の終了を反映するために、シス
テム３９０の機能を適正に更新させる。次に、ループ
は、それが割り込み可能なポイントであることを表示す
る修飾子を持つ「ミリコード終了（ＭＥＮＤ）」インス
トラクシヨンを発生する。若し、継続中の割り込みがあ
れば、インストラクシヨンを遂行するミリ・ルーチン
は、終了され、そして、割り込みは処理され、若し、継
続中の割り込みがなければ、ミリ・ルーチンは他の動作
単位を通じて続行される。
ードによつて処理されることが生じたマシンにおいて、
動作の単位はミリ・ルーチン内のループを構成する。こ
のループは、動作の単位の終了を反映するために、シス
テム３９０の機能を適正に更新させる。次に、ループ
は、それが割り込み可能なポイントであることを表示す
る修飾子を持つ「ミリコード終了（ＭＥＮＤ）」インス
トラクシヨンを発生する。若し、継続中の割り込みがあ
れば、インストラクシヨンを遂行するミリ・ルーチン
は、終了され、そして、割り込みは処理され、若し、継
続中の割り込みがなければ、ミリ・ルーチンは他の動作
単位を通じて続行される。
【００８１】図１の実施例を参照して説明すると、シス
テム３９０のレジスタを更新する機構は、ミリ・レジス
タとＧＰＲとの間で１対１に対応するマスク（ＧＰＲ更
新ロジツク１４４、１４６の中にある）である。若し、
マスク中のビツトが１ならば、そのマスクに対応するＧ
ＰＲは、そのマスクに対応するミリ・レジスタから更新
される。システム３９０インストラクシヨンが、常に一
定のＧＰＲ（例えば、ＧＰＲ２）を更新する時、これ
は、良好に働く。ミリコード中にエントリを生じるシス
テム３９０インストラクシヨンが更新するＧＰＲを特定
した時に、何が行なわれねばならないかを考えてみる。
第１に、インストラクシヨンのテキストはマスク・ビツ
トを構成するために検査されねばならない。これは、直
接的に行なわれるが、長時間を必要とする。第２に、ル
ープ内において、「実行」インストラクシヨンは、対応
するミリ・レジスタ中にデータを入れるために、「ロー
ド・レジスタ」の主体と共に使用されなければならな
い。これが、基本的な制御問題を生じる「ロード・レジ
スタ」の「実行」である。
テム３９０のレジスタを更新する機構は、ミリ・レジス
タとＧＰＲとの間で１対１に対応するマスク（ＧＰＲ更
新ロジツク１４４、１４６の中にある）である。若し、
マスク中のビツトが１ならば、そのマスクに対応するＧ
ＰＲは、そのマスクに対応するミリ・レジスタから更新
される。システム３９０インストラクシヨンが、常に一
定のＧＰＲ（例えば、ＧＰＲ２）を更新する時、これ
は、良好に働く。ミリコード中にエントリを生じるシス
テム３９０インストラクシヨンが更新するＧＰＲを特定
した時に、何が行なわれねばならないかを考えてみる。
第１に、インストラクシヨンのテキストはマスク・ビツ
トを構成するために検査されねばならない。これは、直
接的に行なわれるが、長時間を必要とする。第２に、ル
ープ内において、「実行」インストラクシヨンは、対応
するミリ・レジスタ中にデータを入れるために、「ロー
ド・レジスタ」の主体と共に使用されなければならな
い。これが、基本的な制御問題を生じる「ロード・レジ
スタ」の「実行」である。
【００８２】「ロード・レジスタ」の「実行」の効果
は、インストラクシヨンが特定したＧＰＲに対応するミ
リ・レジスタへデータを移動することである。ＧＰＲが
正しく更新されている限りは、このことに問題はない
が、しかし、割り込み可能インストラクシヨンが続けら
れることを、条件付きＭＥＮＤが見い出した時には、
「ロード・レジスタ」の「実行」はミリ・レジスタ中を
巡つてデータを移動させ、そして、コーダは、どのレジ
スタが修正されるのかを知ることができないから、ミリ
・ルーチン中のループは、絶望的な妥協をせざるを得な
い。ループを制御するものとして、不幸にも目標のレジ
スタが見い出された時には、不適当な実行が行なわれ
る。これが上述の制御問題である。
は、インストラクシヨンが特定したＧＰＲに対応するミ
リ・レジスタへデータを移動することである。ＧＰＲが
正しく更新されている限りは、このことに問題はない
が、しかし、割り込み可能インストラクシヨンが続けら
れることを、条件付きＭＥＮＤが見い出した時には、
「ロード・レジスタ」の「実行」はミリ・レジスタ中を
巡つてデータを移動させ、そして、コーダは、どのレジ
スタが修正されるのかを知ることができないから、ミリ
・ルーチン中のループは、絶望的な妥協をせざるを得な
い。ループを制御するものとして、不幸にも目標のレジ
スタが見い出された時には、不適当な実行が行なわれ
る。これが上述の制御問題である。
【００８３】本発明は、上述の制御問題及び性能問題が
最小限に留められるか、または除去できることを見い出
している。従つて、図６の実施例において、レジスタ管
理システム６３０は、ミリコードにエントリを生じるシ
ステム３９０インストラクシヨンによつて参照されるす
べてのＧＰＲを記憶するために、デコーダ・ハードウエ
アにより初期化されるレジスタの組（レジスタ・オペラ
ンド・レジスタ）を備えている。レジスタ・オペランド
・レジスタ（ＲＯＲ）を参照する独特のミリ・モード・
インストラクシヨンがある。
最小限に留められるか、または除去できることを見い出
している。従つて、図６の実施例において、レジスタ管
理システム６３０は、ミリコードにエントリを生じるシ
ステム３９０インストラクシヨンによつて参照されるす
べてのＧＰＲを記憶するために、デコーダ・ハードウエ
アにより初期化されるレジスタの組（レジスタ・オペラ
ンド・レジスタ）を備えている。レジスタ・オペランド
・レジスタ（ＲＯＲ）を参照する独特のミリ・モード・
インストラクシヨンがある。
【００８４】レジスタ・オペランド・レジスタ（ＲＯ
Ｒ）を設けることは、常に高速度なパイプライン・リセ
ツトが可能となるように、ミリ・レジスタからＧＰＲを
隔離している間で、ミリ・ルーチンによつてＧＰＲの内
容及びＧＰＲの値を呼び出させる。
Ｒ）を設けることは、常に高速度なパイプライン・リセ
ツトが可能となるように、ミリ・レジスタからＧＰＲを
隔離している間で、ミリ・ルーチンによつてＧＰＲの内
容及びＧＰＲの値を呼び出させる。
【００８５】図６はレジスタ・オペランド・レジスタ６
０２と、関連したサポート機能とを含むレジスタ管理シ
ステム６３０の機能を説明するためのブロツク図であ
る。図６のレジスタ管理システム（ＲＭＳ）６３０は、
レジスタ管理システム１３０の代りに、図１のＲＭＳと
関連して使用される。図１に示された参照番号と同じ参
照番号を持つＲＭＳ６３０中の素子は、図１の素子と同
じ素子を示している。レジスタ割り当てリスト１３２乃
至１３８、「フリー・スタツク」１４０及びＧＰＲ更新
ロジツク１４４、１４６は、図１の実施例に示されてい
るレジスタ管理システム１３０と同じように相互接続さ
れている。
０２と、関連したサポート機能とを含むレジスタ管理シ
ステム６３０の機能を説明するためのブロツク図であ
る。図６のレジスタ管理システム（ＲＭＳ）６３０は、
レジスタ管理システム１３０の代りに、図１のＲＭＳと
関連して使用される。図１に示された参照番号と同じ参
照番号を持つＲＭＳ６３０中の素子は、図１の素子と同
じ素子を示している。レジスタ割り当てリスト１３２乃
至１３８、「フリー・スタツク」１４０及びＧＰＲ更新
ロジツク１４４、１４６は、図１の実施例に示されてい
るレジスタ管理システム１３０と同じように相互接続さ
れている。
【００８６】図１の実施例に示した素子に加えて、図６
のＲＭＳ６３０は以下の素子を含んでいる。 ． レジスタ・オペランド・レジスタ（ＲＯＲ）６０
２。 ． デコーダ１１０からソースＲＯＲ識別子を受け取る
ために接続され、そして、ＲＯＲ６０２へ識別子を与え
るために接続されたＥＸＴＶ制御ロジツク６０４。 ． デコーダ１０１からシンク（sink）ＲＯＲ識別子を
受け取るために接続され、そして、ＲＯＲへ識別子を与
えるために接続されたＭＳＥＴ制御ロジツク６０６。 ． ＲＯＲ６０２からレジスタ識別子を受け取るために
接続されたデコードＲＯＲ割り当てリスト（ＤＲＲＡ
Ｌ）６０８。 ． ミリ・インストラクシヨンの終了時間のＲＯＲの値
を追跡するために、終了ロジツク１２２と、ＤＲＲＡＬ
６０８とに接続されている終了ＲＯＲ割り当てリスト
（ＣＲＲＡＬ）６１０。 ． ＤＲＲＡＬ６０８及びＤＲＡＬ１３２の間と、ＣＲ
ＲＡＬ６１０及びＣＲＡＬ１３４の間で夫々マスクされ
たコピーを行なうための明示したＧＰＲ更新ロジツク６
１２及び６１４。 ． ＭＳＥＴ ＧＰＲマスク６１５。
のＲＭＳ６３０は以下の素子を含んでいる。 ． レジスタ・オペランド・レジスタ（ＲＯＲ）６０
２。 ． デコーダ１１０からソースＲＯＲ識別子を受け取る
ために接続され、そして、ＲＯＲ６０２へ識別子を与え
るために接続されたＥＸＴＶ制御ロジツク６０４。 ． デコーダ１０１からシンク（sink）ＲＯＲ識別子を
受け取るために接続され、そして、ＲＯＲへ識別子を与
えるために接続されたＭＳＥＴ制御ロジツク６０６。 ． ＲＯＲ６０２からレジスタ識別子を受け取るために
接続されたデコードＲＯＲ割り当てリスト（ＤＲＲＡ
Ｌ）６０８。 ． ミリ・インストラクシヨンの終了時間のＲＯＲの値
を追跡するために、終了ロジツク１２２と、ＤＲＲＡＬ
６０８とに接続されている終了ＲＯＲ割り当てリスト
（ＣＲＲＡＬ）６１０。 ． ＤＲＲＡＬ６０８及びＤＲＡＬ１３２の間と、ＣＲ
ＲＡＬ６１０及びＣＲＡＬ１３４の間で夫々マスクされ
たコピーを行なうための明示したＧＰＲ更新ロジツク６
１２及び６１４。 ． ＭＳＥＴ ＧＰＲマスク６１５。
【００８７】「レジスタ・オペランド・レジスタ」（Ｒ
ＯＲ）６０２はＧＰＲを識別するのに夫々のレジスタが
十分な幅を持つているレジスタの組である。（ＲＯＲが
ＧＰＲを識別し、ＲＯＲがＧＰＲの内容のコピーを保持
し、あるいは、ＲＯＲが割り当てられた物理レジスタの
物理レジスタ識別子を保持し、そして、ＤＲＡＬと同じ
ような物理／論理レジスタ翻訳テーブルを含んでいるよ
うな他の実施方法がある。）ここで説明する実施例にお
いて、ＲＯＲはＧＰＲを識別する。
ＯＲ）６０２はＧＰＲを識別するのに夫々のレジスタが
十分な幅を持つているレジスタの組である。（ＲＯＲが
ＧＰＲを識別し、ＲＯＲがＧＰＲの内容のコピーを保持
し、あるいは、ＲＯＲが割り当てられた物理レジスタの
物理レジスタ識別子を保持し、そして、ＤＲＡＬと同じ
ような物理／論理レジスタ翻訳テーブルを含んでいるよ
うな他の実施方法がある。）ここで説明する実施例にお
いて、ＲＯＲはＧＰＲを識別する。
【００８８】ミリコードによつて遂行されるシステム３
９０インストラクシヨンによつて特定されるすべてのＧ
ＰＲを識別するために十分なＲＯＲがなければならな
い。ミリコードで実行されるシステム３９０インストラ
クシヨンのためには、４ビツトの幅を持つ６個のＲＯＲ
があれば十分である。システム３９０に対して、ＲＯＲ
は、ミリコード中にエントリさせるシステム３９０イン
ストラクシヨンのフオーマツトに従つて、異なつた初期
化が行なわれる。
９０インストラクシヨンによつて特定されるすべてのＧ
ＰＲを識別するために十分なＲＯＲがなければならな
い。ミリコードで実行されるシステム３９０インストラ
クシヨンのためには、４ビツトの幅を持つ６個のＲＯＲ
があれば十分である。システム３９０に対して、ＲＯＲ
は、ミリコード中にエントリさせるシステム３９０イン
ストラクシヨンのフオーマツトに従つて、異なつた初期
化が行なわれる。
【００８９】ＲＯＲ６０２は、ミリコードで実行される
３９０インストラクシヨンが検出された時、初期化され
る（デコーダ１１０によつて）。ＲＯＲは、３９０イン
ストラクシヨンの明示したレジスタ・オペランドへのア
クセスを獲得するためにミリ・ルーチンによつて使用さ
れる。
３９０インストラクシヨンが検出された時、初期化され
る（デコーダ１１０によつて）。ＲＯＲは、３９０イン
ストラクシヨンの明示したレジスタ・オペランドへのア
クセスを獲得するためにミリ・ルーチンによつて使用さ
れる。
【００９０】下記の表２は、どのようにしてＲＯＲが初
期化されるかを示している。
期化されるかを示している。
【００９１】 表２ ROR# RR,RRE RX RS SI S SS,SSE SS3 0 R1 R1 R1 B2 B1 B1 R1 1 R2 X2 R3 n/u n/u R1 R3 2 R2+1 B2 B2 n/u n/u B2 B2 3 R1+1 n/u R3+1 n/u n/u n/u R3+1 4 n/u n/u B2+1 n/u n/u n/u B1 5 n/u n/u R1+1 n/u n/u n/u R1+1 ＳＳ３はＳＳフオーマツトのインストラクシヨンを
参照する。この場合、Ｒ１及びＲ３はビツト８：１５に
おいて特定される。
参照する。この場合、Ｒ１及びＲ３はビツト８：１５に
おいて特定される。
【００９２】表２の最上部の欄を横方向に沿つて記載さ
れた、ＲＲ、ＲＲＥ、ＲＸ、ＳＩ、Ｓ、ＳＳ、ＳＳＥ及
びＳＳ３は、公知のＩＢＭシステム３７０及び３９０イ
ンストラクシヨン・タイプのフオーマツトであつて、Ｉ
ＢＭ社から入手することのできる「IBM Enterprise Sys
tems Architecture/390 Principles of Operation」と
題する刊行物（刊行物番号ＳＡ２２−７２０１−０）に
この詳細が記載されている。Ｒ１、Ｒ２、Ｒ３、Ｂ１、
Ｂ２及びＸ２は、充当するインストラクシヨン・フオー
マツト内のレジスタ識別フイールドである。記号「ｎ／
ｕ」は、そのインストラクシヨン・フオーマツトに対し
て使用されない（デコーダによつてロードされない）こ
とを示している。
れた、ＲＲ、ＲＲＥ、ＲＸ、ＳＩ、Ｓ、ＳＳ、ＳＳＥ及
びＳＳ３は、公知のＩＢＭシステム３７０及び３９０イ
ンストラクシヨン・タイプのフオーマツトであつて、Ｉ
ＢＭ社から入手することのできる「IBM Enterprise Sys
tems Architecture/390 Principles of Operation」と
題する刊行物（刊行物番号ＳＡ２２−７２０１−０）に
この詳細が記載されている。Ｒ１、Ｒ２、Ｒ３、Ｂ１、
Ｂ２及びＸ２は、充当するインストラクシヨン・フオー
マツト内のレジスタ識別フイールドである。記号「ｎ／
ｕ」は、そのインストラクシヨン・フオーマツトに対し
て使用されない（デコーダによつてロードされない）こ
とを示している。
【００９３】例えば、比較及び交換インストラクシヨン
は、ＲＳフオーマツトであり、特に、ＣＳ Ｒ１、Ｒ
３、Ｄ２（Ｂ２）フオーマツトが適する。特定の比較及
び交換インストラクシヨンは以下のインストラクシヨン
であると仮定する。 ＢＡ５７８０００（１６進数） 上述の１６進数値において、ＢＡはオペレーシヨン（Ｏ
Ｐ）コード、Ｒ１＝ＧＰＲ５、Ｒ３＝ＧＰＲ７及びＢ２
＝ＧＰＲ８である。デコーダがこのインストラクシヨン
に遭遇すると、デコーダは、そのインストラクシヨンが
ＲＳフオーマツトであると認識する。従つて、表２に従
つて、デコーダは以下のようにＲＯＲをロードする。 ＲＯＲ０＝５ ＲＯＲ１＝７ ＲＯＲ２＝８ ＲＯＲ３＝８ ＲＯＲ４＝９ ＲＯＲ５＝６
は、ＲＳフオーマツトであり、特に、ＣＳ Ｒ１、Ｒ
３、Ｄ２（Ｂ２）フオーマツトが適する。特定の比較及
び交換インストラクシヨンは以下のインストラクシヨン
であると仮定する。 ＢＡ５７８０００（１６進数） 上述の１６進数値において、ＢＡはオペレーシヨン（Ｏ
Ｐ）コード、Ｒ１＝ＧＰＲ５、Ｒ３＝ＧＰＲ７及びＢ２
＝ＧＰＲ８である。デコーダがこのインストラクシヨン
に遭遇すると、デコーダは、そのインストラクシヨンが
ＲＳフオーマツトであると認識する。従つて、表２に従
つて、デコーダは以下のようにＲＯＲをロードする。 ＲＯＲ０＝５ ＲＯＲ１＝７ ＲＯＲ２＝８ ＲＯＲ３＝８ ＲＯＲ４＝９ ＲＯＲ５＝６
【００９４】明示した３９０インストラクシヨン・レジ
スタ・オペランドにアクセスを獲得するのに用いられる
２つの基本的なミリ・インストラクシヨンがある。これ
らのミリ・インストラクシヨンはＥＸＴＶ（ＲＯＲを通
る引き出し）と、ＭＳＥＴ（ＲＯＲを通るセツト）であ
る。
スタ・オペランドにアクセスを獲得するのに用いられる
２つの基本的なミリ・インストラクシヨンがある。これ
らのミリ・インストラクシヨンはＥＸＴＶ（ＲＯＲを通
る引き出し）と、ＭＳＥＴ（ＲＯＲを通るセツト）であ
る。
【００９５】ＥＸＴＶは、ミリ・ルーチンが明示したレ
ジスタ・オペランドを読み取りたいと望んだ時に用いら
れる。ＥＸＴＶのオペランドはミリ・レジスタ（シン
ク）及びＲＯＲ（ソース）である。コーダは、どのＲＯ
Ｒを使用するかを決定するために表２（上掲）を使用す
る。
ジスタ・オペランドを読み取りたいと望んだ時に用いら
れる。ＥＸＴＶのオペランドはミリ・レジスタ（シン
ク）及びＲＯＲ（ソース）である。コーダは、どのＲＯ
Ｒを使用するかを決定するために表２（上掲）を使用す
る。
【００９６】ＥＸＴＶ制御ロジツク６０４はデコーダ１
１０からＥＸＴＶソース（ＲＯＲ識別子）を受け取るた
めに接続されている。デコーダ１１０からの制御信号に
応答して、ＥＸＴＶ制御ロジツク６０４はＥＸＴＶイン
ストラクシヨンによつて識別されたＲＯＲ位置から論理
レジスタ識別子を読み出す。ＲＯＲからの論理レジスタ
識別子はＤＲＡＬ１３２に与えられ、ＤＲＡＬ１３２に
おいて、論理レジスタ識別子は物理レジスタ識別子から
読み取るのに用いられる。その物理レジスタ識別子はロ
ード・レジスタ・タイプのインストラクシヨン（ハード
ウエア実行ユニツトの１つによつて実行される）のため
のソースとして使用される。ＥＸＴＶインストラクシヨ
ンのための物理シンク・レジスタ（このレジスタは特定
されたソースの物理レジスタの内容を受け取る）が、
「フリー・スタツク」１４０により与えられる。
１０からＥＸＴＶソース（ＲＯＲ識別子）を受け取るた
めに接続されている。デコーダ１１０からの制御信号に
応答して、ＥＸＴＶ制御ロジツク６０４はＥＸＴＶイン
ストラクシヨンによつて識別されたＲＯＲ位置から論理
レジスタ識別子を読み出す。ＲＯＲからの論理レジスタ
識別子はＤＲＡＬ１３２に与えられ、ＤＲＡＬ１３２に
おいて、論理レジスタ識別子は物理レジスタ識別子から
読み取るのに用いられる。その物理レジスタ識別子はロ
ード・レジスタ・タイプのインストラクシヨン（ハード
ウエア実行ユニツトの１つによつて実行される）のため
のソースとして使用される。ＥＸＴＶインストラクシヨ
ンのための物理シンク・レジスタ（このレジスタは特定
されたソースの物理レジスタの内容を受け取る）が、
「フリー・スタツク」１４０により与えられる。
【００９７】ミリ・ルーチンが３９０インストラクシヨ
ンの明示したレジスタ・オペランドを更新することが必
要である時、ＭＳＥＴミリ・インストラクシヨンが用い
られる。このソース・オペランドはミリ・レジスタであ
り、そのシンク・オペランドはＲＯＲ識別子によつて指
示される。
ンの明示したレジスタ・オペランドを更新することが必
要である時、ＭＳＥＴミリ・インストラクシヨンが用い
られる。このソース・オペランドはミリ・レジスタであ
り、そのシンク・オペランドはＲＯＲ識別子によつて指
示される。
【００９８】ＭＳＥＴ制御ロジツク６０６は、デコーダ
１１０からＭＳＥＴインストラクシヨンのシンク（ＲＯ
Ｒ識別子）を受け取るために接続されている。デコーダ
１０１からの制御信号に応答して、ＭＳＥＴ制御ロジツ
ク６０６は指定されたＲＯＲ位置からの論理レジスタ識
別子を読み出す。次に、論理レジスタ識別子は、ＤＲＲ
ＡＬ６０８の位置を指定するＭＳＥＴ汎用レジスタ更新
ロジツク・マスク６１５中の対応するビツトをセツトす
るために使用される。ロード・レジスタ・タイプのイン
ストラクシヨンは、ミリ・レジスタであるソースと、フ
リー・スタツクからのレジスタであるシンクとによつて
実行するためにスケジユーリングされる。フリー・スタ
ツクからのレジスタの物理レジスタ識別子は、たつた今
ＲＯＲから読み出された位置のＤＲＲＡＬ６０８に書き
込まれる。
１１０からＭＳＥＴインストラクシヨンのシンク（ＲＯ
Ｒ識別子）を受け取るために接続されている。デコーダ
１０１からの制御信号に応答して、ＭＳＥＴ制御ロジツ
ク６０６は指定されたＲＯＲ位置からの論理レジスタ識
別子を読み出す。次に、論理レジスタ識別子は、ＤＲＲ
ＡＬ６０８の位置を指定するＭＳＥＴ汎用レジスタ更新
ロジツク・マスク６１５中の対応するビツトをセツトす
るために使用される。ロード・レジスタ・タイプのイン
ストラクシヨンは、ミリ・レジスタであるソースと、フ
リー・スタツクからのレジスタであるシンクとによつて
実行するためにスケジユーリングされる。フリー・スタ
ツクからのレジスタの物理レジスタ識別子は、たつた今
ＲＯＲから読み出された位置のＤＲＲＡＬ６０８に書き
込まれる。
【００９９】デコードＲＯＲ割り当てリスト（ＤＲＲＡ
Ｌ）６０８は、ミリ・ルーチンがＲＯＲ６０２を通つて
明示的に名付けられたＧＰＲを更新する時に、臨時的な
ストレージとして使用される。（明示したレジスタ参照
子は、レジスタに名付けられたミリコードを呼び出した
３９０インストラクシヨンを意味し、明示ないレジスタ
参照子は、インストラクシヨンによつて名付けられて
「いない」一定のＧＰＲを常に修正する３９０インスト
ラクシヨンを意味する。）ＤＲＲＡＬ６０８はＤＲＡＬ
１３２と同じ構造（アーキテクチヤ化された各論理レジ
スタに対応するＤＲＲＡＬ中の１つのスロツト／位置が
ある）を持つている。終了ＲＯＲ割り当てリスト（ＣＲ
ＲＡＬ）６１０は、ＣＲＲＡＬ中にストアされたレジス
タの割り当てが終了時間を参照することを除いて、ＤＲ
ＲＡＬ６０８の構造と同じ構造を持つている。パイプラ
イン・リセツトが生じた時、ＣＲＲＡＬ６１０の内容が
ＤＲＲＡＬ６０８中にコピーすることができるように、
ＣＲＲＡＬはＤＲＲＡＬに接続されている。
Ｌ）６０８は、ミリ・ルーチンがＲＯＲ６０２を通つて
明示的に名付けられたＧＰＲを更新する時に、臨時的な
ストレージとして使用される。（明示したレジスタ参照
子は、レジスタに名付けられたミリコードを呼び出した
３９０インストラクシヨンを意味し、明示ないレジスタ
参照子は、インストラクシヨンによつて名付けられて
「いない」一定のＧＰＲを常に修正する３９０インスト
ラクシヨンを意味する。）ＤＲＲＡＬ６０８はＤＲＡＬ
１３２と同じ構造（アーキテクチヤ化された各論理レジ
スタに対応するＤＲＲＡＬ中の１つのスロツト／位置が
ある）を持つている。終了ＲＯＲ割り当てリスト（ＣＲ
ＲＡＬ）６１０は、ＣＲＲＡＬ中にストアされたレジス
タの割り当てが終了時間を参照することを除いて、ＤＲ
ＲＡＬ６０８の構造と同じ構造を持つている。パイプラ
イン・リセツトが生じた時、ＣＲＲＡＬ６１０の内容が
ＤＲＲＡＬ６０８中にコピーすることができるように、
ＣＲＲＡＬはＤＲＲＡＬに接続されている。
【０１００】例えば、ＤＲＲＡＬ６０８及びＣＲＲＡＬ
６１０は、以下のようにして、ＭＳＥＴインストラクシ
ヨンによつて処理することができる。ＭＳＥＴ １，１
０これは、第１番目のＲＯＲが参照するＧＰＲ中に置か
れる情報を、ミリ・レジスタ１０が持つていることを意
味する（第１番目のＲＯＲは論理レジスタ識別子を含ん
でいる）。
６１０は、以下のようにして、ＭＳＥＴインストラクシ
ヨンによつて処理することができる。ＭＳＥＴ １，１
０これは、第１番目のＲＯＲが参照するＧＰＲ中に置か
れる情報を、ミリ・レジスタ１０が持つていることを意
味する（第１番目のＲＯＲは論理レジスタ識別子を含ん
でいる）。
【０１０１】第１番目のＲＯＲがＧＰＲ７に位置付けら
れたものと仮定する。ＭＳＥＴがデコードされた時、利
用可能な物理レジスタは「フリー・スタツク」から取り
出され、そして、その識別子がＤＲＲＡＬのスロツト７
中に書き込まれる。これと同時に、ＧＰＲ７に対応する
明示したＧＰＲマスク・ビツトが１にセツトされる。次
に、ロード・レジスタの動作は実行するためにスケジユ
ーリングされる。実行された時、ロード・レジスタの動
作は、ＭＤＲＡＬのスロツト１０（ソース）において識
別された物理レジスタの内容を、ＭＤＲＡＬのスロツト
７（シンク）において識別された物理レジスタへコピー
する。ＭＳＥＴインストラクシヨンが終了した時、ＤＲ
ＲＡＬのスロツト７中の物理レジスタ識別子もまた、Ｃ
ＲＲＡＬのスロツト中に書き込まれる。若し、パイプラ
インがリセツトされねばならなければ、上述と同じよう
に、ＤＲＲＡＬ６０８をＣＲＲＡＬ６１０が更新するこ
とができる（ＣＲＡＬ１３４がＤＲＡＬ１３２にコピー
され、そして、ＭＣＲＡＬ１３８がＭＤＲＡＬ１３６に
コピーされるのと同じように）。
れたものと仮定する。ＭＳＥＴがデコードされた時、利
用可能な物理レジスタは「フリー・スタツク」から取り
出され、そして、その識別子がＤＲＲＡＬのスロツト７
中に書き込まれる。これと同時に、ＧＰＲ７に対応する
明示したＧＰＲマスク・ビツトが１にセツトされる。次
に、ロード・レジスタの動作は実行するためにスケジユ
ーリングされる。実行された時、ロード・レジスタの動
作は、ＭＤＲＡＬのスロツト１０（ソース）において識
別された物理レジスタの内容を、ＭＤＲＡＬのスロツト
７（シンク）において識別された物理レジスタへコピー
する。ＭＳＥＴインストラクシヨンが終了した時、ＤＲ
ＲＡＬのスロツト７中の物理レジスタ識別子もまた、Ｃ
ＲＲＡＬのスロツト中に書き込まれる。若し、パイプラ
インがリセツトされねばならなければ、上述と同じよう
に、ＤＲＲＡＬ６０８をＣＲＲＡＬ６１０が更新するこ
とができる（ＣＲＡＬ１３４がＤＲＡＬ１３２にコピー
され、そして、ＭＣＲＡＬ１３８がＭＤＲＡＬ１３６に
コピーされるのと同じように）。
【０１０２】ミリコードがデコードされた時、ＤＲＲＡ
Ｌ６０８に行なわれたすべての変更（ＭＳＥＴミリ・イ
ンストラクシヨンの実行によつて）は、「ＧＰＲ更新ロ
ジツク」を介してＤＲＡＬ１３２にコピーされる。この
実施例において、ＤＲＲＡＬのスロツト７中の物理レジ
スタ識別子はＤＲＡＬのスロツト７の中にコピーされ
る。ＭＥＮＤが終了された時、ＧＰＲ更新ロジツク６１
４を通して、ＣＲＲＡＬ６１０中の変更をコピーするこ
とによつて、同じ変更がＣＲＡＬ１３４に対して行なわ
れる。
Ｌ６０８に行なわれたすべての変更（ＭＳＥＴミリ・イ
ンストラクシヨンの実行によつて）は、「ＧＰＲ更新ロ
ジツク」を介してＤＲＡＬ１３２にコピーされる。この
実施例において、ＤＲＲＡＬのスロツト７中の物理レジ
スタ識別子はＤＲＡＬのスロツト７の中にコピーされ
る。ＭＥＮＤが終了された時、ＧＰＲ更新ロジツク６１
４を通して、ＣＲＲＡＬ６１０中の変更をコピーするこ
とによつて、同じ変更がＣＲＡＬ１３４に対して行なわ
れる。
【０１０３】明示した更新ロジツク６１２の対が、明示
しないＧＰＲ更新ロジツク１４４、１４６によつて用い
られるものから、離隔したレジスタ・マスクをアクセス
することを除けば、明示したＧＰＲ更新ロジツク６１
２、６１４は、明示しないＧＰＲ更新ロジツク１４４、
１４６と同じである。
しないＧＰＲ更新ロジツク１４４、１４６によつて用い
られるものから、離隔したレジスタ・マスクをアクセス
することを除けば、明示したＧＰＲ更新ロジツク６１
２、６１４は、明示しないＧＰＲ更新ロジツク１４４、
１４６と同じである。
【０１０４】明示しないレジスタの更新のために、異な
つた方法が使用される。この実施例において、コーダ
は、どのＧＰＲが更新されるかを知つている。コーダは
対応するミリ・レジスタ中の正しい情報を残すよう配列
する。ミリ・インストラクシヨン（ＯＲＭＩ）がマスク
をセツトするために発生され（図５の５０２を参照）、
このマスクのビツトは、ＧＰＲのピツトに１対１に対応
している。従つて、若し、ＧＰＲ４が変更されるなら
ば、その情報は、ＭＥＮＤ時間において、ＭＲ４中に残
される。ＯＲＭＩインストラクシヨンはＧＰＲマスクの
ビツト４をセツトする。
つた方法が使用される。この実施例において、コーダ
は、どのＧＰＲが更新されるかを知つている。コーダは
対応するミリ・レジスタ中の正しい情報を残すよう配列
する。ミリ・インストラクシヨン（ＯＲＭＩ）がマスク
をセツトするために発生され（図５の５０２を参照）、
このマスクのビツトは、ＧＰＲのピツトに１対１に対応
している。従つて、若し、ＧＰＲ４が変更されるなら
ば、その情報は、ＭＥＮＤ時間において、ＭＲ４中に残
される。ＯＲＭＩインストラクシヨンはＧＰＲマスクの
ビツト４をセツトする。
【０１０５】ＭＥＮＤデコードにおいて、ＧＰＲがそれ
らのマスク・ビツトをセツトする度に、対応するＭＤＲ
ＡＬ１３６のスロツトは、明示しないＧＰＲ更新ロジツ
ク１４４によつてＤＲＡＬ１３２にコピーされる。これ
は、３９０インストラクシヨンのデコードが次のサイク
ルで遂行できるように、ＤＲＡＬ１３２を更新する。Ｍ
ＥＮＤの終了において、ＧＰＲがＯＲＭＩインストラク
シヨンによつてそれらのマスク・ビツトをセツトする度
に、対応するＭＣＲＡＬのスロツトは、ＧＰＲ更新ロジ
ツク１４６によつてＣＲＡＬ１３４にコピーされる。
らのマスク・ビツトをセツトする度に、対応するＭＤＲ
ＡＬ１３６のスロツトは、明示しないＧＰＲ更新ロジツ
ク１４４によつてＤＲＡＬ１３２にコピーされる。これ
は、３９０インストラクシヨンのデコードが次のサイク
ルで遂行できるように、ＤＲＡＬ１３２を更新する。Ｍ
ＥＮＤの終了において、ＧＰＲがＯＲＭＩインストラク
シヨンによつてそれらのマスク・ビツトをセツトする度
に、対応するＭＣＲＡＬのスロツトは、ＧＰＲ更新ロジ
ツク１４６によつてＣＲＡＬ１３４にコピーされる。
【０１０６】ｃ．ドレイン・インストラクシヨン・パイ
プライン システムの柔軟性と効率とを強化するために、図１及び
図６のシステムは、パイプラインをドレイン（排出）さ
せるためのミリ・インストラクシヨンを含んでいる。
「ドレイン・インストラクシヨン・パイプライン（ＤＩ
Ｐ）」と呼ばれるこのミリ・インストラクシヨンは、
（１）パイプライン・ドレインを何時にするか、（２）
どのタイプのパイプライン・ドレインを遂行させるかに
関するコーダによつて広い選択性を可能にしている。Ｄ
ＩＰインストラクシヨンは、選択すべき状態が発生する
まで、コーダが、システムによるデコード動作を保留さ
せることを可能にする。
プライン システムの柔軟性と効率とを強化するために、図１及び
図６のシステムは、パイプラインをドレイン（排出）さ
せるためのミリ・インストラクシヨンを含んでいる。
「ドレイン・インストラクシヨン・パイプライン（ＤＩ
Ｐ）」と呼ばれるこのミリ・インストラクシヨンは、
（１）パイプライン・ドレインを何時にするか、（２）
どのタイプのパイプライン・ドレインを遂行させるかに
関するコーダによつて広い選択性を可能にしている。Ｄ
ＩＰインストラクシヨンは、選択すべき状態が発生する
まで、コーダが、システムによるデコード動作を保留さ
せることを可能にする。
【０１０７】システム３７０／システム３９０の環境に
おいて、ＤＩＰインストラクシヨンは、ＲＲＥフオーマ
ツトを持つていることが望ましい。図７に細部が示され
ているＤＩＰインストラクシヨン７０２は、オプシヨン
の数から選ばせるためにコーダを活性化する４ビツトの
Ｓ１フイールドを含んでいる。これらのオプシヨンは、
図８の表（８０２）に示されており、以下に詳細に説明
する。
おいて、ＤＩＰインストラクシヨンは、ＲＲＥフオーマ
ツトを持つていることが望ましい。図７に細部が示され
ているＤＩＰインストラクシヨン７０２は、オプシヨン
の数から選ばせるためにコーダを活性化する４ビツトの
Ｓ１フイールドを含んでいる。これらのオプシヨンは、
図８の表（８０２）に示されており、以下に詳細に説明
する。
【０１０８】Ｓ１フイールドが００１０にセツトされた
時、例外は生じない点に、すべてのストア要求が到達し
たことを、キヤツシユ１０４が表示するまで、デコード
動作は保留されるが、しかし、実際のストアは完了して
いない。デコーダ１１０はストレージ・システム１０２
からの信号を監視する。すべてのストアの事前テストが
成功裡に終了したことを表示するために、キヤツシユ１
０４がデコーダ１１０に信号を送つた時、デコード動作
は回復する。
時、例外は生じない点に、すべてのストア要求が到達し
たことを、キヤツシユ１０４が表示するまで、デコード
動作は保留されるが、しかし、実際のストアは完了して
いない。デコーダ１１０はストレージ・システム１０２
からの信号を監視する。すべてのストアの事前テストが
成功裡に終了したことを表示するために、キヤツシユ１
０４がデコーダ１１０に信号を送つた時、デコード動作
は回復する。
【０１０９】Ｓ１フイールドが０１００にセツトされた
時、あらかじめ意図されたすべてのミリコード・インス
トラクシヨンが終了するまで、デコード動作は保留され
る。デコーダ１１０は、終了ロジツクが意図された前の
すべてのミリ・インストラクシヨンを完了したことを表
示する終了ロジツク１２２からの信号を監視する。
時、あらかじめ意図されたすべてのミリコード・インス
トラクシヨンが終了するまで、デコード動作は保留され
る。デコーダ１１０は、終了ロジツクが意図された前の
すべてのミリ・インストラクシヨンを完了したことを表
示する終了ロジツク１２２からの信号を監視する。
【０１１０】Ｓ１フイールドが０１１０にセツトされた
時、あらかじめ意図されたすべての「動作の単位」から
のあらかじめ意図されたすべてのストア（直列化）が終
了するまで、デコード動作は保留される。動作の単位
は、割り込み可能でないすべてのインストラクシヨン、
または割り込み可能インストラクシヨンの定義されたす
べての部分である（この詳細は、上述のＩＢＭの刊行物
に記載されている）。デコーダ１１０はキヤツシユ１０
４からの状態信号を監視する。前の動作単位からのすべ
てのストアが完了したことを表示するデコーダ１１０
へ、キヤツシユ１０４が信号を送つた時、デコード動作
は復旧する。
時、あらかじめ意図されたすべての「動作の単位」から
のあらかじめ意図されたすべてのストア（直列化）が終
了するまで、デコード動作は保留される。動作の単位
は、割り込み可能でないすべてのインストラクシヨン、
または割り込み可能インストラクシヨンの定義されたす
べての部分である（この詳細は、上述のＩＢＭの刊行物
に記載されている）。デコーダ１１０はキヤツシユ１０
４からの状態信号を監視する。前の動作単位からのすべ
てのストアが完了したことを表示するデコーダ１１０
へ、キヤツシユ１０４が信号を送つた時、デコード動作
は復旧する。
【０１１１】Ｓ１フイールドが１０００にセツトされた
時、あらかじめ意図されたすべてのマクロインストラク
シヨン（システム３９０のインストラクシヨン）が終了
するまで、デコード動作は保留される。デコーダ１１０
は、終了ロジツクが、あらかじめ意図されたすべての３
９０インストラクシヨンを終了したことを表示する終了
ロジツク１２２からの信号を監視する。
時、あらかじめ意図されたすべてのマクロインストラク
シヨン（システム３９０のインストラクシヨン）が終了
するまで、デコード動作は保留される。デコーダ１１０
は、終了ロジツクが、あらかじめ意図されたすべての３
９０インストラクシヨンを終了したことを表示する終了
ロジツク１２２からの信号を監視する。
【０１１２】Ｓ１フイールドが１０１０にセツトされた
時、次のＭＥＮＤインストラクシヨンのデコードの直後
で開始するデコード動作が保留される。ＤＩＰインスト
ラクシヨンが終了した時（終了ロジツク１２２からデコ
ーダ１１０への信号によつて表示される）、システム
は、システム３９０インストラクシヨンを保持している
すべてのインストラクシヨン・バツフアを無効にし、そ
して、次に続くシステム３９０インストラクシヨンを取
り出す。次のシステム３９０インストラクシヨンが取り
出されるアドレス位置をミリ・インストラクシヨンが変
更した時、このＤＩＰインストラクシヨンが使用され
（例えば、ミリ・ルーチンがＩＢＭ３９０制御レジスタ
１、または制御レジスタ１３を変更した時、アドレス翻
訳は、制御レジスタ０において制御するか、または、Ｐ
ＳＷアドレス位置の内容が制御する）、そして、このＤ
ＩＰインストラクシヨンは、この変更を生じたミリ・イ
ンストラクシヨンに直接続いて挿入される。
時、次のＭＥＮＤインストラクシヨンのデコードの直後
で開始するデコード動作が保留される。ＤＩＰインスト
ラクシヨンが終了した時（終了ロジツク１２２からデコ
ーダ１１０への信号によつて表示される）、システム
は、システム３９０インストラクシヨンを保持している
すべてのインストラクシヨン・バツフアを無効にし、そ
して、次に続くシステム３９０インストラクシヨンを取
り出す。次のシステム３９０インストラクシヨンが取り
出されるアドレス位置をミリ・インストラクシヨンが変
更した時、このＤＩＰインストラクシヨンが使用され
（例えば、ミリ・ルーチンがＩＢＭ３９０制御レジスタ
１、または制御レジスタ１３を変更した時、アドレス翻
訳は、制御レジスタ０において制御するか、または、Ｐ
ＳＷアドレス位置の内容が制御する）、そして、このＤ
ＩＰインストラクシヨンは、この変更を生じたミリ・イ
ンストラクシヨンに直接続いて挿入される。
【０１１３】Ｓ１フイールドが１１００にセツトされた
時、あらかじめ意図されたすべてのインストラクシヨン
が終了するまで、デコード動作は保留される。デコーダ
１１０は、終了ロジツクがすべてのインストラクシヨン
を終了したことを表示する終了ロジツク１２２からの信
号を監視する。
時、あらかじめ意図されたすべてのインストラクシヨン
が終了するまで、デコード動作は保留される。デコーダ
１１０は、終了ロジツクがすべてのインストラクシヨン
を終了したことを表示する終了ロジツク１２２からの信
号を監視する。
【０１１４】Ｓ１フイールドが１１１０にセツトされた
時、次のＭＥＮＤインストラクシヨンのデコードの直後
に開始するデコード動作が保留される。ＤＩＰインスト
ラクシヨンが終了した時、取り出し動作が再開される。
このＤＩＰインストラクシヨンは、次のシステム３９０
インストラクシヨンが取り出されるインストラクシヨン
・アドレスを、ミリ・インストラクシヨンが変更した時
か、または、プロセツサのインストラクシヨンを取り出
す能力（例えば、取り出し保護の付勢、または滅勢によ
る能力）に影響する制御レジスタ、或はプログラム・イ
ベント・レコーダ（program event recorder-ＰＥＲ）
を、ＤＩＰインストラクシヨンが、変更する場合、（例
えばミリ・ルーチンがＩＢＭシステム３７０／３９０制
御レジスタ０、９、１０、または１１を変更する時）Ｄ
ＩＰインストラクシヨンが使用され、そして、変更を生
じるミリ・インストラクシヨンに直接続けて挿入され
る。
時、次のＭＥＮＤインストラクシヨンのデコードの直後
に開始するデコード動作が保留される。ＤＩＰインスト
ラクシヨンが終了した時、取り出し動作が再開される。
このＤＩＰインストラクシヨンは、次のシステム３９０
インストラクシヨンが取り出されるインストラクシヨン
・アドレスを、ミリ・インストラクシヨンが変更した時
か、または、プロセツサのインストラクシヨンを取り出
す能力（例えば、取り出し保護の付勢、または滅勢によ
る能力）に影響する制御レジスタ、或はプログラム・イ
ベント・レコーダ（program event recorder-ＰＥＲ）
を、ＤＩＰインストラクシヨンが、変更する場合、（例
えばミリ・ルーチンがＩＢＭシステム３７０／３９０制
御レジスタ０、９、１０、または１１を変更する時）Ｄ
ＩＰインストラクシヨンが使用され、そして、変更を生
じるミリ・インストラクシヨンに直接続けて挿入され
る。
【０１１５】ＤＩＰ１１１０も、ＤＩＰ１０１０のいず
れもがミリ・ルーチンに遭遇されなければ、システム３
９０インストラクシヨンの取り出し動作は、ＭＥＮＤが
デコードされると直ぐに再開される。
れもがミリ・ルーチンに遭遇されなければ、システム３
９０インストラクシヨンの取り出し動作は、ＭＥＮＤが
デコードされると直ぐに再開される。
【０１１６】上述されていないＳ１フイールドの値は、
使用されないか、あるいは、特殊のアーキテクチヤ、ま
たはデザインに基づく機能のような他のドレイン事態の
ために使用される。
使用されないか、あるいは、特殊のアーキテクチヤ、ま
たはデザインに基づく機能のような他のドレイン事態の
ために使用される。
【０１１７】上述した理論は、通常のマイクロコード、
または割り込み可能なタイプの実行モードを持つマシン
に使用できるばかりでなく、明白な直列化、またはドレ
イン・パイプライン・インストラクシヨンを必要とする
任意の他のシステムに使用することができる。
または割り込み可能なタイプの実行モードを持つマシン
に使用できるばかりでなく、明白な直列化、またはドレ
イン・パイプライン・インストラクシヨンを必要とする
任意の他のシステムに使用することができる。
【０１１８】ｄ．本発明の特徴と利点上述したミリ・モ
ードのシステムは種々の利点を持つている。
ードのシステムは種々の利点を持つている。
【０１１９】上述したシステムは、ＣＩＳＣコンピユー
タの二重アーキテクチヤ（dual architecture）を実施
するための有効な方法を与える。この理由は、デコー
ダ、少なくとも幾つかの実行ユニツト、そして、終了ハ
ードウエアが、ユーザの可視的なアーキテクチヤ（例え
ば、システム３９０）及びプライベートのミリコード・
アーキテクチヤの両方について認識され得るということ
である。好ましい実施例においては、ミリコード・アー
キテクチヤを生成するミリ・インストラクシヨンによつ
てシステム３９０アーキテクチヤは増大する。このこと
は、ミリコード・アーキテクチヤが多くの既存のインス
トラクシヨン（例えば「ロード」）を再びアーキテクチ
ヤ化する必要はないということを意味する。全く違つた
アーキテクチヤをミリコード・アーキテクチヤとして実
施することができる訳である。
タの二重アーキテクチヤ（dual architecture）を実施
するための有効な方法を与える。この理由は、デコー
ダ、少なくとも幾つかの実行ユニツト、そして、終了ハ
ードウエアが、ユーザの可視的なアーキテクチヤ（例え
ば、システム３９０）及びプライベートのミリコード・
アーキテクチヤの両方について認識され得るということ
である。好ましい実施例においては、ミリコード・アー
キテクチヤを生成するミリ・インストラクシヨンによつ
てシステム３９０アーキテクチヤは増大する。このこと
は、ミリコード・アーキテクチヤが多くの既存のインス
トラクシヨン（例えば「ロード」）を再びアーキテクチ
ヤ化する必要はないということを意味する。全く違つた
アーキテクチヤをミリコード・アーキテクチヤとして実
施することができる訳である。
【０１２０】また、本発明はミリ・ルーチンの開始及び
終了の両方の時点において、ミリコード・インストラク
シヨンとシステム３９０インストラクシヨンとを重複し
て実行させることができる。この重複した実行は、シス
テム全体の性能を、より向上させる。また、本発明のシ
ステムは、ミリ・モード内でのシステム３９０モードか
らミリ・モードへの転換の間と、ミリ・モードからシス
テム３９０モードへの転換の間とで、プロセツサのアー
キテクチヤ化された状態を維持する機構を与える。ま
た、本発明のシステムは、ミリ・モードにおいて、ある
いは、ミリ・モードへの転換、またはミリ・モードから
の転換の間で、パイプラインのリトライ機構を与える。
終了の両方の時点において、ミリコード・インストラク
シヨンとシステム３９０インストラクシヨンとを重複し
て実行させることができる。この重複した実行は、シス
テム全体の性能を、より向上させる。また、本発明のシ
ステムは、ミリ・モード内でのシステム３９０モードか
らミリ・モードへの転換の間と、ミリ・モードからシス
テム３９０モードへの転換の間とで、プロセツサのアー
キテクチヤ化された状態を維持する機構を与える。ま
た、本発明のシステムは、ミリ・モードにおいて、ある
いは、ミリ・モードへの転換、またはミリ・モードから
の転換の間で、パイプラインのリトライ機構を与える。
【０１２１】本発明のシステムは二重のアーキテクチヤ
の間での効果的な通信を与える。ミリコード・ルーチン
は情報を得るためにシステム３９０の機能にアクセスす
ることができ、そして、これらのシステム３９０の機能
（例えば、汎用レジスタ（ＧＰＲ）、アクセス・レジス
タ（ＡＲ）、浮動小数点レジスタ（ＦＰＲ）、制御レジ
スタ（ＣＲ）、プログラム状態ワード（ＰＳＷ）及びス
トレージなど）の中に数値を入れることができるので、
システム３９０アーキテクチヤとミリコード・アーキテ
クチヤとの間の通信が達成される。
の間での効果的な通信を与える。ミリコード・ルーチン
は情報を得るためにシステム３９０の機能にアクセスす
ることができ、そして、これらのシステム３９０の機能
（例えば、汎用レジスタ（ＧＰＲ）、アクセス・レジス
タ（ＡＲ）、浮動小数点レジスタ（ＦＰＲ）、制御レジ
スタ（ＣＲ）、プログラム状態ワード（ＰＳＷ）及びス
トレージなど）の中に数値を入れることができるので、
システム３９０アーキテクチヤとミリコード・アーキテ
クチヤとの間の通信が達成される。
【０１２２】本発明のシステムは、分離したミリコード
のアーキテクチヤ化された機能を含ませるように拡大す
ることができる。換言すれば、ミリコードのアーキテク
チヤはそれ自身の機能（例えば、システム３９０の機能
ではない機能）を与えることができる。
のアーキテクチヤ化された機能を含ませるように拡大す
ることができる。換言すれば、ミリコードのアーキテク
チヤはそれ自身の機能（例えば、システム３９０の機能
ではない機能）を与えることができる。
【０１２３】本発明のシステムは３９０インストラクシ
ヨンをミリコードに自動的に切り換えることができるよ
うに修正することができる。デコーダが使用する幾つか
のテーブルを変更することによつて、ミリコードにおい
て実行されるハードウエア中で遂行されるように、イン
ストラクシヨンを始めから定義することが可能である。
機能を遂行するミリ・ルーチンは、デコーダが使用する
エントリ・ポイントにおいて、ミリコード・アレイ中に
ロードされなければならない。若し、ミリコード・アレ
イ中にそのルーチンが存在すれば、そのルーチンは自動
的に行なうことができる。
ヨンをミリコードに自動的に切り換えることができるよ
うに修正することができる。デコーダが使用する幾つか
のテーブルを変更することによつて、ミリコードにおい
て実行されるハードウエア中で遂行されるように、イン
ストラクシヨンを始めから定義することが可能である。
機能を遂行するミリ・ルーチンは、デコーダが使用する
エントリ・ポイントにおいて、ミリコード・アレイ中に
ロードされなければならない。若し、ミリコード・アレ
イ中にそのルーチンが存在すれば、そのルーチンは自動
的に行なうことができる。
【０１２４】また、ＲＯＲを設けたことは、幾つかの利
点を与える。
点を与える。
【０１２５】ＲＯＲは、他の付加的な手段や、前に記載
した手段の付加的な実行時間を導入することなく、ミリ
コード・ルーチンによつて管理的に修正され、検知され
るシステム３９０インストラクシヨンによつて特定され
たＧＰＲを可能にする。
した手段の付加的な実行時間を導入することなく、ミリ
コード・ルーチンによつて管理的に修正され、検知され
るシステム３９０インストラクシヨンによつて特定され
たＧＰＲを可能にする。
【０１２６】ＲＯＲ機構はミリ・ルーチンによつてアク
セスされる「アクセス・レジスタ」及び「浮動小数点レ
ジスタ」も同様に適用することができる。
セスされる「アクセス・レジスタ」及び「浮動小数点レ
ジスタ」も同様に適用することができる。
【０１２７】コーダはシステム３９０インストラクシヨ
ンのテキストを検査することなく、システム３９０のＧ
ＰＲによつて特定されたオペランドをミリ・レジスタに
ロードすることができる。「実行」インストラクシヨン
は、その性質上性能が良くないとして知られている。
「実行」はインストラクシヨンを修正するが、このため
には、そのインストラクシヨンが処理される前に結果が
取り出され、修正され、デコードされねばならない。こ
れは、パイプラインを分裂させる。オペランドを特定さ
れたＧＰＲにアクセスすることは、ミリコードにおいて
共通に行なわれる。従つて多数のミリ・モードのルーチ
ンは少数のインストラクシヨンで書き込むことができ、
そして、それらのインストラクシヨンは、より効率よく
実行される。
ンのテキストを検査することなく、システム３９０のＧ
ＰＲによつて特定されたオペランドをミリ・レジスタに
ロードすることができる。「実行」インストラクシヨン
は、その性質上性能が良くないとして知られている。
「実行」はインストラクシヨンを修正するが、このため
には、そのインストラクシヨンが処理される前に結果が
取り出され、修正され、デコードされねばならない。こ
れは、パイプラインを分裂させる。オペランドを特定さ
れたＧＰＲにアクセスすることは、ミリコードにおいて
共通に行なわれる。従つて多数のミリ・モードのルーチ
ンは少数のインストラクシヨンで書き込むことができ、
そして、それらのインストラクシヨンは、より効率よく
実行される。
【０１２８】上述のことに加えて、インストラクシヨン
が特定したＧＰＲに書き込む割り込み可能インストラク
シヨンの場合において、保存し、復元する完全なミリ・
レジスタの内容は、動作の単位を遂行するループ中に回
避される。保存し、復元するレジスタのオーバーヘツド
は多額である。
が特定したＧＰＲに書き込む割り込み可能インストラク
シヨンの場合において、保存し、復元する完全なミリ・
レジスタの内容は、動作の単位を遂行するループ中に回
避される。保存し、復元するレジスタのオーバーヘツド
は多額である。
【０１２９】ＲＯＲによつてミリコードのプログラマ
は、より理解し易いコードで書き込むことができる。
「ミリ・レジスタｘの中にレジスタ・オペランド３を入
れよ」を意味するミリ・モードのインストラクシヨンを
発生することは、従来のプログラミングよりも遥かに明
らかである。
は、より理解し易いコードで書き込むことができる。
「ミリ・レジスタｘの中にレジスタ・オペランド３を入
れよ」を意味するミリ・モードのインストラクシヨンを
発生することは、従来のプログラミングよりも遥かに明
らかである。
【０１３０】ＲＯＲはＧＰＲの修正を反転することがで
きる。ＧＰＲの修正は、ミリ・モードの終了まで遅延さ
れる。従つてＭＳＥＴのミリ・インストラクシヨンの影
響は、ＭＥＮＤインストラクシヨンの終了まで反転され
る。
きる。ＧＰＲの修正は、ミリ・モードの終了まで遅延さ
れる。従つてＭＳＥＴのミリ・インストラクシヨンの影
響は、ＭＥＮＤインストラクシヨンの終了まで反転され
る。
【０１３１】
【発明の効果】本発明により異なるアーキテクチヤを有
するインストラクシヨンを１つの実行ユニツトで実施
し、かつインストラクシヨンのパイプライン中に同時に
供給することが可能となる。
するインストラクシヨンを１つの実行ユニツトで実施
し、かつインストラクシヨンのパイプライン中に同時に
供給することが可能となる。
【図１】ミリコード・レジスタ管理機能を有するコンピ
ユータ・システムのブロツク図である。
ユータ・システムのブロツク図である。
【図２】図１のミリコード終了レジスタ割り当てリスト
（ＭＣＲＡＬ）における各エントリのフオーマツトを示
す図である。
（ＭＣＲＡＬ）における各エントリのフオーマツトを示
す図である。
【図３】図１のコンピユータ・システムにおいて、シス
テム３９０のモードからミリ・モードへ転換する処理を
説明するための流れ図である。
テム３９０のモードからミリ・モードへ転換する処理を
説明するための流れ図である。
【図４】図１のコンピユータ・システムにおいて、シス
テム３９０のモードからミリ・モードへ転換する処理を
説明するための流れ図である。
テム３９０のモードからミリ・モードへ転換する処理を
説明するための流れ図である。
【図５】汎用レジスタ（ＧＰＲ）更新ロジツクの汎用レ
ジスタ・マスクが、どのようにして図１のミリコード・
デコード・レジスタ割り当てリスト（ＭＤＲＡＬ）及び
デコード・レジスタ割り当てリスト（ＤＲＡＬ）と対話
するかを説明するための図である。
ジスタ・マスクが、どのようにして図１のミリコード・
デコード・レジスタ割り当てリスト（ＭＤＲＡＬ）及び
デコード・レジスタ割り当てリスト（ＤＲＡＬ）と対話
するかを説明するための図である。
【図６】レジスタ・オペランド・レジスタを有するレジ
スタ管理システムのブロツク図である。
スタ管理システムのブロツク図である。
【図７】ドレイン・パイプライン・インストラクシヨン
（ＤＩＰ）のフオーマツトを示す図である。
（ＤＩＰ）のフオーマツトを示す図である。
【図８】図７のインストラクシヨンのＳ１フイールドの
種々の値に応答して、図１のコンピユータ・システムに
よつて遂行される機能を説明するための表である。
種々の値に応答して、図１のコンピユータ・システムに
よつて遂行される機能を説明するための表である。
１０２ システム・ストレージ（主メモリ） １０４ キヤツシユ・メモリ １０５ インストラクシヨン・バツフア １０６ インストラクシヨン・レジスタ １０７ インストラクシヨン取り出しロジツク １０８ ミリコード・アレイ １１０ デコーダ １１２ 実行エレメント １１４ インストラクシヨン実行の専用ユニツト １１６ ローカル・ワーキング・ストレージ １１８ レジスタ・プール １２０ ミリ・モード検出ロジツク １２２ 終了ロジツク １２４ プログラム・ステータス・ワード １２６ ミリ・プログラム・ステータス・ワード １２８ 割り込み優先ロジツク １３０、６３０ レジスタ管理システム １３２ デコード・レジスタ割り当てリスト（ＤＲＡ
Ｌ） １３４ 終了レジスタ割り当てリスト（ＣＲＡＬ） １３６ ミリコード・デコード・レジスタ割り当てリス
ト（ＭＤＲＡＬ） １３８ ミリコード終了レジスタ割り当てリスト（ＭＣ
ＲＡＬ） １４０ フリー・スタツク １４２ バツクアツプ・レジスタ割り当てリスト（ＢＲ
ＡＬ） １４４、１４６ 汎用レジスタ更新ロジツク １４７ 汎用レジスタ・マスク ６０２ レジスタ・オペランド・レジスタ（ＲＯＲ） ６０４ ＥＸＴＶ制御ロジツク ６０６ ＭＳＥＴ制御ロジツク ６０８ デコードＲＯＲ割り当てリスト（ＤＲＲＡＬ） ６１０ 終了ＲＯＲ割り当てリスト（ＣＲＲＡＬ） ６１２、６１４ 汎用レジスタ更新ロジツク
Ｌ） １３４ 終了レジスタ割り当てリスト（ＣＲＡＬ） １３６ ミリコード・デコード・レジスタ割り当てリス
ト（ＭＤＲＡＬ） １３８ ミリコード終了レジスタ割り当てリスト（ＭＣ
ＲＡＬ） １４０ フリー・スタツク １４２ バツクアツプ・レジスタ割り当てリスト（ＢＲ
ＡＬ） １４４、１４６ 汎用レジスタ更新ロジツク １４７ 汎用レジスタ・マスク ６０２ レジスタ・オペランド・レジスタ（ＲＯＲ） ６０４ ＥＸＴＶ制御ロジツク ６０６ ＭＳＥＴ制御ロジツク ６０８ デコードＲＯＲ割り当てリスト（ＤＲＲＡＬ） ６１０ 終了ＲＯＲ割り当てリスト（ＣＲＲＡＬ） ６１２、６１４ 汎用レジスタ更新ロジツク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レイモンド・ジェームス・ペダーセン アメリカ合衆国フロリダ州、ボカラート ン、エス・ダブリュ、フィフス・アベニュ ー 1548番地
Claims (7)
- 【請求項１】 (a) 翻訳実行を意図する少なくとも１
つのインストラクシヨンを含む第１のタイプのインスト
ラクシヨンをストアするための第１の記憶手段と、 (b) 上記少なくとも１つのインストラクシヨンの翻訳
実行のためだけに用いられるよう指定された第３のタイ
プのインストラクシヨン、上記第１のタイプのインスト
ラクシヨンのサブセツト、及び上記翻訳実行を終了する
ことを意図する少なくとも１つのインストラクシヨン、
を含む第２のタイプのインストラクシヨンをストアする
ための第２の記憶手段と、 (c) デコーダ・セクシヨン及び実行ユニツトを含むイ
ンストラクシヨン・パイプライン機構であつて、 (i) 上記デコーダ・セクシヨンは、 翻訳実行を意図する上記少なくとも１つのインストラク
シヨンを上記第１の記憶手段から取り出したことを検知
し、該検知に応答して、上記第２の記憶手段から上記第
２のタイプのインストラクシヨンの取り出しを開始する
ためのモード検出手段を含み、該モード検出手段が、上
記翻訳実行を終了することを意図する上記少なくとも１
つのインストラクシヨンを上記第２の記憶手段から取り
出したことを検知したことに応答して、上記第１の記憶
手段から上記第１のタイプのインストラクシヨンの取り
出しを開始するための手段と、 上記モード検出手段に接続されたデコーダとを含み、 (ii) 上記実行ユニツトは第１のタイプ及び第３のタイ
プのインストラクシヨンを実行するための手段を含む、 インストラクシヨン・パイプライン機構と、 (d) 上記実行ユニツトに接続され、上記第１のタイプ
のインストラクシヨン及び上記第２のタイプのインスト
ラクシヨンによつて共通に使用するための複数個の物理
レジスタを含むレジスタ・プールと、 (e) 上記デコーダ、上記レジスタ・プール及び上記実
行ユニツトに接続され、第１のタイプ及び第３のタイプ
のインストラクシヨンの各々による上記物理レジスタの
使用を追跡するためのレジスタ管理手段とを備えること
により、 上記第１のタイプ及び第３のタイプのインストラクシヨ
ンは１つの実行ユニツトによつて実行することができ、
かつ、インストラクシヨンのパイプライン中に同時に存
在することができる コンピユータ。 - 【請求項２】上記第２の記憶手段は上記第１のタイプの
インストラクシヨンによつてアドレスできないことを特
徴とする請求項１に記載のコンピユータ。 - 【請求項３】実行するための上記手段は、上記第１のタ
イプのインストラクシヨンを実行するためのマクロ実行
手段と、上記第３のタイプのインストラクシヨンを実行
するためのミリ実行手段と、上記第２のタイプのインス
トラクシヨンの実行の結果を臨時にストアするためのロ
ーカル・ワーキング・ストレージとを含むことを特徴と
する請求項１に記載のコンピユータ。 - 【請求項４】上記レジスタ管理手段は、 上記第１のタイプのインストラクシヨンによつて参照さ
れた論理レジスタと、上記レジスタ・プール中の上記物
理レジスタとの間の対応を追跡するためのデコード・レ
ジスタ割り当てリスト（ＤＲＡＬ）手段と、 上記第２のタイプのインストラクシヨンによつて使用さ
れた論理ミリ・レジスタと、上記レジスタ・プール中の
上記物理レジスタとの間の対応を追跡するためのミリ・
デコード・レジスタ割り当てリスト（ＭＤＲＡＬ）手段
と、 上記モード検出手段、上記ＤＲＡＬ手段及び上記ＭＤＲ
ＡＬ手段に接続され、上記モード検出手段によつてなさ
れた、翻訳実行を意図する上記インストラクシヨンの検
出に応答して、上記ＭＤＲＡＬ手段から上記ＤＲＡＬ手
段へ、マスクされたコピーを遂行するための更新手段と を含むことを特徴とする請求項１に記載のコンピユー
タ。 - 【請求項５】上記実行ユニットによって実行される命令
の終了を検出する終了検出手段を含むとともに、 上記レジスタ管理システムが、 上記終了検出手段と上記ＤＲＡＬ手段とに接続され、上
記第１のタイプのインストラクシヨンのうち実行が終了
した命令によつて参照された論理レジスタと、上記レジ
スタ・プール中の上記物理レジスタとの間の対応を追跡
するとともに、上記実行ユニットによるパイプライン・
リセットの実行に基づいて、上記ＤＲＡＬ手段に論理レ
ジスタと物理レジスタ間の割当てのコピーを提供するた
めの終了レジスタ割り当てリスト（ＣＲＡＬ）手段と、 上記終了検出手段と上記ＭＤＲＡＬ手段とに接続され、
上記第２のタイプのインストラクシヨンのうち実行が終
了した命令によつて使用された論理ミリ・レジスタと、
上記レジスタ・プール中の上記物理レジスタとの間の対
応を追跡するとともに、上記実行ユニットによるパイプ
ライン・リセットの実行に基づいて、上記ＤＲＡＬ手段
に論理レジスタと物理レジスタ間の割当てのコピーを提
供するためのミリコード終了レジスタ割り当てリスト
（ＭＣＲＡＬ）手段と、 上記終了検出手段、上記ＣＲＡＬ手段及び上記ＭＣＲＡ
Ｌ手段に接続され、上記終了検出手段によつてなされ
た、翻訳実行の終了を意図する上記インストラクシヨン
の検出に応答して、上記ＭＣＲＡＬ手段から上記ＣＲＡ
Ｌ手段へ、マスクされたコピーを遂行するための更新手
段と を含むことを特徴とする請求項４に記載のコンピユー
タ。 - 【請求項６】 上記レジスタ管理システムは、 上記デコーダに接続され、上記第１のタイプのインスト
ラクシヨンの少なくとも１つによつて与えられる論理レ
ジスタ識別子をストアするためのレジスタ・オペランド
・レジスタと、 上記デコーダ及び上記実行ユニツトに接続され、上記第
１のタイプのインストラクシヨンによつて用いられた汎
用レジスタと、上記レジスタ・プール中の物理レジスタ
との間の対応を追跡するためのデコード・レジスタ割り
当てリスト（ＤＲＡＬ）手段と、 上記第２のタイプのインストラクシヨンによつて識別さ
れたミリ・レジスタと、上記レジスタ・プール中の物理
レジスタとの間の対応を追跡するためのデコード・レジ
スタ・オペランド・レジスタ割り当てリスト（ＤＲＲＡ
Ｌ）手段と、 上記実行ユニツト、上記ＤＲＡＬ手段及び上記ＤＲＲＡ
Ｌ手段に接続され、上記実行ユニツトによつて実行され
たロード・タイプのインストラクシヨンに応答して、上
記ＤＤＲＡＬ手段から上記ＤＲＡＬ手段に、マスクされ
たコピーを行なうための更新手段と を含むことを特徴とする請求項１に記載のコンピユー
タ。 - 【請求項７】 少なくとも２つの異なつたアーキテクチ
ヤのインストラクシヨンを処理することができる実行ユ
ニツトを持つコンピユータ・システムにおいて、アーキ
テクチヤの間でインストラクシヨンの結果を通信する方
法であつて、 第１のアーキテクチヤを持つ第１のインストラクシヨン
をデコードするステツプと、 上記第１のインストラクシヨンによつて特定された少な
くとも１つの論理レジスタの結果を受け取るために、共
通のレジスタ・プールから物理レジスタを割り当てる第
１の割り当てを遂行するステツプと、 第１のテーブルの中に上記第１の割り当ての結果をスト
アするステツプと、 上記第１のインストラクシヨンの実行をスケジユーリン
グするステツプと、 上記第１のインストラクシヨンが実行されている間に、
第２のアーキテクチヤを有する第２のインストラクシヨ
ンをデコードするステツプと、 上記第２のインストラクシヨンによつて特定された少な
くとも１つの論理レジスタの結果を受け取るために、上
記共通のレジスタ・プールから物理レジスタを割り当て
る第２の割り当てを遂行するステツプと、 第２のテーブル中に上記第２の割り当ての結果をストア
するステツプと、 上記第２のインストラクシヨンの実行をスケジユーリン
グするステツプと、 上記第１のインストラクシヨンを終了するステツプと、 上記第１のインストラクシヨンの上記終了の後に、第３
のテーブル中に上記第１の割り当ての結果をストアし
て、上記第２のインストラクシヨンを終了するステツプ
と、 上記第２のインストラクシヨンが終了した後、第４のテ
ーブル中に上記第２の割り当ての結果をストアして、上
記第３のテーブルの中に上記第４のテーブルのマスクさ
れたコピーを行なうステツプと からなるインストラクシヨンの結果を通信する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US690210 | 1991-04-24 | ||
| US07/690,210 US5226164A (en) | 1991-04-24 | 1991-04-24 | Millicode register management and pipeline reset |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04329435A JPH04329435A (ja) | 1992-11-18 |
| JPH087678B2 true JPH087678B2 (ja) | 1996-01-29 |
Family
ID=24771567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4028824A Expired - Lifetime JPH087678B2 (ja) | 1991-04-24 | 1992-02-17 | 異なるアーキテクチヤのインストラクシヨンを処理するコンピユータ及びその結果の通信方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5226164A (ja) |
| JP (1) | JPH087678B2 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5694564A (en) * | 1993-01-04 | 1997-12-02 | Motorola, Inc. | Data processing system a method for performing register renaming having back-up capability |
| US6073231A (en) * | 1993-10-18 | 2000-06-06 | Via-Cyrix, Inc. | Pipelined processor with microcontrol of register translation hardware |
| US5630149A (en) * | 1993-10-18 | 1997-05-13 | Cyrix Corporation | Pipelined processor with register renaming hardware to accommodate multiple size registers |
| JP3299611B2 (ja) * | 1993-10-20 | 2002-07-08 | 松下電器産業株式会社 | 資源割付装置 |
| US5542059A (en) * | 1994-01-11 | 1996-07-30 | Exponential Technology, Inc. | Dual instruction set processor having a pipeline with a pipestage functional unit that is relocatable in time and sequence order |
| US5781750A (en) * | 1994-01-11 | 1998-07-14 | Exponential Technology, Inc. | Dual-instruction-set architecture CPU with hidden software emulation mode |
| US5481684A (en) * | 1994-01-11 | 1996-01-02 | Exponential Technology, Inc. | Emulating operating system calls in an alternate instruction set using a modified code segment descriptor |
| US5685009A (en) * | 1994-07-20 | 1997-11-04 | Exponential Technology, Inc. | Shared floating-point registers and register port-pairing in a dual-architecture CPU |
| US5481693A (en) * | 1994-07-20 | 1996-01-02 | Exponential Technology, Inc. | Shared register architecture for a dual-instruction-set CPU |
| US5634119A (en) * | 1995-01-06 | 1997-05-27 | International Business Machines Corporation | Computer processing unit employing a separate millicode branch history table |
| US5673391A (en) * | 1995-03-31 | 1997-09-30 | International Business Machines Corporation | Hardware retry trap for millicoded processor |
| US5713035A (en) * | 1995-03-31 | 1998-01-27 | International Business Machines Corporation | Linking program access register number with millicode operand access |
| US5694617A (en) * | 1995-03-31 | 1997-12-02 | International Business Machines Corporation | System for prioritizing quiesce requests and recovering from a quiescent state in a multiprocessing system with a milli-mode operation |
| US5694587A (en) * | 1995-03-31 | 1997-12-02 | International Business Machines Corporation | Specialized millicode instructions for test PSW validity, load with access test, and character translation assist |
| US5802359A (en) * | 1995-03-31 | 1998-09-01 | International Business Machines Corporation | Mapping processor state into a millicode addressable processor state register array |
| US5680598A (en) * | 1995-03-31 | 1997-10-21 | International Business Machines Corporation | Millicode extended memory addressing using operand access control register to control extended address concatenation |
| US5611062A (en) * | 1995-03-31 | 1997-03-11 | International Business Machines Corporation | Specialized millicode instruction for string operations |
| US5819063A (en) * | 1995-09-11 | 1998-10-06 | International Business Machines Corporation | Method and data processing system for emulating a program |
| US5706489A (en) * | 1995-10-18 | 1998-01-06 | International Business Machines Corporation | Method for a CPU to utilize a parallel instruction execution processing facility for assisting in the processing of the accessed data |
| US6076155A (en) * | 1995-10-24 | 2000-06-13 | S3 Incorporated | Shared register architecture for a dual-instruction-set CPU to facilitate data exchange between the instruction sets |
| US5621909A (en) * | 1996-03-12 | 1997-04-15 | International Business Machines Corporation | Specialized millicode instruction for range checking |
| US5754810A (en) * | 1996-03-12 | 1998-05-19 | International Business Machines Corporation | Specialized millicode instruction for certain decimal operations |
| US5956495A (en) * | 1997-09-22 | 1999-09-21 | International Business Machines Corporation | Method and system for processing branch instructions during emulation in a data processing system |
| US6055624A (en) * | 1998-04-07 | 2000-04-25 | International Business Machines Corporation | Millicode flags with specialized update and branch instructions |
| US6055623A (en) * | 1998-04-07 | 2000-04-25 | International Business Machine Corporation | Specialized millicode instruction for editing functions |
| US6067617A (en) * | 1998-04-07 | 2000-05-23 | International Business Machines Corporation | Specialized millicode instructions for packed decimal division |
| US6058470A (en) * | 1998-04-07 | 2000-05-02 | International Business Machines Corporation | Specialized millicode instruction for translate and test |
| US6425069B1 (en) | 1999-03-05 | 2002-07-23 | International Business Machines Corporation | Optimization of instruction stream execution that includes a VLIW dispatch group |
| US6286094B1 (en) * | 1999-03-05 | 2001-09-04 | International Business Machines Corporation | Method and system for optimizing the fetching of dispatch groups in a superscalar processor |
| US8423968B2 (en) * | 2008-02-11 | 2013-04-16 | International Business Machines Corporation | Template-based vertical microcode instruction trace generation |
| US8176301B2 (en) * | 2008-02-15 | 2012-05-08 | International Business Machines Corporation | Millicode assist instructions for millicode store access exception checking |
| US10802990B2 (en) * | 2008-10-06 | 2020-10-13 | International Business Machines Corporation | Hardware based mandatory access control |
| US9898291B2 (en) | 2011-04-07 | 2018-02-20 | Via Technologies, Inc. | Microprocessor with arm and X86 instruction length decoders |
| US9378019B2 (en) | 2011-04-07 | 2016-06-28 | Via Technologies, Inc. | Conditional load instructions in an out-of-order execution microprocessor |
| US9146742B2 (en) * | 2011-04-07 | 2015-09-29 | Via Technologies, Inc. | Heterogeneous ISA microprocessor that preserves non-ISA-specific configuration state when reset to different ISA |
| US9032189B2 (en) | 2011-04-07 | 2015-05-12 | Via Technologies, Inc. | Efficient conditional ALU instruction in read-port limited register file microprocessor |
| US9292470B2 (en) | 2011-04-07 | 2016-03-22 | Via Technologies, Inc. | Microprocessor that enables ARM ISA program to access 64-bit general purpose registers written by x86 ISA program |
| US9317288B2 (en) | 2011-04-07 | 2016-04-19 | Via Technologies, Inc. | Multi-core microprocessor that performs x86 ISA and ARM ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline |
| US9336180B2 (en) | 2011-04-07 | 2016-05-10 | Via Technologies, Inc. | Microprocessor that makes 64-bit general purpose registers available in MSR address space while operating in non-64-bit mode |
| US9043580B2 (en) | 2011-04-07 | 2015-05-26 | Via Technologies, Inc. | Accessing model specific registers (MSR) with different sets of distinct microinstructions for instructions of different instruction set architecture (ISA) |
| US9128701B2 (en) | 2011-04-07 | 2015-09-08 | Via Technologies, Inc. | Generating constant for microinstructions from modified immediate field during instruction translation |
| US9244686B2 (en) | 2011-04-07 | 2016-01-26 | Via Technologies, Inc. | Microprocessor that translates conditional load/store instructions into variable number of microinstructions |
| US9141389B2 (en) * | 2011-04-07 | 2015-09-22 | Via Technologies, Inc. | Heterogeneous ISA microprocessor with shared hardware ISA registers |
| US9645822B2 (en) | 2011-04-07 | 2017-05-09 | Via Technologies, Inc | Conditional store instructions in an out-of-order execution microprocessor |
| US9274795B2 (en) | 2011-04-07 | 2016-03-01 | Via Technologies, Inc. | Conditional non-branch instruction prediction |
| US8880851B2 (en) | 2011-04-07 | 2014-11-04 | Via Technologies, Inc. | Microprocessor that performs X86 ISA and arm ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline |
| US9176733B2 (en) | 2011-04-07 | 2015-11-03 | Via Technologies, Inc. | Load multiple and store multiple instructions in a microprocessor that emulates banked registers |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3579192A (en) * | 1967-11-02 | 1971-05-18 | Burroughs Corp | Data processing machine |
| US3725868A (en) * | 1970-10-19 | 1973-04-03 | Burroughs Corp | Small reconfigurable processor for a variety of data processing applications |
| US3793361A (en) * | 1971-05-17 | 1974-02-19 | Gen Electric | Silyl maleates and polysiloxane maleates |
| US4422144A (en) * | 1981-06-01 | 1983-12-20 | International Business Machines Corp. | Microinstruction substitution mechanism in a control store |
| US4443865A (en) * | 1981-10-26 | 1984-04-17 | Allen-Bradley Co. | Processor module for a programmable controller |
| US4514803A (en) * | 1982-04-26 | 1985-04-30 | International Business Machines Corporation | Methods for partitioning mainframe instruction sets to implement microprocessor based emulation thereof |
| EP0097725B1 (de) * | 1982-06-08 | 1986-05-14 | Ibm Deutschland Gmbh | Einrichtung im Befehlswerk eines mikroprogrammgesteuerten Prozessors zur direkten hardwaregesteuerten Ausführung bestimmter Instruktionen |
| US4691278A (en) * | 1984-04-23 | 1987-09-01 | Nec Corporation | Data processor executing microprograms according to a plurality of system architectures |
| US4972317A (en) * | 1986-10-06 | 1990-11-20 | International Business Machines Corp. | Microprocessor implemented data processing system capable of emulating execution of special instructions not within the established microprocessor instruction set by switching access from a main store portion of a memory |
| US4785392A (en) * | 1986-10-14 | 1988-11-15 | Amdahl Corporation | Addressing multiple storage spaces |
| US4901233A (en) * | 1987-07-20 | 1990-02-13 | International Business Machines Corporation | Computer system with logic for writing instruction identifying data into array control lists for precise post-branch recoveries |
| US5101344A (en) * | 1988-01-28 | 1992-03-31 | Motorola, Inc. | Data processor having split level control store |
-
1991
- 1991-04-24 US US07/690,210 patent/US5226164A/en not_active Expired - Fee Related
-
1992
- 1992-02-17 JP JP4028824A patent/JPH087678B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5226164A (en) | 1993-07-06 |
| JPH04329435A (ja) | 1992-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH087678B2 (ja) | 異なるアーキテクチヤのインストラクシヨンを処理するコンピユータ及びその結果の通信方法 | |
| US5280593A (en) | Computer system permitting switching between architected and interpretation instructions in a pipeline by enabling pipeline drain | |
| US5197138A (en) | Reporting delayed coprocessor exceptions to code threads having caused the exceptions by saving and restoring exception state during code thread switching | |
| JP2701179B2 (ja) | データ処理システム | |
| US4901233A (en) | Computer system with logic for writing instruction identifying data into array control lists for precise post-branch recoveries | |
| US7020871B2 (en) | Breakpoint method for parallel hardware threads in multithreaded processor | |
| US5630149A (en) | Pipelined processor with register renaming hardware to accommodate multiple size registers | |
| US5134561A (en) | Computer system with logic for writing instruction identifying data into array control lists for precise post-branch recoveries | |
| US6061710A (en) | Multithreaded processor incorporating a thread latch register for interrupt service new pending threads | |
| US6671827B2 (en) | Journaling for parallel hardware threads in multithreaded processor | |
| JP3120152B2 (ja) | コンピューターシステム | |
| US4494189A (en) | Method and means for switching system control of CPUs | |
| US20030028755A1 (en) | Interprocessor register succession method and device therefor | |
| JPS5911943B2 (ja) | デ−タ処理装置の為のトラツプ機構 | |
| JPH0242569A (ja) | ベクター処理システムに用いる文脈スイッチング方法及び装置 | |
| WO1998013759A1 (fr) | Machine de traitement de donnees et systeme de traitement de donnees | |
| US6378062B1 (en) | Method and apparatus for performing a store operation | |
| KR19980079691A (ko) | 데이터 처리 시스템의 자원 할당 방법 및 그 장치 | |
| US5778220A (en) | Method and apparatus for disabling interrupts in a highly pipelined processor | |
| CA2056715A1 (en) | Overlapped serialization | |
| JPH0215369A (ja) | ベクター処理システムの命令を実行する方法及び装置 | |
| JPH096611A (ja) | データ処理システムにおけるデータをバッファリングする方法およびシステム | |
| US5325520A (en) | Invoking hardware recovery actions via action latches | |
| CA2123448C (en) | Blackout logic for dual execution unit processor | |
| JPH10301778A (ja) | レジスタの名前変更を管理する方法および装置 |