JPS62159268A - マルチプロセツサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、主従関係のあるプロセッサ間の同期通信手段
に関する。

〔発明の背景〕

科学技術計算を高速に処理するため、科学技術計算で頻
出する配列同志の演算を高速に処理する高速プロセッサ
が開発されている。配列演算を高速に処理する機構とし
ては、１次元のベクトルをパイプラインで高速処理する
ベクトルプロセッサと、複数個のプロセッサを並べて並
列処理する並列プロセッサとに大別できる。本発明は、
ベクトルプロセッサあるいは並列プロセッサに限るもの
ではないが、本発明を考案するに至った従来技術の問題
点の説明にはベクトルプロセッサを用いる。

ベクトルプロセッサは、順序付けられた一連の配列デー
タ（ベクトルデータ）に対しパイプライタで高速に処理
するベクトル処理機構をもつ。ただし、１個のプログラ
ムを全部ベクトル処理できるのではなく、従来の汎用計
算機のような逐次処理（これをスカラ処理と呼ぶ）せざ
るを得ない部分も生じる。従って、ベクトルプロセッサ
は、ベクトルデータをパイプラインで高速処理するベク
トル処理機構の他に、従来の汎用計算機相当の機能を実
現するスカラ処理機構を合わせ持つ。ベクトルプロセッ
サ内のベクトル処理機構とスカラ処理機構の関係の持た
せ方についてはいくつかの方式が考えられるが、物理的
には分離している場合が多い。

上述のような、ベクトル処理機構およびスカラ処理機栂
をもつプロセッサの例として、特開昭５８−１１４２７
４がある０日本出願特許特開昭５８−１１４２７４に示
されているベクトルプロセッサでは。

スカラ処理機摺に相当するスカラ処理ユニットと。

ベクトル処理機構に相当するベクトル処理ユニットから
成る。

第１図は、日本出願特許特開昭５８−１１４２７４にあ
るようなベクトルプロセッサの端成図であり１本発明に
係る部分を中心に示している。第１図において、１は主
記憶、２は主記憶制御部、３はスカラ処理ユニット、４
はベクトル処理ユニットである。３１はキャシュで主記
憶の１部の写しを持つ高速メモリである。３２はレジス
タ群で、例えば汎用レジスタ１６本、浮動小数点レジス
タ１６本などより構成される。、３３は演算器群で、ス
カラ処理ユニット内の演算処理を受けもつ。：３４はス
カラ命令制御部で、従来の汎用計算機の命令に相当する
スカラ命令の読出し、解読、実行制御を行う。４１はベ
クトル処理ユニット内にあるレジスタ群で、例えばベク
トルレジスタ群およびスカシレジスタ群から成る。バク
１−ルレジス５群は例えば３２本のベクトルレジスタか
ら成り、１本のベクトルレジスタでは例えば２５６要素
から成るベクトルデータを保持することができる。スカ
シレジスタ群は例えば３２本のスカラレジスタから成り
、１本のスカラレジスタは、スカラ処理ユニット内にあ
る汎用レジスタや浮動小数点レジスタと同様、スカラデ
ータを保持するものである。４２はベクトル演算器群で
あり、ベクトルレジスタあるいはスカラレジスタから読
出したデータをパイプラインで処理して、結果をベクト
ルレジスタあるいはスカラレジスタに格納するものであ
る。ベクトル演算器としては例えば加算器や乗算器など
がある。４３はベクトルアドレス群であり、ベクトル処
理ユニット４が主記憶１を参照してベクトルデータを読
み出したり書込んだりするときに、主記憶のベクトルデ
ータの位置を示すのに用いるアドレス・レジスタより成
る。ベクトルアドレスレジスタとしては、ベクトルデー
タの先頭番地を保持するために使用するベクトルベース
レジスタ（ＶＢＲ）およびベクトルデータの要素間隔を
保持するベクトルインクリメントレジスタ（Ｖ　Ｔ　Ｒ
）から成る。４４はベクトル命令実行制御部であり、ベ
クトル命令の読出し、解読、実行制御を行う７次に、プ
ログラムを処理実行するときに、スカラ処理ユニットお
よびベクトル処理ユニットがどのように動作するかにつ
いて説明する。これについては、雑誌日経エレクトロニ
クス１９８３年４月１１日号のページ１７２〜１７３に
示されているが、ここでも簡単に示す。

ベクトル処理を行うには、主記憶からベクトルデータを
取り出すときに使用するバク１−ルアドレスレジスタ群
への値の事前設定等の前処理を行う必要がある。第１図
に示した従来のベクトルプロセッサにおいては、次の手
順でベクトル処理が遂行される。

手Ｍ１ スカラ処理ユニットにおいて、ベクトル処理に必要なベ
クトルアドレスレジスタ類、スカラレジスタに所定の値
をベクトル処理開始前に設定する。

毛肌又 スカラ処理ユニットより、実行するベクトル処理を記述
しているベクトル命令列の格納されている主記憶の先頭
番地や処理するベクトルの要素数等をベクトル処理ユニ
ットに通告して、ベクトル処理ユニットを起動する。

手を 起動されたベクトル処理ユニットは、スカラ処理ユニッ
トから通知された情報に従ってベクトル命令を順次読出
し、実行して、ベクトル処理を遂行する。

手順４ ベクトル処理ユニットを起動した後、スカラ処理ユニッ
トは例えば次のベクトル処理の％Ｕ　４３など。

ベクトル処理と並行して別のスカラ処理が独立に処理で
きる。

一毛肌旦 ベクトル処理ユニットにおけるベクトル処理の終了は、
スカラ処理ユニットからベクトル処理ユニットの状態を
テストするか、あるいはベクトル処理ユニットからスカ
ラ処理ユニットへ割込みの形式で通知するかのいずれか
の形で扱われる。

上記のように、スカラ処理ユニットとベクトル処理ユニ
ットの関係は、スカラ処理ユニットが主、ベクトル処理
ユニットが従の主従関係にあり、スカラ処理ユニットか
らの指令でベクトル処理ユニットがベクトル処理を遂行
するという形で処理が進む。

第１図の従来のプロセッサにおいて、スカラ処理ユニッ
トとベクトル処理ユニットとの同期、通信を行うために
用意されている命令について第２図に示す。これらの命
令はすべて主ユニットであるスカラ処理ユニットで解読
・実行されるものである。

次に、簡単なＦＯＲＴＲＡＮのプログラムの処理を例に
１．スカラ処理ユニットとベクトル処理ユニットがどの
ように同期１通信して処理を行うかを示し、合わせてそ
の問題点を示す。

第３図はＦＯＲＴＲＡＮのプログラム例を示したもので
ある。第：３図のプログラムにおいて文識別番号２〜６
のＤｏループはベクトル処理ユニッ１〜で処理され、そ
の他の文はスカラ処理ユニツ１−で処理されろ。

第４図は、第３図のＦＯＲＴＲＡＮプログラムに対応す
るオブジェクトプログラムである。オブジェクトプログ
ラムは、スカラ処理ユニットで実行されるスカラオブジ
ェクトと、ベクトル処理ユニットで実行されるベクトル
オブジェクトとから成る。

スカラオブジェクトにおいてスカラ命令ｉＤが８１から
８１１の１１命令はベクトル処理前の準備処理である。

このうちＳ２からＳｌｌの１０命令は、第３図のプログ
ラムにある配列Ａ、Ｂ、Ｃ。

Ｐ、Ｑのアドレス情報をベクトル処理ユニット内のベク
トルベースレジスタ（ＶＢＲ）、ベクトルインクリメン
トレジスタ（Ｖ　Ｉ　Ｒ）にセットするものである。ま
たＳｌは第３図のプログラムの変数Ｓの初期値０．０　
をベクトル処理ユニット内のスカラレジスタにセットす
るものである。スカラ命令ｉＤ　　Ｓｌ２　はベクトル
処理ユニットを起動する命令であり、第４図に示したベ
クトルオブジェクトが格納されている主記憶のアドレス
などを通知してベクトル処理ユニットを起動する（詳細
は略す）、これによりベクトル処理ユニットは第４図に
示したベクトルオブジェクトにある命令を順次実行する
。スカラ命令ｉＤの８１３はベクトル処理ユニットが動
作中かあるいは非動作中かをテストし、結果を条件コー
ドに反映させる命令（ＴｐＳｔ　ＶＣｃｔｏｒ　Ｐｒｏ
ｃｅＳｓｊｎＦＣ命令）であるゆベクトル処理ユニット
が動作中ならば、起動したベクトル処理が未だ完了して
いないということで、８１、４のＢＣ命令（口ｒａｎｃ
ｈ　ｏｎ　Ｃｏｎｄｉｔｉｏｎ命令）でＳ　］、　３と
８１４をループし、ベクトル処理の完了を待つ。ベクト
ル処理ユニットの実行が終了すると、スカラ命令ｊＤの
８１５が実行されて、ベクトル処理ユニット内のスカラ
レジスタ０番に求まっている総和演算結果（第３図のプ
ログラムの変数Ｓ）がスカラ処理ユニット内の浮動小数
点レジスタ０番に取り出されて後続の演算（第３図のプ
ログラムの文識別番号７）に使用される。

第２図に示したスカラ処理ユニットとベクトル処理ユニ
ットとの同期通信手段を用いた上記の処理では次のよう
な問題点がある。

（１）ベクトル処理中に扱うすべての配列データのアド
レス情報を、ベクトル処理開始前にベクトル処理ユニッ
ト内のアドレスレジスタ類にすべてセットしておく必要
がある。

しかしながら、第４図のベクトルオブジェクト中の命令
ｖ１のベクトルロード命令を実行するためには、スカシ
オブジェクト中の命令Ｓ２゜Ｓ３の２命令の処理が完了
していればよく、すべてのアドレス情報のセットを完了
しておく必要はない。

スカラ処理ユニットとベクトル処理ユニットは並列動作
可能であるから、アドレス情報をセットするスカラ命令
と、それを使うベクトル命令がうまく同期して処理され
れば、効率のよい処理を実現することができる。

（２）ベクトル処理ユニットで計算された結果をスカラ
処理ユニットで参照する場合、スカラ処理ユニットでは
ベクトル処理ユニットが結果を書き込んだかどうかをテ
ストする必要があるが、スカラ処理ユニットはベクトル
処理ユニットが動作中か非動作中のいずれの状態にある
がしがチェックできない。したがって、先に示した第４
図の例では、ベクトル命令ｖ４で配列Ａの総和演算結果
が求まっているにもかかわらず、ベクトル命令ｖ５〜ｖ
８がすべて完了するまでスカラ処理ユニットで値を参照
することができない。

以上のように、第２図に示したスカラ処理ユニットとベ
クトル処理ユニットとの間の同期通信手段では、両者の
間でベクトル処理起動から終了までの間は同期あるいは
通信を行うことができず、効率の悪い処理となっている
。

〔発明の目的〕

本発明の目的は、前述のような主ど従の関係がある複数
のプロセッサ間において、きめ細かな同期通信制御手段
を提供し、プロセッサ間の効率よい並列処理を実現する
ことにある。

〔発明の概要〕

従来の同期手段においては、主プロセッサが従プロセッ
サの処理を起動し、起動した処理が完了したかどうかを
主プロセッサ側よりテストするだけであったが、本発明
においては、主プロセッサにおけるある事象の発生まで
従プロセッサ側で新たな命令の起動を一時停止する機能
、および従プロセッサ側におけるある事象の発生を表示
する機能とその表示を主プロセッサがテストする機能を
実現するところに特徴がある。さらに、従プロセッサが
命令起動一時停止中であることの表示、および従プロセ
ッサにおける事象発生の表示を従プロセッサ側のプログ
ラム状態語（Ｐ　Ｓ　Ｗ　、　ＰｒｏｇｒａｍＳｔａｔ
ｕｓ　Ｗｏｒｄ）内に設け、簡便な方法で同期手段を提
供するとともに、タスクスイッチ時には従来がら行われ
ているＰＳＷの退避回復により同期制御情報も合わせて
保存することを実現する。

〔発明の実施例〕

以下、実施例により本発明の詳細な説明する。

実施例の説明に用いるプロセッサは第１図に示したプロ
セッサである。第１図のプロセッサにおいて、主プロセ
ッサに相当するのがスカラ処理ユニットであり、従プロ
セッサに相当するのがベクトル処理ユニットである。

実施例では、ベクトル処理ユニットのプログラム状態語
（Ｖｅｃｔｏｒ　ＰｒｏｃｅｓｓｉｎｇＰｒｏｇｒａｍ
　ＳｔａｔｕｓＷｏｒｄ、以下νＰＰ５Ｗと略す）に２
ビツト情報ビツトを追加し、スカラ処理ユニットに命令
を２命令、ベクトル処理ユニツ１へ側に命令を２命令追
加して実現するので、最初にこれらの概要を示す６次に
、これらの手段を用いた同期制御の例を示す。

ＰＳＷは従来のほとんどのプロセッサに備わっており、
プロセッサの動作状態や次命令のアドレス等の重要な情
報を集中保持している。また。

ＰＳＷには通常未使用ビットがある場合が多い。

第１図に示したベクトル処理ユニットにおいてもＰＳＷ
が存在する。ここではバク１−ル処理ユニットのＰＳＷ
を特にＶＰＰＳＷと呼ぶことにする。ＶＰＰＳＷの書式
の詳細は本発明とは直接関係ないので省略するが、本発
明ではｖｐｐｓｗに次の２つのビットを追加する。

（１）一時停止ビット（Ｐａｕｓｅビット、Ｐビットと
略す） 本ピットが１のときは、ベクトル処理ユニットにおける
新たな命令の処理開始を一時停止する。本ピットがＯに
なれば一時停止状態が解除される。なお、本ピットは新
しく命令の処理を開始するのを一時保留させる機能のみ
を持つものであり、既に実行が開始されている命令およ
び実行中の命令には何ら影響を与えない。

（２）事象表示ビット（Ｓｉｇｎａｌビット、Ｓビット
と略す） 本ピットは、指定されたベクトル処理ユニットにおける
命令の処理が完了したときに１となる。本ピットの使用
法は後述する。

次にベクトル処理ユニットに追加する２つの命令につい
て説明する。

（ｔ　）　ＶＰＰＡＵ命令（ＶＰ　Ｐａｎ５ｅ命令）本
命令が実行されると、ｖｐｐｓｗのＰビットが１となり
、本命令の次の命令以降の発行処理が一時停止する。

（２）ＶＳｉＧ命令（Ｖｅｃｔｏｒ　Ｓｉｇｎａｌ命令
）本命令の次に実行される命令の処理が完了したときに
、ｖｐｐｓｗのＳビットを１にする。

次にスカラ処理ユニットに追加する２つの命令について
説明する。

（１，）　Ｒ３ＭＶＰ命令（Ｒｅｓｕｍｅ　Ｖｅｃｔｏ
ｒ　Ｐｒｏｃｅｓｓｉｎｇ命令）ＶＰＰＳＷのＰビット
をテストし、Ｐの値が１ならばＯにリセットして終了す
る。これによりベクトル処理ユニットの命令起動一時停
止状態が解除される。Ｐの値が０であった場合は１にな
るまで待ち、１になったら再び０とし終了する。

（２）ＴＲＢ命令（Ｔｃｓｔ　＆　Ｒｅ５ｅｔ　Ｂ　　
ｂｉｔ命令）ｖｐｐｓｗのＳビットをテストし、Ｓビッ
トの値が１ならば０にリセットして終了する。Ｓビット
の値がＯであった場合は、１になるまで待ち。

１になったらＯにリセットして終了する。

次に、以上に示したような同期手段を使用して第３図に
示したＦＯＲＴＲＡＮプログラムがどのように処理され
るかについて示す。

第５図に、以上に示した同期手段を使用したときの第３
図のＦＯＲＴＲＡＮプログラムのオブジェクトコードを
示す。オブジェクトは第４図の場合と同様、スカラオブ
ジェクトとベクトルオブジェクトとから成る。従来のオ
ブジェクトコードである第４図と、本発明の同期制御手
段を用いたオブジェクトコードである第５図とは酷似し
ており、各命令の左に付したスカラ命令ｉＤおよびベク
トル命令ｉＤが同一な命令は同一命令である。スカラオ
ブジェクトでは、スカラ命令ｉＤｈ＜５ＩＯＩのＲ５Ｍ
ＶＰ命令、スカラ命令ｉＤがＳ　１０３　（７）Ｒ５Ｍ
ＶＰ命令、スカラ命令ｉＤが５１０２のＴＲＢ命令が追
加されており、スカラ命令ｉＤがそれぞれ８１３．８１
４（７）ＴＶＰ命令、ＢＣ命令が削除されている。ベク
トルオブジェクトでは、ベクトル命令ｉＤが■１０１の
ＶＰＰＡＵ命令、ベクトル命令ｉ　Ｉ）がＶ　１０２　
（７）ＶＳｉＧ命令、ベクトル命令ｉＤがｖ１０３のＶ
ＰＰＡＵ命令が追加されている。これらの追加されてい
る命令がどのような機能を実現しているかについて以下
詳細に説明する。

（１）スカラ命令ｉＤｓ］、２のＥＸＶＰ命令第４図の
ようにアドレスレジスタへのセット等すべてのベクトル
処理準備が完了してから発行するのではなく、配列Ｂの
アドレス情報のセットが完了し、ベクトルオブジェクト
のベクトル命令ｉＤがｖｌのＶＬの命令の実行開始が可
能となった時点で発行する。

（２）スカラ命令ｉＤ　　８１０１のＲ３ＭＶＰ命令ス
カラ命令ｉＤが８１２のＥＸＶＰ命令でベクトル処理を
起動した後、配列Ｃのアドレス情報のセットが完了した
時点で、ベクトル処理ユニットの命令起動一時停止解除
を指示する。ベクトルオブジェクトでは、配列Ｃのアド
レス情報を使用するベクトル命令ｉＤ、Ｖ２のＶＬ命令
の前にベクトル命令ｉＤＶ　　１０１のＶＰＰＡＵ命令
が発行されて、ベクトル命令ｉＤ　Ｖ２　のＶＬ命令の
実行開始を一時保留している。スカラ命令ｉＤ　Ｓ１２
　のＲ３ＭＶＰ命令は、ベクトル命令ｉＤがＶ　１０１
　（７）ＶＰＰＡＵ命令に対応し、配列Ｃのアドレス情
報のセットが完了したことによりベクトル命令ｉＤ　Ｖ
２　のＶＬ命令の起動一時停止を解除するものである。

ここで、スカラ処理ユニットとベクトル処理ユニットは
並列に独立して動作しており、スカラ命令ｉＤ　　５Ｉ
ＯＩのＲ３ＭＶＰ命令とベクトル命令１ＤＶ１０１のＶ
ＰＰＡＵ命令とどちらが先に実行されるかわからないが
、特に問題は発生しない。即ち、ベクトル命令１ＤＶ１
０１のＶＰＰＡＵ命令が先に実行された場合には、スカ
ラ処理ユニットにおいてスカラ命令ｉＤ　５１０１のＲ
８ＭＶＰ命令が発行されるまでベクトル処理ユニットが
待たされる。逆にスカラ命令１Ｄ３１０１のＶＰＰＡＵ
命令が先に実行されたときには、ベクトル処理ユニット
においてベクトル命令ｉＤ　ＶＩＯＩのＶＰＰＡＵ命令
が発行されるまでスカラ処理ユニットが待たされる。

（３）スカラ命令ｉＤ　　５１０３のＲ５ＭＶＰ命令ス
カラ命令ｉＤｓ　　１０１のＲ３ＭＶＰ命令の発行の後
、配列Ａ、配列Ｑ、配列Ｐのアドレス情報のセットが完
了した時点で、ベクトル処理ユニットの命令起動停止一
時解除を指示する。ベクトルオブジェクトでは、配列Ａ
のアドレス情報を使用するベクトル命令ｉＤ　Ｖ５のＶ
ＳＴ命令の前にベクトル命令ｉＤ　Ｖ２Ｏ３のＶＰＰＡ
Ｕ命令が発行されて、ベクトル命令ｉＤ　Ｖ５のＶＳＴ
命令の実行開始を一時保留している。スカラ命令ｉＤ　
　５１０３のＲＳＭＶＰ命令はベクトルｉ　Ｄ　Ｖ　１
０３　ノＶＰＰＡＵ命令に対応し、配列Ａ。

配列Ｑ、配列Ｐのアドレス情報のセットが完了したこと
により、ベクトル命令１ＤＶ５以降の命令の起動一時停
止を解除するものである。

ナオ、ス、ｆｒ　ラ命＋　ｉ　Ｄ　　Ｓ　１０１　（１
）Ｒ５ＭＶＰ命令とスカラ命令ｉＤ　　８１０３のＲ３
ＭＶＰ命令との間に何個かのＲ３ＭＶＰ命令を挿入しく
ベクトルオブジェクト内にも対応するＶＰＰＡＵ命令を
挿入する。）スカラ処理ユニットとベクトル処理ユニッ
トとのさらに細かい同期をとっても何ら差しつかえはな
いが、スカラ命令ｉ　Ｄ　　Ｓ　１０１　（７）Ｒ３Ｍ
ＶＰ命令によるベクトル命令起動一時停止解除により、
スカラ命令に比べて実行時間の長いベクトル命令Ｖ２．
Ｖ３．Ｖ４が処理開始されるため、その間にスカラ命令
８６〜Ｓｌｌを並列に処理する時間が充分にあると判断
して、ここでは第５図のようにした。・ （４）スカラ命令ｉＤ　５１０２のＴＲＢ命令スカラ命
令ｉＤ　　Ｓ１５のＭＶＦＳ命令でスカシレジスタ０番
に求まったベクトル総和演算の結果を参照するため、ベ
クトル総和演算結果のスカシレジスタ０番へ書込み完了
が表示されるまでこのＴＲＢ命令で待つ、このＴＲＢ命
令は。

ベクトルオブジェクト中のベクトル命令１ＤＶ１０２の
ＶＳｉＧ命令に対応し、先述の通り書込み完了表示はＶ
ＰＰＳＶのＳビットを介して行われる。

（５）ベクトル命令ｉＤ　ＶＩＯＩのＶＰＰＡＵ命令ベ
クトル命令ｉＤ　Ｖ２のＶＬ　命令を実行するために、
配列Ｃのアドレス情報がＶＢＲおよび。

ＶＩＲの０番にセットされるまで、ベクトル命令の起動
処理を一時停止する。起動一時停止はｖｐｐｓｔＩｌの
Ｐビットを１にすることで表示される。

本命令はスカラオブジェクト中のスカラ命令ｉＤ　　８
１０１のＲ５ＭＶＰ命令に対応し、コノ命令で起動一時
停止が解除される。

（６）ベクトル命令ｉ　Ｄ　Ｖ　１０２　（７）ＶＳｉ
Ｇ命令本命令の次の命令であるベクトル命令１Ｄｖ４の
ＶＳＭ命令（ベクトル総和演算）が完了したときにｖｐ
ｐｓｗのＳビットを１にする。これにより他の命令の影
響を受けずにＶＳＭ命令の演算結果をスカラ処理ユニッ
トでいち早く参照することを可能にする。

（７）ベクトル命令ｉＤ　Ｖ２Ｏ３のＶＰＰＡＵ命令ベ
クトル命令ｉＤ　Ｖ５以降のＶＳＴ命令あるいはＶＬ命
令などを実行するために、配列Ａ。

配列Ｑ、配列Ｐのアドレス情報のセットが完了されるま
で、ベクトル命令の起動を一時停止する。本命令はスカ
シオブジェクト中のスカラ命令ｉ　Ｄ　　Ｓ　１０３　
（７）Ｒ５ＭＶＰ命令に対応する。

次に、第５図に示した本発明の同期制御手段を使用した
オブジェクトが、第４図の従来のオブジェクトに対して
どの程度効率がよいかを示す０両者の比較はタイムチャ
ートにより示す。

第６図は従来のオブジェクトである第４図に対応するタ
イムチャート、第７図は本発明の同期制御手段を利用し
たオブジェクトである第５図に対応するタイ１１チヤー
１へである。第６図あるいは第７図のタイムチャートに
おいて、縦軸は命令のデコードおよび発行順、横軸は時
間軸で単位はマシンサイクル数である。縦軸の命令デコ
ード類は第４図あるいは第５図のスカラ命令ｉＤおよび
ベクトル命令ｉＤで示されており、上半分はスカラオブ
ジェクト、下半分はベクトルオブジェクトである。タイ
ムチャートの作成にあたっては次の仮定をおいている。

（１）ベクトル処理ユニットにおけるパイプライン処理
ピッチは１サイクルである。

（２）ベクトル処理において最初のデータがパイプを通
過する時間（トラベルタイムなどと呼ばれることがある
）は演算の種類によって異なるが、ここでは−律１０サ
イクルとする。

（３）第３図のＦＯＲＴＲＡＮプログラムではｒ）０ル
ープの回数が１００であり、１個のベクトル演算で１０
０個の要素を処理する。従って、（１）。

（２）より１個のベクトル命令の処理時間は、最初の結
果が得られるのに１０サイクル、その後１００個の結果
が次々と、１００サイクルかかつて得られるため、１１
０サイクルとなる。

（４）スカラ命令の実行時間は一部２サイクルとする。

（５）スカラ命令あるいはベクトル命令のデコード処理
ピッチおよび発行時間ピッチは２サイクルとする。

（６）ベクトルプロセッサの中にはチェイニングと呼ば
れる高速化技術を採用しているものが多い。チェイニン
グについては日本出願特許特開昭５８−１１４２７４に
その詳細が示されている。第４図あるいは第５図に示し
たベクトルオブジェクトの各命令の中でチェイニングの
対象となるのは、■ベクトル命令ｉＤ　Ｖｌあるいは■
２とｖ３との間、■ｖ３とｖ４との間、■ｖ６とｖ７と
の間、■ｖ７とｖ８との間である。

以上の仮定は実際のプロセッサの詣元を正確に反映して
いるものではないが、一般的なベクトルプロセッサの特
性を反映しており、また本発明の詳細な説明するには充
分である。

第６図と第７図のタイムチャートを比較する。

（１）Ｂ処理時間は従来技術である第６図が２７２サイ
クルであるのに対し、本発明の技術を用いた第７図は２
４８サイクルと短縮されている。これは、従来技術では
ベクトル処理準備処理がすべて完了してがらでしかベク
トル処理が開始されないのに対し１本発明を用いた場合
にはベクトル処理準備の一部を完了しただけで−早くベ
クトル処理が開始できることによる。

（２）第６図では２３９サイクルもの間ベクトル処理が
完了するまでスカラ処理ユニットは待たされている。こ
の中には、その処理完了を待つ必要のないベクトル命令
ｖ５〜ｖ８の処理時間も含まれている。これに対し第７
図ではスカラ処理ユニットが待たされる時間は１０５サ
イクルである。

（３）スカラ処理ユニットがスカラ命令１ＤＳ１５の命
令を実行してベクトル処理ユニットで計算された総和演
算結果を取り出すのは、第６図が２７２サイクル目であ
るのに対し、第７図では１４０サイクル目と早くなって
いる。

次に１本発明の同期制御手段を処理するための制御論理
について説明する。制御論理は特に大規模なものではな
く、第１図に示したベクトルプロセッサの中で、スカラ
命令制御部３４およびベクトル命令実行制御部４４に論
理追加をするだけで実現される。

第８１ソ１は本発明の同期制御手段を処理する制御論理
を示す図である。第８図において３４はスカラ命令制御
部、４４はベクトル命令実行制御部であり、それぞれ第
１図にあったものと同等である６まずスカラ命令制御部
３４の内部について説明する。３０１はスカラ命令レジ
スタであり、信号線３１０を介して送られてくるスカラ
命令を取り込み、保持するものである。３０２はスカラ
命令デコード回路であり、スカラ命令レジスタ３０１に
あるスカラ命令を解読する。３０３はスカラ命令起動論
理であり、スカラ命令デコード回路３０２から出力され
る解読情報をもとに、命令の処理に関係する演算器やレ
ジスタなどに信号線群３１３を介して起動信号を送出す
る。３０４はＯＲゲートである。信号線３１１はＲ５Ｍ
ＶＰ命令がデコードされたとき、信号線３１２けゴＲ８
命令がデコードされたときにそれぞれ１となるものであ
る。次にベクトル命令実行制御部４４の内容について説
明する。４０１はベクトル命令レジスタであり、信号線
４】０を介して送られてくるベクトル命令を取り込み保
持する。４０２はベクトル命令デコド回路であり、ベク
トル命令レジスタ４０１に保持されているベクトル命令
を解読する。４０３はベクトル命令起動判定論理であり
１次のような機能を有する。すなわち、ベクトル処理ユ
ニット中の演算器やベクトルレジスタなどの使用状況を
！、！δ中管理し、ベクトル命令デコード回路４０２か
ら送られてくる命令解読情報を調べ、該ベクトル命令が
起動可能かどうかを判定する。判定の結果、起動町とな
った場合は信号線群４】］を介して該命令の処理に関係
する演算器やベクトルレジスタ等に起動信号を発生する
。信号線群４１２は実行中であったベクトル命令が終了
したことを通告してくるものであり、ベクトル命令起動
判定論理４０３に入力されて、実行が終了したベクトル
命令が使用していた演算器やベクトルレジスタ等の使用
状況管理情報を変更する。信号線４１３はＶＰＰＡＵ命
令、信号線４１４はＶＳｉＧ命令がデコードされんとき
にそれぞれ１となる信号線である。

４５０．４５１はレジスタである。レジスタ４５０はＶ
ＳｉＧ命令がデコードされて信号ｆｉ４１４が１になる
とセットされろ。レジスタ４５０がオンの場合は１次に
デコードされた命令に関しベクトル命令デコード回路４
０２から出力される解読情報をレジスタ４５１にセット
することを指示する。これにより、ＶＳｉＧ命令の次の
命令に関する情報がレジスタ４５１に保持される。４５
２は比較回路であり、レジスタ４５１に保持されている
ＶＳｉＧ命令の次の命令の情報と、信号線群４１２を介
して送られてくる実行が終了した命令に関する情報とを
比較する。信号線群４１２を介して送られてくる情報が
レジスタ４５１に保持されている命令に関するものであ
れば、比較回路４５２は信号線４５１を１とする。すな
わち、ＶＳｊＧ命令の次の命令の実行が完了したとき信
号線４１５が１となってその旨が通告される。４５３は
ＶＰＰＳＷ　（ＶｅｃｔｏｒＰｒｏｃｅｓｓｉｎｇ　Ｐ
ｒｏｇｒａｍ　５ｔａｔｕｓ　Ｗｏｒｄ）であり、ベク
トル処理ユニットで処理中のプログラムの状態を保持す
る。本発明では前述のＰビットおよびＳビットが追加さ
れている。Ｐビットの出力はベクトル命令起動判定論理
４０３に入力されている。Ｐビットが１のときはその旨
がベクトル命令起動判定論理４０３に通知されて、ベク
トル命令の起動が抑止される。４５４はＰビット登録制
御論理、４５５はＳビット登録制御論理である。これら
の制御論理の機能を、スカラ命令であるＲ３ＭＶＰ命令
、ＴＲ８命令、バク１−ル命令であるｌ／ＰＰＡＵ命令
、ＶＳｉｒｉ命令の処理と関連付けて説明する。

（１）Ｐピット登録制御論理４５４の機能ベクトル処理
ユニットでＶＰＰＡＵ命令がデコードされると信号線４
１３を介してその旨が通告されろ。それに応じてＰビッ
トを１にする。

スカラ処理ユニットでＲ８ＭＶＰ命令がデコードされろ
とその旨が信号線３１１を介して通告される。その時Ｐ
ビットの値が１であればこれを０にリセットする。Ｐビ
ットの値が０であれば信号線４１６をオンとしてその旨
をスカラ命令制ネルコ３０３に通告し、スカラ命令の起
動（すなわち該Ｒ５ＭＶＰ命令）を一時保留する。その
後ベクトル処理ユニットでＶＰＰＡＵ命令がデコードさ
れその旨が通告されると、信号線４１６をオフとしてス
カラ命令の起動保留を解除する。このときＰビットの値
はＯのままとしておく。

Ｒ８ＭＶＰ命令とＶＩ’ＰＡｕ命令とが同時にデコード
された場合には、Ｐビットは０にする。

（２）Ｓビット登録制ｍ論理４５５の機能ベクトル処理
ユニットでＶＳｉＧ命令が処理され、ＶＳｊＧ命令の次
の命令の処理が完了するとその旨が信号線４１５を介し
て通告される（前述）。

これに対応してＳビットを１にセットする。スカラ処理
ユニットにおいてＴ　Ｒ８命令がデコードされるとその
旨が信号線：３１２を介して通告される。その時Ｓビッ
トの値が１であればこれをリセットする。Ｓビットの値
がＯであれば信号線４１７をオンとしてその旨をスカラ
命令制御部３０３に通告し、スカラ命令の起動（すなわ
ち該ＴＲ８命令）を一時保留する。その後、ＶＳｉＧ命
令の次の命令の処理が完了し、その旨が通告されると、
信号線４１７をオフとしてスカラ命令の起動保留を一時
解除する。このときＳビットの値はＯのままとしておく
。

ＤＳｉＧ命令の次の命令の完了と’ｒ　Ｒｓ命令とが同
時であった場合には、Ｓビットは０にする。

以−ヒ示したような第８図の回路によって、本発明に示
した同期制御手段が処理できる。

なお、実施例ではベクトルプロセッサを対象としたが１
本発明の適用はベクトルプロセッサに限るものではない
。例えばスカラ処理ユニットとアレイ処理ユニット等、
主従関係のあるあらゆるプロセッサ間同期制御に適用で
きる。

〔発明の効果〕　　− 以上説明したように、本発明によれば、主と従の関係が
ある複数のプロセッサ間において、従プロセッサが任意
の時点で自らの命令起動処理を一時停止し、その解除を
主プロセッサが任意の時点で行えること、および従プロ
セッサにおける事象の発生の表示が命令単位で行うこと
ができ、かつ主プロセッサは任意の時点で事象発生表示
がなされるままで処理を中断できるため、主プロセッサ
と従プロセッサとの間で命令単位できめ細かに同期制御
が行えるという効果がある。さらに、本発明で提供する
同期制御手段は、従来の命令列にほとんど影響を与えず
１本発明の導入に伴う言語コンパイラ等の負担を怪減す
ると共に１本発明を実現する論理回路も従来の小規模な
修正で実現でき、導入が簡便という特徴がある。

【図面の簡単な説明】

第１図はベクトルプロセッサの全体構成を示す図、第２
図は従来方式の同期通信手段を説明する図、第：３図は
実施例の説明に用いるＦ　ＯＲＴ　１１　Ａ　Ｎプログ
ラム、第４図は従来技術を用いたときのオブジェク１−
コードを説明する図、第５図は本発明の同期手段を用い
たときのオブジェクトコードを説明する図、第６図は第
４図のオブジェクトコードの実行タイムチャート、第７
図は第５図のオブジェクトコードの実行タイムチャート
、第８図は本発明の同期制御を実現する回路を示す図で
ある。 ３４・・・スカラ命令制御部、４４・・・ベクトル命令
実行制御部、４５３・・・ＶＰＰＳＷ　、４５４・・・
Ｐビット登録制御論理、４５５・・・Ｓビットへ？、＠
制御論理、冨１図 不　Ｚ　図 茅　　３　　図 ７　　　　Ｘ二Ｓｆｚ

Claims (1)

1. 【特許請求の範囲】 １、他のプロセッサに対し処理の開始を指示することが
   でき、また該プロセッサの動作状態をテストする機能を
   もつ主プロセッサと、主プロセッサからの指示によって
   処理を開始することができ、かつ処理の完了を主プロセ
   ッサに通告することができる従プロセッサとから成る複
   数のプロセッサシステムであって、 １）従プロセッサに自らの命令起動処理の一時停止を指
   示する命令を設け、かつ該命令により命令起動処理が一
   時停止されているときにはその旨を表示する手段を設け
   、 ２）主プロセッサに、該一時停止表示手段をテストして
   、オンならば該一時停止表示手段をリセットして、従プ
   ロセッサの命令起動処理一時停止を解除し、オフならば
   該一時停止表示手段がオンとなるまで待つ命令を設け、 主プロセッサと従プロセッサとの間の命令単位での同期
   制御を可能とすることを特徴とするマルチプロセッサシ
   ステム。 ２、特許請求の範囲第１項のマルチプロセッサシステム
   であって、従プロセッサの命令起動一時停止表示手段を
   従プロセッサのプログラム状態語にもつことを特徴とす
   るマルチプロセッサシステム。 ３、他のプロセッサに対し処理の開始を指示することが
   でき、また該プロセッサの動作状態をテストできる機能
   をもつ主プロセッサと、主プロセッサからの指示によっ
   て処理を開始することができかつ処理の完了を主プロセ
   ッサに通告することができる従プロセッサとから成る複
   数のプロセッサシステムであって、 １）従プロセッサの指定された命令が完了したことを表
   示する手段と、 ２）該表示手段の状態を調べ、オンならば該表示手段を
   リセットし、オフならば該表示手段がオンとなるまで待
   つ命令を主プロセッサ側に設ける ことを特徴するマルチプロセッサシステム。 ４、特許請求の範囲第３項のマルチプロセッサシステム
   であって、該表示手段を従プロセッサのプログラム状態
   語にもつことを特徴とするマルチプロセッサシステム。