JPH04336378A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH04336378A
JPH04336378A JP3107721A JP10772191A JPH04336378A JP H04336378 A JPH04336378 A JP H04336378A JP 3107721 A JP3107721 A JP 3107721A JP 10772191 A JP10772191 A JP 10772191A JP H04336378 A JPH04336378 A JP H04336378A
Authority
JP
Japan
Prior art keywords
vector
instruction
pipeline
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3107721A
Other languages
English (en)
Inventor
Takeshi Nishikawa
西川　岳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3107721A priority Critical patent/JPH04336378A/ja
Priority to EP92108062A priority patent/EP0517013B1/en
Priority to DE69230626T priority patent/DE69230626T2/de
Publication of JPH04336378A publication Critical patent/JPH04336378A/ja
Priority to US08/411,076 priority patent/US5625834A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8061—Details on data memory access
    • G06F15/8069—Details on data memory access using a cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8092—Array of vector units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3887—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数のベクトルパイプ
ラインセットを有するベクトル処理機構を有する情報処
理装置に関し、特に、ベクトルパイプラインセットが並
列／独立両モードで動作可能なベクトル処理機構を有す
る情報処理装置に関する。
【０００２】
【従来の技術】従来、この種の情報処理装置は複数のバ
ンクからなるメモリと、データの処理を実行するプロセ
ッサ部と該プロセッサ部からのメモリアクセス要求を制
御しかつデータの並べ替えを行なうメモリ制御部とから
構成され、該プロセッサ部は複数のベクトルレジスタと
これらに格納されたベクトルデータを処理する複数のパ
イプライン演算器からなるベクトルパイプラインセット
を複数セット備え、さらにこれらのベクトルパイプライ
ンセットで実行すべき命令を入力，デコードして前記複
数のベクトルパイプラインセットを制御する制御信号を
作成し該複数のベクトルパイプラインセットを制御する
ベクトル処理部とから構成される。
【０００３】この種の情報処理装置のベクトル処理機構
は多重並列パイプラインと呼ばれ、一つのベクトル命令
に応答し処理すべき一連のベクトルデータを前記複数の
ベクトルパイプラインセット内のベクトルレジスタに振
分けるようにロードし、同じベクトルパイプラインセッ
ト内の前記パイプライン演算器で並列に処理するもので
ある。
【０００４】次に図を参照して従来のこの種の情報処理
装置によるベクトル処理動作について説明する。なお、
ここでは前記ベクトルパイプラインセットは４セットあ
るものとして説明する。
【０００５】図３（Ａ）　は従来技術を説明するための
例を示し、ベクトル変数Ｘ，Ｙ，Ｚ各々に関して行列式
を計算する処理の再内側ループの処理であり次の５ステ
ップの処理を上記３変数について実行している。
【０００６】ステップ１）被演算数であるベクトルデー
タＵ（Ｉ）をメモリからベクトルレジスタにロードする
。
【０００７】ステップ２）ロードしたベクトルデータＵ
（Ｉ）とスカラ変数（あらかじめスカラレジスタにセッ
トされている）を乗算する。
【０００８】ステップ３）被演算数であるベクトルデー
タＸ（Ｉ）をメモリからベクトルレジスタにロードする
。
【０００９】ステップ４）ステップ２で乗算した結果と
ステップ３でロードしたデータとを加算する。
【００１０】ステップ５）該加算結果をメモリへ格納す
る。
【００１１】まずステップ１およびステップ２でメモリ
から被演算数をロードする場合、要素番号順に並んだメ
モリからのデータＵ、Ｘは両方とも４セットのベクトル
パイプラインセットのベクトルレジスタに振り分けられ
るようにロードする。すなわち第０ベクトルパイプライ
ンセットには要素０、４、８、・・・、２５２のデータ
が、第１ベクトルパイプラインセットには要素１、５、
９、・・・、２５３のデータが、第２ベクトルパイプラ
インセットには要素２、６、１０、・・・、２５４のデ
ータが、第３ベクトルパイプラインセットには要素３、
７、１１、・・・、２５５のデータがロードされる。
【００１２】次にステップ２で各ベクトルパイプライン
セットで同時にスカラデータとベクトルデータＵ（Ｉ）
の各要素とを各ベクトルパイプラインセット内のパイプ
ライン演算器で乗算し、同一ベクトルパイプラインセッ
ト内のベクトルレジスタの対応する要素番号位置に格納
する。
【００１３】ステップ３ではステップ２の乗算と並行し
て次の演算のためのベクトルデータＸ（Ｉ）をロードし
、ステップ２の演算結果とステップ３のベクトルロード
データが揃った時点でステップ４の演算を始め、ステッ
プ５で該加算結果をメモリへ格納する。ただしこの場合
振り分けられるようにして各ベクトルパイプラインセッ
トに格納されている前記演算結果は整列してメモリ上で
は要素番号順に並べ換えて格納する。
【００１４】このステップ１〜ステップ５の一連の動作
をタイミングチャートで表現すると図３（Ｂ）　のよう
になる。
【００１５】さらにこのステップ１〜ステップ５の処理
を１つのブロックとして、さらにベクトルデータＹ（Ｉ
），Ｚ（Ｉ）についても同様に実行すると処理全体は図
３（Ｃ）　のようになる。すなわち処理全体の実行時間
はモデル化すれば各処理群の立ち上がり時間Ｓ１＊３と
それぞれの処理のスルーブット時間Ｔ１＊３の和となっ
ている。
【００１６】
【発明が解決しようとする課題】上述した従来の情報処
理装置は、４本のベクトルパイプラインセットを常に並
列に動作させているため、一般的に処理すべきベクトル
要素数が大きいケースではすべてのベクトルパイプライ
ンが有効に動作するが、処理すべき要素数が小さく処理
すべき演算数が多い場合はベクトルパイプラインに空き
が発生してハードウェアの使用効率が低下する。
【００１７】例えば、いま実行すべき演算がＮ個ありこ
れをｍセットのベクトルパイプラインで従来のようなｎ
パイプ並列で処理した場合について考えると、このベク
トルパイプラインセットでの処理全体の実行時間は、Ｔ
＝（ｓ＋［ｎ／ｍ］＊ｔ）＊Ｎ　　　　　　………式１
ｓ：ベクトル演算のスタートアップ時間ｎ：ベクトル要
素数 ｔ：基本クロック ｍ：パイプライン数 Ｎ：処理ブロック数 Ｔ：処理時間 ［ｎ／ｍ］：ｎ／ｍの小数点以下切り上げた整数値とな
る。
【００１８】ここで処理すべき要素数ｎが非常に大きい
場合（ｓ＜＜ｎｔ）はベクトル演算のスタートアップ時
間ｓは無視できるが、逆に要素数ｎは小さい場合には処
理の大半が演算のスタートアップ時間となってしまう。
【００１９】半導体技術の発展にともない、計算機の演
算速度を向上させるために基本クロックを小さくする努
力がなされておりかなりの成果が上げられているが、こ
れも上記式におけるｎ＊ｔの項を小さくするのに効果が
ない（スタートアップ時間ｓは装置の空間的な広がりに
左右される要因が大きい）。
【００２０】
【課題を解決するための手段】本発明は、複数のバンク
からなるメモリと、データの処理を実行するプロセッサ
部と該プロセッサ部からのメモリアクセス要求を制御し
かつデータの並べ換えを行なうメモリ制御部とから構成
され、該プロセッサ部はスカラデータの処理を実行する
スカラ処理部と、複数のベクトルレジスタと前記ベクト
ルレジスタに格納されたベクトルデータを処理する複数
のパイプライン演算器からなるベクトルパイプラインセ
ットを複数セット備え、さらに前記メモリ部から読み出
した命令を解読する命令解読部と、前記スカラ処理部で
実行すべき命令を入力，デコードして該スカラ処理部を
制御するスカラ命令制御部と前記ベクトルパイプライン
セットで実行すべき命令を入力，デコードして前記複数
のベクトルパイプラインセットを制御する制御信号を作
成し該複数のベクトルパイプラインセットを制御するベ
クトル処理部とから構成される情報処理装置において、
前記複数のベクトルパイプラインセットを個々の命令に
対応して各々独立に動作させることにより各ベクトルパ
イプラインセットに対し該ベクトルパイプラインで動作
する一連の命令列で構成される処理単位（タスク）を割
り付けて独立に処理する場合と、１つの命令に対応して
同一の動作を互いに同期をとって並列に動作させること
により１つのタスクを複数の並列パイプラインで処理す
る場合の２つの動作が可能とする手段を具備することを
特徴とするものである。
【００２１】
【実施例】次に、本発明について図面を参照して説明す
る。
【００２２】図１は本発明の一実施例を示すブロック図
である。メモリ部１は、プロセッサ部の演算スピードに
合わせ高速にデータをアクセスすることを可能にするた
め複数のバンクで構成しインタリーブの手法を用いてプ
ロセッサ部のマシンサイクルとメモリ素子のサイクルタ
イムとの差を埋めるように工夫されている。
【００２３】メモリ制御部２は、メモリ制御機構２１と
メモリクロスバー部２２とから構成される。メモリ制御
機構２１はメモリ部１のバンク、メモリクロスバー部２
２の状態を管理してプロセッサ部３から信号線２０１で
送られてくるリクエストコードに従ってメモリ部１およ
びメモリクロスバー部を制御する制御信号を信号線２０
２，２０３から送出する。メモリクロスバー部２２はロ
ードの場合にはメモリ部１の各バンクからのデータをデ
ータ線群２０４から入力しメモリ制御機構２１からの指
示に従い並べ換えてデータ線群２０５によってプロセッ
サ部へ送出し、逆にストア動作の場合にはプロセッサ部
からのデータをデータ線群２０５から入力しメモリ制御
機構２１からの指示に従いデータ線群２０４によっで格
納すべきアドレスに対応するメモリバンク部へデータを
送出する。
【００２４】プロセッサ部３はスカラ命令を実行するス
カラ処理部４と、ベクトル命令を実行するベクトル処理
部５、およびメモリ部１から命令を受信し各処理部のハ
ードウェアリソースの管理をし処理に必要な制御信号を
作成する命令制御部６から構成される。
【００２５】スカラ処理部４は制御変数やアドレス変数
およびスカラ処理に必要なスカラデータを格納する汎用
スカラレジスタ、アドレス計算、インデックス計算、制
御変数計算用の固定小数点演算器、浮動小数点演算器、
論理演算器などから構成される。
【００２６】ベクトル処理部５はベクトルデータを格納
する複数のベクトルレジスタ５１、および、パイプライ
ン演算器５２をそれぞれ有する複数セットのベクトルパ
イプライン５３０〜５３ｎと、それらのベクトルパイプ
ライン間のデータの転送を行なうためのパイプラインク
ロスバー５４と、さらにパイプラインクロスバー５４を
介してベクトルパイプライン５３０〜５３ｎのいずれか
らもアクセス可能なベクトルデータメモリ５５とから構
成される。
【００２７】命令制御部６はさらに命令解読部６１、ス
カラ命令制御部６２、ベクトル命令制御部６３から構成
され、命令解読部６１はデータ線３０１を介してメモリ
部から命令を入力し、解読して該命令がスカラ処理部４
で処理される命令かベクトル処理部５で処理される命令
かを判断し、前者の場合は該命令情報をスカラ命令制御
部に移し、後者の場合は該命令情報をベクトル命令制御
部に転送する。
【００２８】スカラ命令制御部６２およびベクトル命令
制御部６３は前記各々の処理部のレジスタや演算器、デ
ータバスなどのハードウェアリソースの状態を管理し、
入力した命令が要求するハードウェアリソースと該管理
しているリソース状態とを照合し、必要とするリソース
がビジーな場合にはそのビジー状態が解除されるまで待
って該リソースに対し実行起動をかけるよう制御する。
【００２９】スカラ命令制御部６２はスカラ処理部４の
制御のほかにマシン全体を制御する制御命令も処理する
。
【００３０】動作モードフラグ６５は前記ベクトルパイ
プラインセットが同期をとって並列動作するか各々が独
立に動作するかのマシンモードを示すフラグであり、該
フラグは命令によってスカラ命令制御部から信号線６０
１を介してセット／リセットされる。この実施例では該
フラグがセット状態のとき前記ベクトルパイプラインセ
ットが独立に動作するモードになるとする。
【００３１】ベクトル命令制御部６３には前記ベクトル
パイプラインセット対応にベクトル命令制御機構６４１
〜６４ｎがあり、命令解読部６１，動作モードフラグ６
５と各々信号線６０２，６０３を介して接続され、信号
線６０３からの動作モードフラグの情報がリセット状態
（並列動作モード）のときには信号線６０２からのベク
トル制御情報を前記すべてのベクトル命令制御機構６４
にセットし、前記動作モードフラグがセット状態（独立
動作モード）のときは信号線６０２からの情報の中で指
定されたベクトルパイプラインセット指定情報で指示さ
れたベクトル命令制御機構６４にのみ該命令情報をセッ
トする。
【００３２】またそれぞれのベクトル命令制御機構６４
に対応するベクトルパイプラインセットの動作を規定す
るベクトル長レジスタ６６が備えられている。
【００３３】さらにベクトル命令制御機構６４は互いに
信号線６０４で接続されており、互いの制御情報を参照
しあうことが可能になっている。
【００３４】図２はこの実施例における命令の例を示す
。ＯＰフィ―ルドはオペレーションコード部で命令の主
要動作を規定する。Ｃｘフィ―ルドはベクトルパイプラ
インセット指定フィ―ルドでベクトルパイプラインセッ
ト動作モードフラグがセット状態のとき、すなわち該ベ
クトルパイプラインセットが並列動作モードのとき該命
令の実行を行なうベクトルパイプラインセットの指定を
する。Ｖｘ／Ｖｙフィ―ルドはレジスタ指定フィ―ルド
で、ベクトルパイプラインセット内の複数のベクトルレ
ジスタの中から該命令で使用する演算結果格納レジスタ
／被演算データ格納レジスタを指定するフィ―ルドであ
る。Ｃｚフィ―ルドはベクトルデータメモリ制御フィ―
ルドで該命令でベクトルデータメモリを要するか否かを
規定する。このフィ―ルドが“１”のときベクトルデー
タメモリを使用し、“０”のときはベクトルデータメモ
リは使用しないことを示す。Ｖｚフィ―ルドはベクトル
データメモリ指定フィ―ルドで該命令で前記Ｃｚフィ―
ルドが“１”（ベクトルデータメモリを使用する）のと
き該ベクトルデータメモリの番号を規定する。
【００３５】上記以外のフィ―ルドも他の制御用の情報
があるが本発明とは直接関係しないためここでは説明を
省略する。
【００３６】次に例を用いてこの実施例の動作を説明す
る。
【００３７】ベクトルパイプラインセット動作モードフ
ラグをリセット状態（並列動作モード）で使用する場合
はすべてのベクトルパイプラインセットを同時に並列動
作させるモードであり、これは表面的には従来技術の項
で説明した多重並列パイプラインの動作と同様であるの
で詳細な説明は省略し、本発明の特徴部分のみについて
説明する。
【００３８】本発明ではベクトルパイプラインセット動
作モードが並列動作モードである場合には、各ベクトル
パイプラインセットに同一の動作をさせるためにベクト
ル命令制御部の中の４つの制御機構が独立に対応するベ
クトルパイプラインセットに対し同じ制御を行なう方式
を採用している（従来はベクトルパイプラインセットは
常に同一の動作をするためベクトル制御機構は１セット
しかない）。したがって各制御機構が独立に動作してい
るためにもし故障などの原因であるベクトルパイプライ
ン制御機構が他とは異なった動作をしても、その動作が
そのベクトルパイプラインセットの範囲内で正しくてそ
の故障を検出できなくなるようなことは避けなければな
らない。
【００３９】そこで本発明では複数セットのベクトルパ
イプラインセット制御機構の間で信号線６０４によって
各々のベクトルパイプラインセットへの制御信号を監視
しあい、ベクトルパイプラインセット動作モードが並列
動作モードである場合には、同じタイミングにあるパー
ルライン制御機構から異なった制御信号が出力された場
合にエラーが発生したことを検出できるようにしている
。
【００４０】次に本発明の特徴である該モードプラグを
セット状態にして動作させる独立動作モードでの動作を
説明する。
【００４１】図４（Ａ）　はこの実施例を説明するため
の処理例を示し、襲来技術の例て用いたのと同じ３つの
ベクトル変数Ｘ（Ｉ），Ｙ（Ｉ），Ｚ（Ｉ）についての
積和処理である。
【００４２】この処理を本発明のベクトル独立動作モー
ドで実行する場合には、図４（Ｂ）　に示すようなアセ
ンブラレベルの命令列がコンパイラによって生成される
。
【００４３】命令ＰＡＲＳＥＴは前記ベクトルパイプラ
インセット動作モードフラグを操作する命令で第一オペ
ランドか“Ｓ”の場合は同フラグをセット状態に、“Ｒ
”の場合はリセット状態にする。ＬＶＬ（ｎ）　　Ｓ０
は前記第ｎ番目のベクトル命令制御機構６４内にあるベ
クトル長レジスタにスカラレジスタ０の内容をロードす
る命令である。ＶＬＤ（ｎ），ＶＦＭＰ（ｎ），ＶＦＡ
Ｄ（ｎ），ＶＳＴ（ｎ）はそれぞれ第ｎ番目のベクトル
パイプラインセットにおけるベクトルロード命令、ベク
トル浮動小数点乗算、ベクトル浮動小数点加算、ベクト
ルストア命令であり、処理を実行するベクトルパイプラ
インセット指定フィ―ルドがあることを除いては従来の
命令と同様である。
【００４４】命令ＰＡＲＳＥＴ　　Ｓをメモリからデー
タ線３０１を介してプロセッサ部３の命令解読部６１に
入力する。命令解読部６１は該命令がスカラ命令であり
動作モードフラグ６５をセットする命令であることを解
読し、該命令情報を信号線６０５を介してスカラ命令制
御部６２に転送し、スカラ命令制御部は受しした命令情
報によって信号線６０１で該動作モードフラグをセット
する。これによりこれ以降のベクトル処理は各々のベク
トルパイプラインセットが独立に制御される。
【００４５】次に命令ＬＶＬ（０）　　Ｓ０が同様にプ
ロセッサ部内の命令解読部６１で解読され該命令情報が
信号線６０２を介してベクトル命令制御部６３に転送さ
れる。ベクトル命令制御部６３は信号線６０３を介して
現時点での動作モードフラグ６５の状態が独立動作モー
ドであることを知り、入力したＬＶＬ命令のベクトルパ
イプライン指定情報（０）が示すベクトルパイプライン
制御機構＃０内のベクトル長レジスタにスカラレジスタ
Ｓ０の情報をセットする。これ以降このベクトル長レジ
スタの値がつぎのＬＶＬ（０）命令で更新されるまでは
ベクトルパイプラインセット＃０はいまセットされたベ
クトル長に従ってベクトル処理を実行する。
【００４６】同様にして後続のＶＬＤ（０），ＶＦＭＰ
（０），ＶＬＤ（０），ＶＦＡＴ（０），ＶＳＴ（０）
の命令を命令制御部で解読し、信号線６０２を介してベ
クトル命令制御部６３に送出し、動作モードが並列動作
モードであり該命令群がベクトルパイプラインセット＃
０を対象にしていることを認識して該命令情報をベクト
ル命令制御機構＃０にセットする。
【００４７】ベクトル命令制御機構＃０はベクトルパイ
プラインセット＃０のハードウェアリソースの状態を管
理し、前記受信した命令がベクトルパイプラインセット
を使用する命令でありかつ該ベクトルパイプラインセッ
トのハードウェアリソースが実行可能状態であれば信号
線６０６＃０を介して制御情報とともに実行起動信号を
ベクトルパイプラインセット＃０に送出し、前記受信し
た命令がメモリアクセス命令でありかつベクトルパイプ
ラインセット側の対応するハードウェアリソースの準備
が整った時点で前記ベクトルパイプラインセット動作モ
ードフラグ情報およびベクトルパイプラインセット指定
情報を含むリクエスト情報を信号線６０７を介してメモ
リ制御部２に送信する。
【００４８】前記実行起動信号を受信したベクトルパイ
プラインセット＃０は該起動信号とともに送られてくる
制御情報に従い他のベクトルパイプラインセットの動作
とは独立して演算処理を実行する。
【００４９】また前記リクエストコードを受信したメモ
リ制御機構２１は該リクエストコードに含まれている動
作モード信号から独立パイプライン独立動作モードであ
ることを認識し、さらにベクトルパイプラインセット指
定情報から実行すべきメモリアクセスの対象となるベク
トルパイプラインセットが＃０であることを認識し、た
とえばこの実施例の命令列の最初のＶＬＤ（０）の場合
メモリからフェッチしたベクトルデータを総てベクトル
パイプラインセット＃０のベクトルレジスタに連続して
送出するようメモリクロスバー部２２を制御する。
【００５０】こうした命令を実行動作の並行して、命令
制御部６は前記命令列の中のベクトルパイプラインセッ
ト＃０に対する命令列の最後の命令ＶＳＴ（０）を受信
した後、ひきつづきその後の命令列ＬＶＬ（１），ＶＬ
ＡＤ（１），・・・を同様に受信し解読してベクトル命
令制御部６３に転送し、それを受けたベクトル命令制御
部６３はベクトルパイプラインセット指定情報に従いそ
れらの命令情報をベクトルパイプラインセット制御機構
＃１へセットし、該ベクトルパイプラインセット制御機
構＃１はベクトルパイプラインセット＃１のハードウェ
アリソースの状態を管理して実行可能な命令の実行指示
を出していく。
【００５１】同様にして命令列ＬＶＬ（２），ＶＬＤ（
２），・・・はベクトルパイプラインセット制御機構＃
２にセットされ処理される。
【００５２】これらの処理は装置のマシンサイクルに同
期してパイプライン式に処理されるため各ベクトルパイ
プラインセット内での実行は従来と同様、図３（Ｂ）　
に示すように実行され処理全体の実行はそれぞれのベク
トルパイプラインセットでの処理をブロック化して図示
すると図５に示すようにほぼ並列に処理される。
【００５３】したがって合計の実行時感は図示している
ように処理を立ち上がり時間Ｓ２および処理のスループ
ット時間Ｔ２およびＹ（Ｉ），Ｚ（Ｉ）のデータセット
の処理を立ちあげるための若干のオーバーヘッドαの和
となる。
【００５４】また下記のような処理を実行する場合は、
処理１、処理２、処理３の各処理の間で共通の変数Ｐ（
Ｉ）を使用するケースでは、あらかじめ該変数をメモリ
からロードし、前記ベクトルデータメモリ５５にセット
しておき各々の処理で使用するときに、該ベクトルデー
タメモリからパイプラインクロスバー５４を介して処理
を割り付けられたベクトルパイプラインセットにロード
し使用する。
【００５５】ＤＯ　　１０　　１＝１，ＳＸ（Ｉ）＝Ｘ
（Ｉ）＋Ｐ（Ｉ）＊Ｕ（Ｉ）………処理１Ｙ（Ｉ）＝Ｙ
（Ｉ）＋Ｐ（Ｉ）＊Ｖ（Ｉ）………処理２Ｚ（Ｉ）＝Ｚ
（Ｉ）＋Ｐ（Ｉ）＊Ｗ（Ｉ）………処理３１０　　ＣＯ
ＮＴＩＮＵＥ 従来このようなタスク間の共通変数の受渡しは共有メモ
リを使用しているためロード／ストアの立ち上がり時間
が大きく、並列処理のオーバーヘッドを大きくする要因
となっている。
【００５６】
【発明の効果】以上説明したように、本発明は、複数セ
ット有するベクトルパイプラインを各々独立に動作させ
ることにより一般的には Ｔ＝（（ｓ＋ｎ＊ｔ）＊Ｎ）／ｍ　　　　　　　　……
式２ｓ：ベクトル演算のスタートアップ時間ｎ：ベクト
ル要素数 ｔ：基本クロック ｍ：パイプライン数 Ｎ：処理ブロック数 Ｔ：処理時間 となり、前記従来技術による式１と本発明による式２を
比較すると、 式１は　　Ｔ１＝Ｎ＊ｓ＋Ｎ＊ｎ＊ｔ／ｍ式２は　　Ｔ
２＝Ｎ＊ｓ／ｍ＋Ｎ＊ｎ＊ｔ／ｍしたがっで Ｔ１−Ｔ２＝Ｎ＊ｓ＊（１−１／ｍ） となりスタートアップ時間のロスを大幅に削減できるよ
うになる。
【００５７】またベクトルデータメモリを設けることに
よりタスク間の共有変数の受け渡しのオーバーヘッドを
制限することができ非常に粒度の小さなマルチタスクの
並列処理を小さいオーバーヘッドで実現できるようにな
る。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【図２】図１の実施例における命令形式を例示する図で
ある。
【図３】従来例での処理を例示する図である。
【図４】図１の実施例での処理を例示する図である。
【図５】図１の実施例での処理を例示する図である。
【符号の説明】
１　　　　メモリ部 ２　　　　メモリ制御部 ３　　　　プロセッサ部 ４　　　　スカラ処理部 ５　　　　ベクトル処理部 ６　　　　命令制御部 ２１　　　　メモリ制御機構 ２２　　　　メモリクロスバー部 ５１　　　　ベクトルレジスタ ５２　　　　パイプライン演算器 ５３　　　　ベクトルパイプラインセット５４　　　　
パイプラインクロスバー ５５　　　　ベクトルデータメモリ ６１　　　　命令解読部 ６２　　　　スカラ命令制御部 ６３　　　　ベクトル命令制御部 ６４　　　　ベクトル命令制御機構 ６５　　　　動作モードフラグ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】　　複数のバンクからなるメモリと、デー
    タの処理を実行するプロセッサ部と該プロセッサ部から
    のメモリアクセス要求を制御しかつデータの並べ換えを
    行なうメモリ制御部とから構成され、該プロセッサ部は
    スカラデータの処理を実行するスカラ処理部と、複数の
    ベクトルレジスタと前記ベクトルレジスタに格納された
    ベクトルデータを処理する複数のパイプライン演算器か
    らなるベクトルパイプラインセットを複数セット備え、
    さらに前記メモリ部から読み出した命令を解読する命令
    解読部と、前記スカラ処理部で実行すべき命令を入力，
    デコードして該スカラ処理部を制御するスカラ命令制御
    部と前記ベクトルパイプラインセットで実行すべき命令
    を入力，デコードして前記複数のベクトルパイプライン
    セットを制御する制御信号を作成し該複数のベクトルパ
    イプラインセットを制御するベクトル処理部とから構成
    される情報処理装置において、前記複数のベクトルパイ
    プラインセットを個々の命令に対応して各々独立に動作
    させることにより各ベクトルパイプラインセットに対し
    該ベクトルパイプラインで動作する一連の命令列で構成
    される処理単位（タスク）を割り付けて独立に処理する
    場合と、１つの命令に対応して同一の動作を互いに同期
    をとって並列に動作させることにより１つのタスクを複
    数の並列パイプラインで処理する場合の２つの動作が可
    能とする手段を具備することを特徴とする情報処理装置
    。
  2. 【請求項２】　　前記複数セットのベクトルパイプライ
    ンか独立／並列いずれのモードで動作するのかを規定す
    るベクトルパイプラインセット動作モードフラグを有し
    、かつ該モードフラグをセット／リセットする命令を有
    することを特徴とする請求項１記載の情報処理装置。
  3. 【請求項３】　　前記複数セットのベクトルパイプライ
    ンが独立動作モードのとき、該複数のベクトルパイプラ
    インの内どのベクトルパイプラインセットを使用するの
    かを指定するために、命令にベクトルパイプラインセッ
    ト指定フィ―ルドを有することを特徴とする請求項２記
    載の情報処理装置。
  4. 【請求項４】　　前記プロセッサ部は前記メモリ制御部
    へのリクエストに前記ベクトルパイプラインセット動作
    モードフラグ情報および前記ベクトルパイプラインセッ
    ト指定情報を付随させて送出し、これを受けた該メモリ
    制御部は該リクエスト対応の該動作モードフラグ情報を
    参照して、該フラグ情報が並列動作モードを指示してい
    る場合は、ロードの場合はメモリからのデータを各ベク
    トルパイプラインセットに振り分けるように（要素並列
    ）ロードし、ストアの場合は各ベクトルパイプラインセ
    ットに振り分けられているデータを順に並べ直してメモ
    リへ格納し、一方、該フラグが独立動作モード示してい
    る場合は、リクエストに付随した前記ベクトルパイプラ
    インセット指定情報を参照して、ロードの場合はメモリ
    からのデータを該ベクトルパイプラインセット指定情報
    で指示されたベクトルパイプラインへのみロードし、ス
    トアの場合は該ベクトルパイプラインセット指定情報で
    指定されたパイプからのデータのみを受けてメモリへ格
    納するように制御することを特徴とする請求項３記載の
    情報処理装置。
  5. 【請求項５】　　前記複数セットのベクトルパイプライ
    ン対応にベクトル長レジスタを持ち、各ベクトルパイプ
    ラインが独立動作する場合該ベクトル長レジスタで各々
    のベクトルパイプラインの動作を規定することを特徴と
    する請求項１記載の情報処理装置。
  6. 【請求項６】　　複数セットのベクトルパイプラインの
    内の任意のパイプラインからアクセス可能で、前記パイ
    プライン独立動作時に各々のパイプラインに割り付けら
    れたタスクの間の共有のデータを格納してタスク間でデ
    ータの授受を行なうための記憶部をプロセッサ部内に有
    すること特徴とする情報処理装置。
  7. 【請求項７】　　前記ベクトル命令制御部は各ベクトル
    パイプラインセット単位に対応する制御機構を有し、前
    記ベクトルパイプラインセットで処理すべき命令と前記
    動作モードフラグを入力して、該プラグが並列動作モー
    ドを示す場合には入力した命令をデコードして作成した
    制御情報を前記ベクトルパイプライン対応に設けられた
    全制御機構に同時に送出して各パイプラインに対し同一
    の制御を行ない、前記動作モードプラグが独立動作モー
    ドを示す場合は入力した命令の前記ベクトルパイプライ
    ンセット指定フィ―ルドの情報から該命令を実行すべき
    パールラインセットを判断して該ベクトルパイプライン
    セットに対応する制御機構のみに前記制御情報を送出し
    、各制御機構が独立に対応するベクトルパイプラインセ
    ットを制御することを特徴とする請求項３記載の情報処
    理装置。
  8. 【請求項８】　　前記ベクトル命令制御部の中のベクト
    ルパイプラインセット対応の制御機構の間で該ベクトル
    パイプラインセットへの制御信号を監視するために情報
    を交換し、前記ベクトルパイプラインセット動作フラグ
    が並列動作モードである場合に互いに動作が同じである
    ことを照合してチェックするための機構を有すること特
    徴とする請求項７記載の情報処理装置。
JP3107721A 1991-05-14 1991-05-14 情報処理装置 Pending JPH04336378A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3107721A JPH04336378A (ja) 1991-05-14 1991-05-14 情報処理装置
EP92108062A EP0517013B1 (en) 1991-05-14 1992-05-13 Information processing system capable of operating a plurality of vector pipeline sets in two different modes
DE69230626T DE69230626T2 (de) 1991-05-14 1992-05-13 Informationsverarbeitungssystem mit der Fähigkeit zum Betreiben von mehreren Vektorpipelines in zwei unterscheidlichen Wirkungsweisen
US08/411,076 US5625834A (en) 1991-05-14 1995-03-27 Information processing section and system for operating a plurality of vector pipeline sets in two different modes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3107721A JPH04336378A (ja) 1991-05-14 1991-05-14 情報処理装置

Publications (1)

Publication Number Publication Date
JPH04336378A true JPH04336378A (ja) 1992-11-24

Family

ID=14466265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3107721A Pending JPH04336378A (ja) 1991-05-14 1991-05-14 情報処理装置

Country Status (4)

Country Link
US (1) US5625834A (ja)
EP (1) EP0517013B1 (ja)
JP (1) JPH04336378A (ja)
DE (1) DE69230626T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07271764A (ja) * 1994-03-24 1995-10-20 Internatl Business Mach Corp <Ibm> 計算機プロセッサ及びシステム
US5630161A (en) * 1995-04-24 1997-05-13 Martin Marietta Corp. Serial-parallel digital signal processor
US5961632A (en) * 1996-07-25 1999-10-05 Texas Instruments Incorporated Microprocessor with circuits, systems, and methods for selecting alternative pipeline instruction paths based on instruction leading codes
KR100267089B1 (ko) * 1996-08-19 2000-11-01 윤종용 스칼라/벡터연산이조합된단일명령복수데이터처리
US6401194B1 (en) * 1997-01-28 2002-06-04 Samsung Electronics Co., Ltd. Execution unit for processing a data stream independently and in parallel
US5946496A (en) * 1997-12-10 1999-08-31 Cray Research, Inc. Distributed vector architecture
US5913069A (en) * 1997-12-10 1999-06-15 Cray Research, Inc. Interleaving memory in distributed vector architecture multiprocessor system
US6823016B1 (en) * 1998-02-20 2004-11-23 Intel Corporation Method and system for data management in a video decoder
CA2252291C (en) * 1998-10-30 2001-08-21 Nec Corporation A method of implementing vector operation using a processor chip which is provided with a vector unit
US6665749B1 (en) * 1999-08-17 2003-12-16 Nec Electronics, Inc. Bus protocol for efficiently transferring vector data
US6857061B1 (en) 2000-04-07 2005-02-15 Nintendo Co., Ltd. Method and apparatus for obtaining a scalar value directly from a vector register
GB2382887B (en) * 2001-10-31 2005-09-28 Alphamosaic Ltd Instruction execution in a processor
DE102007018604A1 (de) * 2007-04-18 2008-10-23 Rs2 Software Ltd. System, Verfahren und Karte zur Authentisierung und Verifizierung mit einem einmaligen, einzigen PIN, basierend auf der Biometrie
US8522076B2 (en) * 2010-06-23 2013-08-27 International Business Machines Corporation Error detection and recovery in a shared pipeline
WO2012052774A2 (en) * 2010-10-21 2012-04-26 Bluwireless Technology Limited Data processing units
US9830156B2 (en) * 2011-08-12 2017-11-28 Nvidia Corporation Temporal SIMT execution optimization through elimination of redundant operations
GB2553010B (en) * 2017-01-16 2019-03-06 Imagination Tech Ltd Efficient data selection for a processor
US10997116B2 (en) * 2019-08-06 2021-05-04 Microsoft Technology Licensing, Llc Tensor-based hardware accelerator including a scalar-processing unit
US11409533B2 (en) 2020-10-20 2022-08-09 Micron Technology, Inc. Pipeline merging in a circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59160267A (ja) * 1983-03-02 1984-09-10 Hitachi Ltd ベクトル処理装置
JPS60136872A (ja) * 1983-12-26 1985-07-20 Hitachi Ltd ベクトル処理装置
CA1233260A (en) * 1985-03-13 1988-02-23 Chuck H. Ngai High performance parallel vector processor having a modified vector register/element processor configuration
JP2610821B2 (ja) * 1986-01-08 1997-05-14 株式会社日立製作所 マルチプロセツサシステム
JP2540199B2 (ja) * 1988-02-25 1996-10-02 アメリカン テレフォン アンド テレグラフ カムパニー デバイスの製造方法
JP2658397B2 (ja) * 1989-06-13 1997-09-30 日本電気株式会社 マルチプロセッサシステム
US5239654A (en) * 1989-11-17 1993-08-24 Texas Instruments Incorporated Dual mode SIMD/MIMD processor providing reuse of MIMD instruction memories as data memories when operating in SIMD mode
US5355508A (en) * 1990-05-07 1994-10-11 Mitsubishi Denki Kabushiki Kaisha Parallel data processing system combining a SIMD unit with a MIMD unit and sharing a common bus, memory, and system controller
US5261063A (en) * 1990-12-07 1993-11-09 Ibm Corp. Pipeline apparatus having pipeline mode eecuting instructions from plural programs and parallel mode executing instructions from one of the plural programs
CA2073516A1 (en) * 1991-11-27 1993-05-28 Peter Michael Kogge Dynamic multi-mode parallel processor array architecture computer system

Also Published As

Publication number Publication date
DE69230626T2 (de) 2000-06-15
US5625834A (en) 1997-04-29
EP0517013B1 (en) 2000-02-02
DE69230626D1 (de) 2000-03-09
EP0517013A2 (en) 1992-12-09
EP0517013A3 (ja) 1994-02-09

Similar Documents

Publication Publication Date Title
US5872987A (en) Massively parallel computer including auxiliary vector processor
Kuehn et al. The Horizon supercomputing system: architecture and software
JPH04336378A (ja) 情報処理装置
US8521997B2 (en) Conditional execution with multiple destination stores
JP4156794B2 (ja) ｉＶＬＩＷのＰＥ間通信を用いた効率的な同期ＭＩＭＤ動作のための方法および装置
US5513366A (en) Method and system for dynamically reconfiguring a register file in a vector processor
JP3149348B2 (ja) 代理命令を用いる並列処理システム及び方法
RU2427895C2 (ru) Оптимизированная для потоков многопроцессорная архитектура
CN111381880B (zh) 一种处理器、介质和处理器的操作方法
US20020078320A1 (en) Methods and apparatus for instruction addressing in indirect VLIW processors
CN111381939B (zh) 多线程处理器中的寄存器文件
US5121502A (en) System for selectively communicating instructions from memory locations simultaneously or from the same memory locations sequentially to plurality of processing
JPH0766329B2 (ja) 情報処理装置
JPH0370034A (ja) 順次プログラムの並列実行のためのコンピュータ・システム及び方法並びにデータ値割当方法
US5036454A (en) Horizontal computer having register multiconnect for execution of a loop with overlapped code
JPH03286332A (ja) デジタルデータ処理装置
Wittenburg et al. HiPAR-DSP: A parallel VLIW RISC processor for real time image processing applications
KR20010072491A (ko) 산술 논리 유닛 및 스택을 가지는 데이터 프로세서,멀티미디어 장치 및 컴퓨터 프로그램 제품
CA2304609A1 (en) Autonomously cycling data processing architecture
US20210042123A1 (en) Reducing Operations of Sum-Of-Multiply-Accumulate (SOMAC) Instructions
JPH096614A (ja) データ処理装置
GB2380283A (en) A processing arrangement comprising a special purpose and a general purpose processing unit and means for supplying an instruction to cooperate to these units
JP2006506727A (ja) コピーレジスタファイルを有するｖｌｉｗ
US11416261B2 (en) Group load register of a graph streaming processor
US11822541B2 (en) Techniques for storing sub-alignment data when accelerating Smith-Waterman sequence alignments